JP6776724B2

JP6776724B2 - 半導体装置、電源回路、及び、液晶表示装置

Info

Publication number: JP6776724B2
Application number: JP2016163443A
Authority: JP
Inventors: 祐之阿部; 延幸及川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2016-08-24
Filing date: 2016-08-24
Publication date: 2020-10-28
Anticipated expiration: 2036-08-24
Also published as: US20180061342A1; JP2018033221A; US10152937B2

Description

本発明は、バッテリー等からの入力電圧を昇圧して所望の電源電圧を生成するために用いられる半導体装置及び電源回路に関する。また、本発明は、そのような半導体装置又は電源回路によって生成される電源電圧を用いて画像を表示する液晶表示装置等に関する。

例えば、液晶表示装置においては、液晶パネルを駆動するために比較的高い電圧が必要となるので、携帯電話機や携帯情報端末等の携帯機器の場合には、バッテリーからの入力電圧を昇圧することにより、画像表示用の電源電圧が生成される。そのために、例えば、チャージポンプ式の昇圧回路を内蔵した半導体装置に複数のキャパシターが外付けされて電源回路が構成される。一般に、液晶表示装置においては複数系統の電源電圧が必要であり、電源回路も、複数系統の電源電圧を生成するように構成されている。

関連する技術として、特許文献１には、チャージポンプ式の昇圧回路を用いて複数系統の電源電圧を生成する電源回路が開示されている。この電源回路は、第１の入力電圧を昇圧する第１の昇圧回路と、第１の昇圧回路の出力電圧を第２の入力電圧とする第２の昇圧回路と、第１の昇圧回路の出力電圧を平滑化する第１のレギュレーターと、第２の昇圧回路の出力電圧を平滑化する第２のレギュレーターとを有する。

特開２００２−２９１２３２号公報（請求項１、図２）

しかしながら、特許文献１の電源回路においては、第１のレギュレーターが第１の昇圧回路の出力電圧を平滑化して第１の電源電圧を生成するので、第１のレギュレーターの負荷電流が大きくなると、第１の昇圧回路の出力電圧が低下するおそれがある。その場合に、第１の昇圧回路の出力電圧は、さらに第２の昇圧回路によって昇圧されるので、第２の昇圧回路の出力電圧が大きく低下して、第２のレギュレーターのドライブ能力（電圧又は電流供給能力）に影響を及ぼすことが考えられる。

また、液晶表示装置の電源回路においては、対応可能な入力電圧の範囲を広くすることや、電圧変換効率を高くすることや、出力電圧を調整できるようにすること等の様々な要求を満たすことが求められている。特に、液晶表示装置においてメモリー性液晶パネルが用いられる場合には、液晶駆動回路に画像データを連続的に供給して液晶パネルに画像を表示させる通常動作モードにおける消費電力よりも、液晶駆動回路への画像データの供給を停止して液晶パネルに一定の画像が表示された状態を維持する低消費電力モードにおける消費電力を非常に小さくすることが必要となる。

そこで、上記の点に鑑み、本発明の第１の目的は、入力電圧を昇圧して複数系統の電源電圧を生成するために用いられる半導体装置又は電源回路において、負荷電流が大きくなっても昇圧動作への影響を低減して、負荷に対するドライブ能力を従来よりも向上させることである。また、本発明の第２の目的は、そのような半導体装置又は電源回路において、対応可能な入力電圧の範囲を広くしたり、電圧変換効率を高くしたり、出力電圧を調整可能にしたり、又は、消費電力を選択可能にすることである。さらに、本発明の第３の目的は、そのような半導体装置又は電源回路によって生成される電源電圧を用いて画像を表示する液晶表示装置等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る半導体装置は、入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、第２のレギュレーターに並列接続され、昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターとを備える。

本発明の第１の観点によれば、昇圧回路によって十分に高い電圧まで昇圧された昇圧電圧を、並列接続された第２及び第３のレギュレーターによって安定化することにより、負荷電流が大きくなっても昇圧動作への影響を低減して、負荷に対するドライブ能力を従来よりも向上させることができる。また、バッテリー等から供給される入力電圧を第１のレギュレーターが安定化して安定化電圧を生成した後に、昇圧回路が安定化電圧を昇圧して昇圧電圧を生成するので、対応可能な入力電圧の範囲を広くすることができる。

ここで、昇圧回路が、直列接続されたＮチャネルトランジスター及び５つのＰチャネルトランジスターを含み、Ｎチャネルトランジスター及び５つのＰチャネルトランジスターにそれぞれ接続された６つの端子に複数のキャパシターが接続されたときに、チャージポンプ動作によって安定化電圧を略３倍に昇圧して昇圧電圧を生成するようにしても良い。それにより、第１のレギュレーターから供給される安定化電圧の約３倍の昇圧電圧を、高い電圧変換効率で生成することができる。

また、第１のレギュレーターが、入力電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して安定化電圧を生成する差動増幅回路と、安定化電圧を分圧して帰還電圧を生成する分圧回路と、差動増幅回路の差動対を構成する２つのトランジスターに流れるバイアス電流の値を変更することにより、第１のレギュレーターの負荷変動応答能力を選択する能力選択回路とを含むようにしても良い。それにより、負荷の状態等に合わせて第１のレギュレーターの負荷変動応答能力及び消費電力を選択して、不要な消費電力を削減することができる。

さらに、第２又は第３のレギュレーターが、昇圧電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して第１又は第２の電源電圧を生成する差動増幅回路と、第１又は第２の電源電圧を分圧して帰還電圧を生成する分圧回路と、差動増幅回路の差動対を構成する２つのトランジスターに流れるバイアス電流の値を変更することにより、第２又は第３のレギュレーターの負荷変動応答能力を選択する能力選択回路とを含むようにしても良い。それにより、負荷の状態等に合わせて第２又は第３のレギュレーターの負荷変動応答能力及び消費電力を選択して、不要な消費電力を削減することができる。

あるいは、第２又は第３のレギュレーターが、昇圧電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して第１又は第２の電源電圧を生成する差動増幅回路と、第１又は第２の電源電圧を分圧して帰還電圧を生成する分圧回路と、分圧回路の分圧比を選択することにより、第１又は第２の電源電圧を調整する電圧調整回路とを含むようにしても良い。それにより、温度等に合わせて第１又は第２の電源電圧を調整して、所望の電源電圧を生成することができる。

以上において、第１のレギュレーターが、安定化電圧として第１の電圧を生成する第１の状態と、安定化電圧として第１の電圧よりも高い第２の電圧を生成する第２の状態との内の一方に設定可能であり、昇圧回路が、安定化電圧を略３倍に昇圧する第１の状態と、安定化電圧を略２倍に昇圧する第２の状態との内の一方に設定可能であるようにしても良い。それにより、対応すべき入力電圧の範囲があまり広くない場合には、第１のレギュレーター及び昇圧回路を第２の状態に設定して、電圧変換効率を向上させると共に部品点数を削減することができる。

この半導体装置は、第２又は第３のレギュレーターによって生成される第１又は第２の電源電圧が供給されて動作するロジック回路をさらに備えるようにしても良い。それにより、負荷に供給される第１又は第２の電源電圧を利用して、半導体装置に内蔵されたロジック回路を動作させることができる。

本発明の第２の観点に係る電源回路は、上記いずれかの半導体装置と、半導体装置に接続された複数のキャパシターとを備える。本発明の第２の観点によれば、負荷に対するドライブ能力が従来よりも向上し、かつ、対応可能な入力電圧の範囲が広い電源回路を提供することができる。

本発明の第３の観点に係る液晶表示装置は、上記いずれかの半導体装置と、液晶パネルと、第２及び第３のレギュレーターによって生成される第１及び第２の電源電圧が供給されて動作し、液晶パネルを駆動して画像を表示させる液晶駆動回路とを備える。本発明の第３の観点によれば、負荷に対するドライブ能力が従来よりも向上した半導体装置によって、液晶駆動回路に十分な電源電流を供給することができる。

ここで、液晶パネルが、メモリー性液晶パネルであり、半導体装置が、液晶駆動回路に画像データを連続的に供給して液晶パネルに画像を表示させる通常動作モードにおいて、第１〜第３のレギュレーターの負荷変動応答能力を第１の水準に設定し、液晶駆動回路への画像データの供給を停止して液晶パネルに一定の画像が表示された状態を維持する低消費電力モードにおいて、第１〜第３のレギュレーターの負荷変動応答能力を第１の水準よりも低い第２の水準に設定する制御部をさらに備えるようにしても良い。それにより、液晶駆動回路における消費電力が小さくなる低消費電力モードにおいて、第１〜第３のレギュレーターの消費電力を小さくすることができる。

本発明の一実施形態に係る電源回路の構成例を示すブロック図。図１に示す第１のレギュレーターの構成例を示す回路図。図１に示す昇圧回路の構成例を示す回路図。図３に示す昇圧回路において用いられる駆動信号の波形を示す図。図１に示す電源電圧生成回路の構成例を示す回路図。本発明の一実施形態に係る液晶表示装置の構成例を示すブロック図。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜電源回路＞
図１は、本発明の一実施形態に係る電源回路の構成例を示すブロック図である。図１に示すように、この電源回路は、本発明の一実施形態に係る半導体装置１００と、半導体装置１００の複数の端子に接続された外付けの複数のキャパシターＣ１〜Ｃ７とを含んでいる。半導体装置１００は、第１のレギュレーター１０と、昇圧回路２０と、電源電圧生成回路３０とを含んでいる。電源電圧生成回路３０は、第２のレギュレーター３０ａと、第３のレギュレーター３０ｂとを含んでいる。

第１のレギュレーター１０は、バッテリー等から入力電圧（ＶＤ−ＶＳ）が供給される２つの入力端子に接続されており、一方の入力端子が、半導体装置１００における基準電位ＶＳの配線に接続されている。以下においては、基準電位ＶＳが接地電位０Ｖであり、入力電圧（ＶＤ−ＶＳ）がプラス側の入力電位ＶＤに等しいものとする。

第１のレギュレーター１０は、入力電圧ＶＤを安定化して安定化電圧ＶＣ１を生成する。昇圧回路２０は、安定化電圧ＶＣ１を昇圧して昇圧電圧ＶＣ３を生成する。第２のレギュレーター３０ａは、昇圧電圧ＶＣ３を安定化して第１の電源電圧ＶＤＨを生成する。第３のレギュレーター３０ｂは、第２のレギュレーター３０ａに並列接続され、昇圧電圧ＶＣ３を安定化して第２の電源電圧ＶＤＬを生成する。

例えば、入力電圧ＶＤは１．８Ｖ〜５．５Ｖの範囲内であり、安定化電圧ＶＣ１は約１．８Ｖであり、昇圧回路２０は、安定化電圧ＶＣ１を略３倍に昇圧して約５．４Ｖの昇圧電圧ＶＣ３を生成する。また、第１の電源電圧ＶＤＨは約５Ｖであり、第２の電源電圧ＶＤＬは約３Ｖである。

このように、昇圧回路２０によって十分に高い電圧まで昇圧された昇圧電圧ＶＣ３を、並列接続された第２のレギュレーター３０ａ及び第３のレギュレーター３０ｂによって安定化することにより、負荷電流が大きくなっても昇圧動作への影響を低減して、負荷に対するドライブ能力を従来よりも向上させることができる。

また、バッテリー等から供給される入力電圧ＶＤを第１のレギュレーター１０が安定化して安定化電圧ＶＣ１を生成した後に、昇圧回路２０が安定化電圧ＶＣ１を昇圧して昇圧電圧ＶＣ３を生成するので、対応可能な入力電圧ＶＤの範囲を広くすることができる。従って、負荷に対するドライブ能力が従来よりも向上し、かつ、対応可能な入力電圧ＶＤの範囲が広い電源回路を提供することができる。

＜第１のレギュレーター＞
図２は、図１に示す第１のレギュレーターの構成例を示す回路図である。第１のレギュレーター１０は、参照電圧生成回路１１と、差動増幅回路１２と、分圧回路１３と、電圧調整回路１４と、能力選択回路１５とを含んでいる。

参照電圧生成回路１１は、入力電圧ＶＤが供給されて動作し、参照電圧ＶＲＦ１及びバイアス電圧ＶＢ１を生成する。差動増幅回路１２は、入力電圧ＶＤが供給されて動作し、参照電圧ＶＲＦ１と帰還電圧ＶＦＢ１との差を増幅して安定化電圧ＶＣ１を生成する。分圧回路１３は、安定化電圧ＶＣ１を分圧して帰還電圧ＶＦＢ１を生成する。電圧調整回路１４は、分圧回路１３の分圧比を選択することにより、安定化電圧ＶＣ１を調整する。能力選択回路１５は、第１のレギュレーター１０の負荷変動応答能力を選択する。

図２に示す例において、差動増幅回路１２は、ＰチャネルＭＯＳトランジスターＱＰ１１〜ＱＰ１３と、ＮチャネルＭＯＳトランジスターＱＮ１１〜ＱＮ１４とを含んでいる。トランジスターＱＰ１１及びＱＰ１２は、入力電位ＶＤの配線に接続されたソースと、トランジスターＱＰ１２のドレインに接続されたゲートとを有し、カレントミラー回路を構成している。

トランジスターＱＮ１１及びＱＮ１２は、トランジスターＱＰ１１及びＱＰ１２のドレインにそれぞれ接続されたドレインと、互いに接続されたソースとを有し、差動増幅回路１２の差動対を構成している。トランジスターＱＮ１１のゲートには参照電圧ＶＲＦ１が印加され、トランジスターＱＮ１２のゲートには帰還電圧ＶＦＢ１が印加される。

トランジスターＱＮ１３及びＱＮ１４は、トランジスターＱＮ１１及びＱＮ１２のソースに接続されたドレインと、バイアス電圧ＶＢ１が印加されるゲートとを有している。トランジスターＱＮ１３のソースは、基準電位ＶＳの配線に接続され、トランジスターＱＮ１３は、差動対を構成する２つのトランジスターＱＮ１１及びＱＮ１２にバイアス電流を供給する。

トランジスターＱＰ１３は、入力電位ＶＤの配線に接続されたソースと、トランジスターＱＰ１１のドレイン及びトランジスターＱＮ１１のドレインに接続されたゲートと、第１のレギュレーター１０の出力端子ＯＵＴ１に接続されたドレインとを有し、差動増幅回路１２の出力段を構成している。差動増幅回路１２は、帰還電圧ＶＦＢ１が参照電圧ＶＲＦ１に略等しくなるように安定化電圧ＶＣ１を生成して、出力端子ＯＵＴ１に供給する。

分圧回路１３は、出力端子ＯＵＴ１と基準電位ＶＳの配線との間に直列に接続された抵抗Ｒ１１〜Ｒ１３を含んでいる。また、電圧調整回路１４は、ＰチャネルＭＯＳトランジスターＱＰ１５及びＱＰ１６と、ＮチャネルＭＯＳトランジスターＱＮ１５及びＱＮ１６と、インバーターＩＮＶとを含んでいる。インバーターＩＮＶは、安定化電圧ＶＣ１の値を選択するための選択信号ＳＬ１を反転して、反転選択信号ＸＳＬ１を生成する。

トランジスターＱＰ１５及びＱＮ１５は、第１のアナログスイッチを構成しており、選択信号ＳＬ１がローレベルに非活性化される第１の状態においてオン状態となり、抵抗Ｒ１１と抵抗Ｒ１２との接続点をトランジスターＱＮ１２のゲートに接続する。それにより、抵抗Ｒ１１と抵抗Ｒ１２及び抵抗Ｒ１３とによって安定化電圧ＶＣ１が分圧されて生成される帰還電圧ＶＦＢ１が、トランジスターＱＮ１２のゲートに印加される。第１の状態において、第１のレギュレーター１０は、例えば、約１．８Ｖの安定化電圧ＶＣ１を生成する。

トランジスターＱＰ１６及びＱＮ１６は、第２のアナログスイッチを構成しており、選択信号ＳＬ１がハイレベルに活性化される第２の状態においてオン状態となり、抵抗Ｒ１２と抵抗Ｒ１３との接続点をトランジスターＱＮ１２のゲートに接続する。それにより、抵抗Ｒ１１及び抵抗Ｒ１２と抵抗Ｒ１３とによって安定化電圧ＶＣ１が分圧されて生成される帰還電圧ＶＦＢ１が、トランジスターＱＮ１２のゲートに印加される。第２の状態において、第１のレギュレーター１０は、例えば、約２．７Ｖの安定化電圧ＶＣ１を生成する。

能力選択回路１５のトランジスターＱＮ１７は、トランジスターＱＮ１４のソースに接続されたドレインと、基準電位ＶＳの配線に接続されたソースと、負荷変動応答能力を選択するための選択信号ＢＳＴが印加されるゲートとを有している。トランジスターＱＮ１７は、選択信号ＢＳＴがハイレベルに活性化される通常動作モードにおいてオン状態となり、トランジスターＱＮ１４のソースを基準電位ＶＳの配線に接続する。それにより、差動対を構成する２つのトランジスターＱＮ１１及びＱＮ１２に流れるバイアス電流が増加して、第１のレギュレーター１０の負荷変動応答能力（スルーレートやオープンループの増幅率等）が第１の水準に設定される。

一方、トランジスターＱＮ１７は、選択信号ＢＳＴがローレベルに非活性化される低消費電力モードにおいてオフ状態となる。それにより、差動対を構成する２つのトランジスターＱＮ１１及びＱＮ１２に流れるバイアス電流が減少して、第１のレギュレーター１０の負荷変動応答能力が第１の水準よりも低い第２の水準に設定され、それに伴って消費電力も低下する。

このように、能力選択回路１５は、差動増幅回路１２の差動対を構成する２つのトランジスターＱＮ１１及びＱＮ１２に流れるバイアス電流の値を変更することにより、第１のレギュレーター１０の負荷変動応答能力を選択する。それにより、負荷の状態等に合わせて第１のレギュレーター１０の負荷変動応答能力及び消費電力を選択して、不要な消費電力を削減することができる。

＜昇圧回路＞
図３は、図１に示す昇圧回路の構成例を示す回路図であり、図４は、図３に示す昇圧回路において用いられる駆動信号の波形を示す図である。図３に示す例において、昇圧回路２０は、駆動信号生成回路２１と、インバーター２２と、レベルシフター２３〜２６と、直列接続されたＮチャネルＭＯＳトランジスターＱＮ２１及び５つのＰチャネルＭＯＳトランジスターＱＰ２１〜ＱＰ２５とを含んでいる。

昇圧回路２０は、トランジスターＱＮ２１及びトランジスターＱＰ２１〜ＱＰ２５にそれぞれ接続された６つの端子（パッド）Ｐ１〜Ｐ６に複数のキャパシターＣ１〜Ｃ５が接続されたときに、チャージポンプ動作によって昇圧動作を行う。それにより、昇圧回路２０は、図２に示す第１のレギュレーター１０から供給される安定化電圧ＶＣ１を略３倍に昇圧して昇圧電圧ＶＣ３を生成する。

駆動信号生成回路２１は、安定化電圧ＶＣ１が供給されて動作し、クロック信号ＣＬＫに基づいて、図４に示すような波形を有する駆動信号Ｔ１及びＴ２を生成する。クロック信号ＣＬＫの周波数は、例えば、約３２ｋＨｚである。駆動信号Ｔ１及びＴ２は、安定化電位ＶＣ１と基準電位ＶＳとの間で偏移する。

駆動信号Ｔ１は、トランジスターＱＮ２１のゲート、及び、インバーター２２の入力端子に供給される。インバーター２２は、駆動信号Ｔ１を反転して、反転された駆動信号Ｔ１をレベルシフター２３及び２５に出力する。駆動信号Ｔ２は、トランジスターＱＰ２１のゲート、及び、レベルシフター２４及び２６に供給される。

レベルシフター２３〜２６の各々は、例えば、複数のＰチャネルＭＯＳトランジスター及び複数のＮチャネルＭＯＳトランジスターで構成される。レベルシフター２３は、昇圧電圧ＶＣ２が供給されて動作し、反転された駆動信号Ｔ１のハイレベルをシフトすることにより、図４に示すような波形を有する駆動信号Ｔ３を生成して、トランジスターＱＰ２２のゲートに供給する。レベルシフター２４は、昇圧電圧ＶＣ２が供給されて動作し、駆動信号Ｔ２のハイレベルをシフトすることにより、図４に示すような波形を有する駆動信号Ｔ４を生成して、トランジスターＱＰ２３のゲートに供給する。駆動信号Ｔ３及びＴ４は、昇圧電位ＶＣ２と基準電位ＶＳとの間で偏移する。

レベルシフター２５は、昇圧電圧ＶＣ３が供給されて動作し、反転された駆動信号Ｔ１のハイレベルをシフトすることにより、図４に示すような波形を有する駆動信号Ｔ５を生成して、トランジスターＱＰ２４のゲートに供給する。レベルシフター２６は、昇圧電圧ＶＣ３が供給されて動作し、駆動信号Ｔ２のハイレベルをシフトすることにより、図４に示すような波形を有する駆動信号Ｔ６を生成して、トランジスターＱＰ２５のゲートに供給する。駆動信号Ｔ５及びＴ６は、昇圧電位ＶＣ３と基準電位ＶＳとの間で偏移する。

フライングキャパシターとして、端子Ｐ１と端子Ｐ３との間にキャパシターＣ１が接続され、端子Ｐ１と端子Ｐ５との間にキャパシターＣ２が接続される。また、平滑用のキャパシターとして、端子Ｐ２と基準電位ＶＳの配線との間にキャパシターＣ３が接続され、端子Ｐ４と基準電位ＶＳの配線との間にキャパシターＣ４が接続され、端子Ｐ６と基準電位ＶＳの配線との間にキャパシターＣ５が接続される。

駆動信号Ｔ１〜Ｔ６にそれぞれ従ってトランジスターＱＮ２１及びＱＰ２１〜ＱＰ２５がスイッチング動作を行うことにより、キャパシターＣ１及びＣ２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、端子Ｐ４における昇圧電位ＶＣ２が次第に立ち上がり、定常状態において安定化電位ＶＣ１の約２倍に達する。また、端子Ｐ６における昇圧電位ＶＣ３が次第に立ち上がり、定常状態において安定化電位ＶＣ１の約３倍に達する。それにより、図２に示す第１のレギュレーター１０から供給される安定化電圧ＶＣ１の約３倍の昇圧電圧ＶＣ３を、高い電圧変換効率で生成することができる。

第１のレギュレーター１０は、安定化電圧ＶＣ１として第１の電圧（例えば、約１．８Ｖ）を生成する第１の状態と、安定化電圧ＶＣ１として第１の電圧よりも高い第２の電圧（例えば、約２．７Ｖ）を生成する第２の状態との内の一方に、選択信号ＳＬ１によって設定可能である。また、昇圧回路２０は、安定化電圧ＶＣ１を略３倍に昇圧する第１の状態と、安定化電圧ＶＣ１を略２倍に昇圧する第２の状態との内の一方に、端子Ｐ１〜Ｐ６の接続状態によって設定可能である。

例えば、端子Ｐ１と端子Ｐ３との間にキャパシターＣ１を接続する一方、端子Ｐ１と端子Ｐ５との間にキャパシターＣ２を接続しなければ、昇圧回路２０は、安定化電圧ＶＣ１を略２倍に昇圧して昇圧電圧ＶＣ２を生成するが、３倍昇圧は行わない。さらに、端子Ｐ６と基準電位ＶＳの配線との間にキャパシターＣ５を接続する必要もないし、端子Ｐ６を基準電位ＶＳの配線にショートして、レベルシフター２５及び２６の動作を停止させても良い。

従って、対応すべき入力電圧ＶＤの範囲があまり広くない場合には、第１のレギュレーター１０及び昇圧回路２０を第２の状態に設定して、電圧変換効率を向上させると共に部品点数を削減することができる。その場合には、昇圧回路２０によって生成される昇圧電圧ＶＣ２（例えば、約５．４Ｖ）を電源電圧生成回路３０（図１）に供給するように接続状態が変更される。

＜電源電圧生成回路＞
図５は、図１に示す電源電圧生成回路の構成例を示す回路図である。電源電圧生成回路３０は、昇圧電圧ＶＣ３を安定化して第１の電源電圧ＶＤＨを生成する第２のレギュレーター３０ａと、昇圧電圧ＶＣ３を安定化して第２の電源電圧ＶＤＬを生成する第３のレギュレーター３０ｂとを含んでいる。第２のレギュレーター３０ａ及び第３のレギュレーター３０ｂは、互いに並列接続されており、参照電圧生成回路３１を共有している。参照電圧生成回路３１は、昇圧電圧ＶＣ３が供給されて動作し、参照電圧ＶＲＦ２及びバイアス電圧ＶＢ２を生成する。

＜第２のレギュレーター＞
また、第２のレギュレーター３０ａは、差動増幅回路３２と、分圧回路３３と、電圧調整回路３４と、能力選択回路３５とを含んでいる。差動増幅回路３２は、昇圧電圧ＶＣ３が供給されて動作し、参照電圧ＶＲＦ２と帰還電圧ＶＦＢ２との差を増幅して第１の電源電圧ＶＤＨを生成する。分圧回路３３は、第１の電源電圧ＶＤＨを分圧して帰還電圧ＶＦＢ２を生成する。電圧調整回路３４は、分圧回路３３の分圧比を選択することにより、第１の電源電圧ＶＤＨを調整する。能力選択回路３５は、第２のレギュレーター３０ａの負荷変動応答能力を選択する。

図５に示す例において、差動増幅回路３２は、ＰチャネルＭＯＳトランジスターＱＰ３１〜ＱＰ３３と、ＮチャネルＭＯＳトランジスターＱＮ３１〜ＱＮ３４とを含んでいる。トランジスターＱＰ３１及びＱＰ３２は、昇圧電位ＶＣ３の配線に接続されたソースと、トランジスターＱＰ３２のドレインに接続されたゲートとを有し、カレントミラー回路を構成している。

トランジスターＱＮ３１及びＱＮ３２は、トランジスターＱＰ３１及びＱＰ３２のドレインにそれぞれ接続されたドレインと、互いに接続されたソースとを有し、差動増幅回路３２の差動対を構成している。トランジスターＱＮ３１のゲートには参照電圧ＶＲＦ２が印加され、トランジスターＱＮ３２のゲートには帰還電圧ＶＦＢ２が印加される。

トランジスターＱＮ３３及びＱＮ３４は、トランジスターＱＮ３１及びＱＮ３２のソースに接続されたドレインと、バイアス電圧ＶＢ２が印加されるゲートとを有している。トランジスターＱＮ３３のソースは、基準電位ＶＳの配線に接続され、トランジスターＱＮ３３は、差動対を構成する２つのトランジスターＱＮ３１及びＱＮ３２にバイアス電流を供給する。

トランジスターＱＰ３３は、昇圧電位ＶＣ３の配線に接続されたソースと、トランジスターＱＰ３１のドレイン及びトランジスターＱＮ３１のドレインに接続されたゲートと、第２のレギュレーター３０ａの出力端子ＯＵＴ２に接続されたドレインとを有し、差動増幅回路３２の出力段を構成している。差動増幅回路３２は、帰還電圧ＶＦＢ２が参照電圧ＶＲＦ２に略等しくなるように第１の電源電圧ＶＤＨを生成して、出力端子ＯＵＴ２に供給する。

分圧回路３３は、出力端子ＯＵＴ２と基準電位ＶＳの配線との間に直列に接続された複数の抵抗で構成されるラダー抵抗Ｒ３１を含んでいる。また、電圧調整回路３４は、第１の電源電圧ＶＤＨの値を選択するための選択信号ＳＬ２に従って、ラダー抵抗Ｒ３１を構成する複数の抵抗の端子の内から１つの端子を選択してトランジスターＱＮ３２のゲートに接続するセレクターを含んでいる。それにより、ラダー抵抗Ｒ３１によって第１の電源電圧ＶＤＨが分圧されて生成される帰還電圧ＶＦＢ２が、トランジスターＱＮ３２のゲートに印加される。

電圧調整回路３４のセレクターは、例えば、８つのアナログスイッチを含み、３ビットの選択信号ＳＬ２に従って、ラダー抵抗Ｒ３１における８つの端子の内から１つの端子を選択してトランジスターＱＮ３２のゲートに接続する。例えば、第１の電源電圧ＶＤＨは、約４．４Ｖ〜約５．０５Ｖの範囲内で調整される。それにより、温度等に合わせて第１の電源電圧ＶＤＨを調整して、所望の電源電圧を生成することができる。

能力選択回路３５のトランジスターＱＮ３５は、トランジスターＱＮ３４のソースに接続されたドレインと、基準電位ＶＳの配線に接続されたソースと、負荷変動応答能力を選択するための選択信号ＢＳＴが印加されるゲートとを有している。トランジスターＱＮ３５は、選択信号ＢＳＴがハイレベルに活性化される通常動作モードにおいてオン状態となり、トランジスターＱＮ３４のソースを基準電位ＶＳの配線に接続する。それにより、差動対を構成する２つのトランジスターＱＮ３１及びＱＮ３２に流れるバイアス電流が増加して、第２のレギュレーター３０ａの負荷変動応答能力が第１の水準に設定される。

一方、トランジスターＱＮ３５は、選択信号ＢＳＴがローレベルに非活性化される低消費電力モードにおいてオフ状態となる。それにより、差動対を構成する２つのトランジスターＱＮ３１及びＱＮ３２に流れるバイアス電流が減少して、第２のレギュレーター３０ａの負荷変動応答能力が第１の水準よりも低い第２の水準に設定され、それに伴って消費電力も低下する。それにより、負荷の状態等に合わせて第２のレギュレーター３０ａの負荷変動応答能力及び消費電力を選択して、不要な消費電力を削減することができる。

＜第３のレギュレーター＞
また、第３のレギュレーター３０ｂは、差動増幅回路３６と、分圧回路３７と、電圧調整回路３８と、能力選択回路３９とを含んでいる。差動増幅回路３６は、昇圧電圧ＶＣ３が供給されて動作し、参照電圧ＶＲＦ２と帰還電圧ＶＦＢ３との差を増幅して第２の電源電圧ＶＤＬを生成する。分圧回路３７は、第２の電源電圧ＶＤＬを分圧して帰還電圧ＶＦＢ３を生成する。電圧調整回路３８は、分圧回路３７の分圧比を選択することにより、第２の電源電圧ＶＤＬを調整する。能力選択回路３９は、第３のレギュレーター３０ｂの負荷変動応答能力を選択する。

図５に示す例において、差動増幅回路３６は、ＰチャネルＭＯＳトランジスターＱＰ４１〜ＱＰ４３と、ＮチャネルＭＯＳトランジスターＱＮ４１〜ＱＮ４４とを含んでいる。トランジスターＱＰ４１及びＱＰ４２は、昇圧電位ＶＣ３の配線に接続されたソースと、トランジスターＱＰ４２のドレインに接続されたゲートとを有し、カレントミラー回路を構成している。

トランジスターＱＮ４１及びＱＮ４２は、トランジスターＱＰ４１及びＱＰ４２のドレインにそれぞれ接続されたドレインと、互いに接続されたソースとを有し、差動増幅回路３６の差動対を構成している。トランジスターＱＮ４１のゲートには参照電圧ＶＲＦ２が印加され、トランジスターＱＮ４２のゲートには帰還電圧ＶＦＢ３が印加される。

トランジスターＱＮ４３及びＱＮ４４は、トランジスターＱＮ４１及びＱＮ４２のソースに接続されたドレインと、バイアス電圧ＶＢ２が印加されるゲートとを有している。トランジスターＱＮ４３のソースは、基準電位ＶＳの配線に接続され、トランジスターＱＮ４３は、差動対を構成する２つのトランジスターＱＮ４１及びＱＮ４２にバイアス電流を供給する。

トランジスターＱＰ４３は、昇圧電位ＶＣ３の配線に接続されたソースと、トランジスターＱＰ４１のドレイン及びトランジスターＱＮ４１のドレインに接続されたゲートと、第３のレギュレーター３０ｂの出力端子ＯＵＴ３に接続されたドレインとを有し、差動増幅回路３６の出力段を構成している。差動増幅回路３６は、帰還電圧ＶＦＢ３が参照電圧ＶＲＦ２に略等しくなるように第２の電源電圧ＶＤＬを生成して、出力端子ＯＵＴ３に供給する。

分圧回路３７は、出力端子ＯＵＴ３と基準電位ＶＳの配線との間に直列に接続された複数の抵抗で構成されるラダー抵抗Ｒ３２を含んでいる。また、電圧調整回路３８は、第２の電源電圧ＶＤＬの値を選択するための選択信号ＳＬ３に従って、ラダー抵抗Ｒ３２を構成する複数の抵抗の端子の内から１つの端子を選択してトランジスターＱＮ４２のゲートに接続するセレクターを含んでいる。それにより、ラダー抵抗Ｒ３２によって第２の電源電圧ＶＤＬが分圧されて生成される帰還電圧ＶＦＢ３が、トランジスターＱＮ４２のゲートに印加される。

電圧調整回路３８のセレクターは、例えば、８つのアナログスイッチで構成され、３ビットの選択信号ＳＬ３に従って、ラダー抵抗Ｒ３２における８つの端子の内から１つの端子を選択してトランジスターＱＮ４２のゲートに接続する。例えば、第２の電源電圧ＶＤＬは、約２．７Ｖ〜約３．４Ｖの範囲内で調整される。それにより、温度等に合わせて第２の電源電圧ＶＤＬを調整して、所望の電源電圧を生成することができる。

能力選択回路３９のトランジスターＱＮ４５は、トランジスターＱＮ４４のソースに接続されたドレインと、基準電位ＶＳの配線に接続されたソースと、負荷変動応答能力を選択するための選択信号ＢＳＴが印加されるゲートとを有している。トランジスターＱＮ４５は、選択信号ＢＳＴがハイレベルに活性化される通常動作モードにおいてオン状態となり、トランジスターＱＮ４４のソースを基準電位ＶＳの配線に接続する。それにより、差動対を構成する２つのトランジスターＱＮ４１及びＱＮ４２に流れるバイアス電流が増加して、第３のレギュレーター３０ｂの負荷変動応答能力が第１の水準に設定される。

一方、トランジスターＱＮ４５は、選択信号ＢＳＴがローレベルに非活性化される低消費電力モードにおいてオフ状態となる。それにより、差動対を構成する２つのトランジスターＱＮ４１及びＱＮ４２に流れるバイアス電流が減少して、第３のレギュレーター３０ｂの負荷変動応答能力が第１の水準よりも低い第２の水準に設定され、それに伴って消費電力も低下する。それにより、負荷の状態等に合わせて第３のレギュレーター３０ｂの負荷変動応答能力及び消費電力を選択して、不要な消費電力を削減することができる。

＜液晶表示装置＞
図６は、本発明の一実施形態に係る液晶表示装置の構成例を示すブロック図である。図６に示すように、この液晶表示装置は、例えば、マイクロコンピューターとしての半導体装置１００ａと、半導体装置１００ａの複数の端子に接続された外付けの複数のキャパシターＣ１〜Ｃ７と、液晶パネル２１０及び液晶駆動回路２２０で構成されるパネルモジュール２００とを含んでいる。

半導体装置１００ａは、電源部１１０と、制御部１２０と、ＲＯＭ（リードオンリー・メモリー）１３０と、ＲＡＭ（ランダムアクセス・メモリー）１４０と、Ｉ／Ｏ回路１５０と、温度センサー１６０と、内部電源回路１７０と、レベルシフター１８０とを含んでいる。ＲＯＭ１３０は、フラッシュメモリー等の不揮発性メモリーであっても良い。なお、図６に示す構成要素の一部を省略又は変更しても良いし、あるいは、図６に示す構成要素に他の構成要素を付加しても良い。

電源部１１０は、図１に示す半導体装置１００の回路構成と同様の回路構成を有しており、入力電圧（ＶＤ−ＶＳ）が供給されて動作する。電源部１１０において、第２のレギュレーター３０ａが第１の電源電圧ＶＤＨを生成すると共に、第３のレギュレーター３０ｂが第２の電源電圧ＶＤＬを生成する。第１の電源電圧ＶＤＨ及び第２の電源電圧ＶＤＬは、負荷としてのパネルモジュール２００に供給される。

制御部１２０は、例えば、ＣＰＵ（中央演算装置）を含み、ＲＯＭ１３０に記憶されているプログラムに従って、外部から供給される画像データ等を用いて各種の信号処理や制御処理を行う。例えば、制御部１２０は、パネルモジュール２００に各種の画像を表示させるためのシリアル画像データＳＤＡＴＡを生成し、シリアルクロック信号ＳＣＬＫと共にレベルシフター１８０に出力する。

レベルシフター１８０は、例えば、複数のＰチャネルＭＯＳトランジスター及び複数のＮチャネルＭＯＳトランジスターで構成されるロジック回路である。例えば、レベルシフター１８０は、電源部１１０から第２の電源電圧ＶＤＬが供給されて、シリアル画像データＳＤＡＴＡ及びシリアルクロック信号ＳＣＬＫのハイレベルを第２の電源電圧ＶＤＬの高電位側にシフトさせる。レベルシフター１８０から出力されるシリアル画像データＳＤＡＴＡ及びシリアルクロック信号ＳＣＬＫは、パネルモジュール２００に供給される。このように、負荷に供給される第２の電源電圧ＶＤＬ（又は、第１の電源電圧ＶＤＨ）を利用して、半導体装置１００ａに内蔵されたロジック回路を動作させることができる。

ＲＯＭ１３０は、制御部１２０が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶している。ＲＡＭ１４０は、制御部１２０の作業領域として用いられ、ＲＯＭ１３０から読み出されたプログラムやデータ、又は、制御部１２０がプログラムに従って実行した演算結果等を一時的に記憶する。

Ｉ／Ｏ回路１５０は、例えば、デジタル回路及びアナログ回路で構成され、半導体装置１００ａに接続される外部機器との間でＩ／Ｏアクセス動作を行う。温度センサー１６０は、半導体装置１００ａの内部又は周辺の温度を検出して出力電圧を生成し、制御部１２０に出力する。

内部電源回路１７０は、例えば、レギュレーターを含み、入力電圧（ＶＤ−ＶＳ）に基づいて、安定化された内部電源電圧ＶＤ１（例えば、１．５Ｖ）を生成する。制御部１２０〜温度センサー１６０は、内部電源電圧ＶＤ１が供給されて動作する。

パネルモジュール２００において、液晶駆動回路２２０は、半導体装置１００ａの第２のレギュレーター３０ａ及び第３のレギュレーター３０ｂによってそれぞれ生成される第１の電源電圧ＶＤＨ及び第２の電源電圧ＶＤＬが供給されて動作し、液晶パネル２１０を駆動して画像を表示させる。

例えば、第１の電源電圧ＶＤＨは、液晶パネル２１０を駆動するための駆動信号を生成する駆動信号生成回路に供給され、第２の電源電圧ＶＤＬは、液晶駆動回路２２０において信号処理を行う信号処理回路に供給される。本実施形態によれば、負荷に対するドライブ能力が従来よりも向上した半導体装置１００ａによって、液晶駆動回路２２０に十分な電源電流を供給することができる。

また、半導体装置１００ａのＲＯＭ１３０には、複数の温度範囲に対応して、選択信号ＳＬ２の複数の値及び選択信号ＳＬ３の複数の値が記憶されている。制御部１２０は、温度センサー１６０の出力電圧によって特定される温度範囲に対応する選択信号ＳＬ２及びＳＬ３の値をＲＯＭ１３０から読み出し、それらの値によって表される選択信号ＳＬ２及びＳＬ３を、図５に示す電圧調整回路３４及び３８にそれぞれ出力する。それにより、第１の電源電圧ＶＤＨ及び第２の電源電圧ＶＤＬが、温度に応じて補償される。

あるいは、液晶パネル２１０に表示される画像を見ている人間が、リモコン装置等を用いて、輝度等の画質を変化させる命令をＩ／Ｏ回路１５０に送信することにより、制御部１２０が、Ｉ／Ｏ回路１５０によって受信された命令に従って選択信号ＳＬ２及びＳＬ３を変化させても良い。また、制御部１２０は、電源部１１０に供給されるクロック信号ＣＬＫの周波数を選択することにより、昇圧回路２０（図１）における昇圧効率を変化させて、第１の電源電圧ＶＤＨ及び第２の電源電圧ＶＤを調整しても良い。

ここで、液晶パネル２１０は、メモリー性液晶パネルであっても良い。メモリー性液晶パネルの画素は、光を通す状態と光を通さない状態とのどちらにも安定する双安定性（バイステイブル性）を有している。メモリー性液晶パネルにおいては、液晶パネルに画像を表示させる画像信号を書き込む瞬間には電力が必要であるが、それ以外の時間には電力を必要としない。

従って、液晶駆動回路２２０にシリアル画像データＳＤＡＴＡを連続的に供給して液晶パネル２１０に画像を表示させる通常動作モードにおける消費電力よりも、液晶駆動回路２２０へのシリアル画像データＳＤＡＴＡの供給を停止して液晶パネル２１０に一定の画像が表示された状態を維持する低消費電力モードにおける消費電力を非常に小さくすることができる。それに伴い、低消費電力モードにおける半導体装置１００ａの消費電力も小さくする必要がある。

そこで、制御部１２０は、液晶駆動回路２２０にシリアル画像データＳＤＡＴＡを連続的に供給して液晶パネル２１０に画像を表示させる通常動作モードにおいて、選択信号ＢＳＴをハイレベルに活性化する。それにより、制御部１２０は、第１のレギュレーター１０（図１）、第２のレギュレーター３０ａ、及び、第３のレギュレーター３０ｂの負荷変動応答能力を、液晶パネル２１０に動画を表示させるために十分な第１の水準に設定する。そのときに、液晶駆動回路２２０に供給される電源電流は、例えば、最大で１ｍＡ程度である。

一方、制御部１２０は、液晶駆動回路２２０へのシリアル画像データＳＤＡＴＡの供給を停止して液晶パネル２１０に一定の画像が表示された状態を維持する低消費電力モードにおいて、選択信号ＢＳＴをローレベルに非活性化する。それにより、制御部１２０は、第１のレギュレーター１０（図１）、第２のレギュレーター３０ａ、及び、第３のレギュレーター３０ｂのドライブ能力を、第１の水準よりも低い第２の水準に設定する。

その結果、液晶駆動回路２２０における消費電力が小さくなる低消費電力モードにおいて、第１のレギュレーター１０（図１）、第２のレギュレーター３０ａ、及び、第３のレギュレーター３０ｂの消費電力を小さくすることができる。そのときに、液晶駆動回路２２０に供給される電源電流は、例えば、２μＡ程度であり、電源部１１０の動作電流は、例えば、１μＡ程度である。

以上の実施形態においては、液晶パネルを駆動する液晶駆動回路に電源電圧を供給する場合について説明したが、本発明は、それ以外の各種の回路に電源電圧を供給する場合にも適用可能である。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…第１のレギュレーター、１１…参照電圧生成回路、１２…差動増幅回路、１３…分圧回路、１４…電圧調整回路、１５…能力選択回路、２０…昇圧回路、２１…駆動信号生成回路、２２…インバーター、２３〜２６…レベルシフター、３０…電源電圧生成回路、３０ａ…第２のレギュレーター、３０ｂ…第３のレギュレーター、３１…参照電圧生成回路、３２、３６…差動増幅回路、３３、３７…分圧回路、３４、３８…電圧調整回路、３５、３９…能力選択回路、１００、１００ａ…半導体装置、１１０…電源部、１２０…制御部、１３０…ＲＯＭ、１４０…ＲＡＭ、１５０…Ｉ／Ｏ回路、１６０…温度センサー、１７０…内部電源回路、１８０…レベルシフター、２００…パネルモジュール、２１０…液晶パネル、２２０…液晶駆動回路、Ｃ１〜Ｃ７…キャパシター、Ｐ１〜Ｐ６…端子、ＯＵＴ１〜ＯＵＴ３…出力端子、ＱＰ１１〜ＱＰ４３…ＰチャネルＭＯＳトランジスター、ＱＮ１１〜ＱＮ４５…ＮチャネルＭＯＳトランジスター、ＩＮＶ…インバーター、Ｒ１１〜Ｒ１３…抵抗、Ｒ３１、Ｒ３２…ラダー抵抗

Claims

入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、
前記安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、
前記昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、
前記第２のレギュレーターに並列接続され、前記昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターと、を備え、
前記昇圧回路が、直列接続されたＮチャネルトランジスター及び５つのＰチャネルトランジスターを含み、前記Ｎチャネルトランジスター及び前記５つのＰチャネルトランジスターにそれぞれ接続された６つの端子に複数のキャパシターが接続されたときに、チャージポンプ動作によって前記安定化電圧を略３倍に昇圧して前記昇圧電圧を生成する半導体装置。
入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、
前記安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、
前記昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、
前記第２のレギュレーターに並列接続され、前記昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターと、を備え、
前記第１のレギュレーターが、
前記入力電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して前記安定化電圧を生成する差動増幅回路と、
前記安定化電圧を分圧して前記帰還電圧を生成する分圧回路と、
前記差動増幅回路の差動対を構成する２つのトランジスターに流れるバイアス電流の値を変更することにより、前記第１のレギュレーターの負荷変動応答能力を選択する能力選択回路と、
を含む半導体装置。
入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、
前記安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、
前記昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、
前記第２のレギュレーターに並列接続され、前記昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターと、を備え、
前記第２又は第３のレギュレーターが、
前記昇圧電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して前記第１又は第２の電源電圧を生成する差動増幅回路と、
前記第１又は第２の電源電圧を分圧して前記帰還電圧を生成する分圧回路と、
前記差動増幅回路の差動対を構成する２つのトランジスターに流れるバイアス電流の値を変更することにより、前記第２又は第３のレギュレーターの負荷変動応答能力を選択する能力選択回路と、
を含む半導体装置。
入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、
前記安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、
前記昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、
前記第２のレギュレーターに並列接続され、前記昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターと、を備え、
前記第１のレギュレーターが、前記安定化電圧として第１の電圧を生成する第１の状態と、前記安定化電圧として前記第１の電圧よりも高い第２の電圧を生成する第２の状態との内の一方に設定可能であり、
前記昇圧回路が、前記安定化電圧を略３倍に昇圧する第１の状態と、前記安定化電圧を略２倍に昇圧する第２の状態との内の一方に設定可能である半導体装置。
前記第２又は第３のレギュレーターが、
前記昇圧電圧が供給されて動作し、参照電圧と帰還電圧との差を増幅して前記第１又は第２の電源電圧を生成する差動増幅回路と、
前記第１又は第２の電源電圧を分圧して前記帰還電圧を生成する分圧回路と、
前記分圧回路の分圧比を選択することにより、前記第１又は第２の電源電圧を調整する電圧調整回路と、
を含む、請求項１〜４のいずれか１項記載の半導体装置。
前記第２又は第３のレギュレーターによって生成される前記第１又は第２の電源電圧が供給されて動作するロジック回路をさらに備える、請求項１〜５のいずれか１項記載の半導体装置。
請求項１〜６のいずれか１項記載の半導体装置と、
前記半導体装置に接続された複数のキャパシターと、
を備える電源回路。
入力電圧を安定化して安定化電圧を生成する第１のレギュレーターと、
前記安定化電圧を昇圧して昇圧電圧を生成する昇圧回路と、
前記昇圧電圧を安定化して第１の電源電圧を生成する第２のレギュレーターと、
前記第２のレギュレーターに並列接続され、前記昇圧電圧を安定化して第２の電源電圧を生成する第３のレギュレーターと、を備える半導体装置と、
液晶パネルと、
前記第２及び第３のレギュレーターによって生成される前記第１及び第２の電源電圧が供給されて動作し、前記液晶パネルを駆動して画像を表示させる液晶駆動回路と、
前記液晶パネルが、メモリー性液晶パネルであり、前記半導体装置が、前記液晶駆動回路に画像データを連続的に供給して前記液晶パネルに画像を表示させる通常動作モードにおいて、前記第１〜第３のレギュレーターの負荷変動応答能力を第１の水準に設定し、前記液晶駆動回路への画像データの供給を停止して前記液晶パネルに一定の画像が表示された状態を維持する低消費電力モードにおいて、前記第１〜第３のレギュレーターの負荷変動応答能力を前記第１の水準よりも低い第２の水準に設定する制御部と、を備える液晶表示装置。