JP3870122B2 - 電源供給回路 - Google Patents
電源供給回路 Download PDFInfo
- Publication number
- JP3870122B2 JP3870122B2 JP2002152846A JP2002152846A JP3870122B2 JP 3870122 B2 JP3870122 B2 JP 3870122B2 JP 2002152846 A JP2002152846 A JP 2002152846A JP 2002152846 A JP2002152846 A JP 2002152846A JP 3870122 B2 JP3870122 B2 JP 3870122B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- power supply
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チャージポンプ回路を使用した電源供給回路に関し、特に、電源電圧より僅かに高い電圧を必要とする負荷に、高効率に電力供給することができる電源供給回路に関するものである。
【０００２】
【従来の技術】
電源電圧より高い電圧を必要とする場合は、電源回路として、主にインダクタンスを利用したＤＣ−ＤＣコンバータが使用されている。ＤＣ−ＤＣコンバータは、任意の電圧を発生させることができ、しかも消費電流の大きい負荷に効率よく電力を供給できるため、多くの用途に使用されている。しかし、ＤＣ−ＤＣコンバータは、トランスやコイル等の部品が必要なため、小型化を図ることが困難であり、ＤＣ−ＤＣコンバータのすべてを半導体集積回路に集積することができなかった。
【０００３】
そのため、比較的消費電流の小さい負荷に電源を供給する場合には、小型化が可能で高効率なチャージポンプ回路が電源回路に使用されていた。しかし、チャージポンプ回路は、直流電源からの電源電圧で充電したコンデンサの電圧を加算して昇圧するため、出力電圧が電源電圧の整数倍の電圧しか得られず、電源電圧と負荷が必要とする電圧の関係によっては、負荷に必要以上の電圧が供給されて負荷の電力消費が大きくなり、著しく効率を低下させる場合があった。
【０００４】
そこで、特開２００１−１６９５３７号公報では、このようなチャージポンプ回路の欠点である、電源電圧の整数倍の出力電圧しか得られない点を改善したチャージポンプ回路が開示されている。特開２００１−１６９５３７号公報では、電源に一番近いコンデンサに同容量の物を２個使用し、該２個のコンデンサを直列に接続して電源電圧で充電することにより、該各コンデンサは電源電圧の１／２の電圧に充電される。
【０００５】
このように充電された２個のコンデンサを並列に接続して得られる電圧を、電源電圧と同じ電圧に充電されている他のコンデンサの電圧又は電源電圧に加算することで、電源電圧の（Ｎ＋０.５）倍の電圧を得るようにしている。なお、Ｎは、Ｎ＞０の整数である。更に、特開２００１−１６９５３７号公報では、電源に一番近いコンデンサを４個にして、前記と同様に４個を並列に接続したものを電圧加算することで、電源電圧の１／４ステップごとに出力電圧を設定できる回路が開示されている。
【０００６】
【発明が解決しようとする課題】
しかし、特開２００１−１６９５３７号公報では、出力電圧が電源電圧の１／４ステップという細かさで昇圧できるようになったが、昇圧倍率を電源電圧に対して変更することができない。このため、例えば電源電圧が大きく変動するよう場合は、最低電源電圧に対して昇圧倍率を設定しなければならず、最高電源電圧時では効率が悪いという問題が考えられる。また、特開２００１−１６９５３７号公報では、高電圧側からの逆流防止にはダイオードを使用しているため、ダイオードの順方向電圧によるロスが発生するという問題が考えられる。
【０００７】
更に、フライバックコンデンサを直列に接続しているスイッチ素子に、バックゲートをソースに接続したＮチャネル形ＭＯＳトランジスタを使用している。このため、これらの回路をＩＣ化した場合に、チャージポンプ回路による昇圧動作の途中で、前記Ｎチャネル形ＭＯＳトランジスタのソース電圧がドレイン電圧より高くなると、Ｎチャネル形ＭＯＳトランジスタの寄生ダイオードに順方向電流が流れる。この結果、電源電圧と接地電圧との間に無効電流が流れ、最悪の場合、ラッチアップ現象を起こしてＩＣが発熱し、ＩＣに不具合が発生する可能性があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、直流電源が電池である場合のように、使用するにしたがって電源電圧が次第に低下するようなときにおいても、ほぼ一定の出力電圧が得られ、逆流防止用のダイオードの順方向電圧によるロスをなくし、ＩＣ化を行ってもＭＯＳトランジスタの寄生ダイオードによる無効電流の発生を防止できると共にラッチアップの発生を防止することができる、チャージポンプ回路を使用した高効率の電源供給回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る電源供給回路は、直流電源から供給される電源電圧から所定の定電圧Ｖａを生成して出力する定電圧回路と、
該電源電圧の電圧検出を行い該電源電圧値の低下に応じて昇圧倍率を大きくして前記定電圧回路の出力電圧を昇圧する、前記電源電圧値に応じた倍率で前記定電圧回路の出力電圧を昇圧して負荷の電源として供給するチャージポンプ回路と、
を備え、
前記チャージポンプ回路は、
前記定電圧回路の出力電圧で充電される２つの第１のコンデンサと、
対応する該第１のコンデンサにおける充電時の低電圧側、及び前記定電圧回路の出力電圧が入力される入力端をそれぞれ接続する各第１のスイッチ素子と、
対応する前記第１のコンデンサにおける充電時の高電圧側、及び前記負荷に対して電圧を出力する出力端をそれぞれ接続する各第２のスイッチ素子と、
前記各第１のコンデンサを直列に接続する第３のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の一端を前記定電圧回路の出力電圧が入力される入力端に接続する第４のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の他端を前記直流電源の負側電源電圧に接続する第５のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の高圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該高圧側を前記定電圧回路の出力電圧が入力される入力端に接続する第６のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の低圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該低圧側を前記直流電源の負側電源電圧に接続する第７のスイッチ素子と、
前記各第１のコンデンサを充電して得られる電圧で充電される第２のコンデンサと、
前記電源電圧の検出を行い、該検出した電圧値を示す信号を出力する電圧検出回路部と、
該電圧検出回路部からの信号に応じて、所定のクロック信号を基に前記第１から第７の各スイッチ素子のスイッチング制御をそれぞれ行うと共に、前記定電圧回路の動作制御を行う制御回路部と、
を備えるものである。
【００１６】
一方、前記チャージポンプ回路は、前記定電圧回路の出力電圧で充電される２つの第１のコンデンサと、対応する該第１のコンデンサにおける充電時の低電圧側、及び前記定電圧回路の出力電圧が入力される入力端をそれぞれ接続する各第１のスイッチ素子と、対応する該第１のコンデンサにおける充電時の高電圧側、及び前記負荷に対して電圧を出力する出力端をそれぞれ接続する各第２のスイッチ素子と、前記各第１のコンデンサを直列に接続する第３のスイッチ素子と、前記各第１のコンデンサと該第３のスイッチ素子との直列回路の一端を前記定電圧回路の出力電圧が入力される入力端に接続する第４のスイッチ素子と、前記各第１のコンデンサと該第３のスイッチ素子との直列回路の他端を前記直流電源の負側電源電圧に接続する第５のスイッチ素子と、前記各第１のコンデンサにおける、充電時の高圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該高圧側を前記定電圧回路の出力電圧が入力される入力端に接続する第６のスイッチ素子と、前記各第１のコンデンサにおける、充電時の低圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該低圧側を前記直流電源の負側電源電圧に接続する第７のスイッチ素子と、前記各第１のコンデンサを充電して得られる電圧で充電される第２のコンデンサと、前記電源電圧の検出を行い、該検出した電圧値を示す信号を出力する電圧検出回路部と、該電圧検出回路部からの信号に応じて、所定のクロック信号を基に前記第１から第７の各スイッチ素子のスイッチング制御をそれぞれ行うと共に、前記定電圧回路の動作制御を行う制御回路部とを備えるようにした。
【００１７】
この場合、前記制御回路部は、前記定電圧回路の出力電圧を昇圧させて出力する場合、該定電圧回路の出力電圧が入力される入力端と前記第２のコンデンサとの間に直列に接続された前記各スイッチ素子が同時にオンしないように各スイッチ素子のスイッチング制御を行うようにしてもよい。
【００１８】
また、前記制御回路部は、前記定電圧回路の出力電圧が入力される入力端と、前記直流電源の負側電源電圧との間に直列に接続された各スイッチ素子が同時にオンしないように前記各スイッチ素子のスイッチング制御を行うようにしてもよい。
【００１９】
また、前記第３及び第６の各スイッチ素子は、それぞれＭＯＳトランジスタからなり、対応する該ＭＯＳトランジスタのサブストレートゲートを該ＭＯＳトランジスタのドレイン又はソースのいずれかに切り換えて接続する第１及び第２の各切り換えスイッチを備え、前記制御回路部は、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より大きい場合はサブストレートゲートを該ソース側に、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より小さい場合はサブストレートゲートを該ドレイン側に接続するように、前記第１及び第２の各切り換えスイッチの切り換え制御をそれぞれ行うようにした。
【００２０】
具体的には、前記各第２のスイッチ素子は、第２のコンデンサから対応する第１のコンデンサに流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなると共に、前記第４のスイッチ素子は、第１のコンデンサから、前記定電圧回路の出力電圧が入力される入力端に流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなるようにした。
【００２１】
また、前記制御回路部は、各第１のコンデンサを前記定電圧回路の出力電圧で充電する場合、前記第４及び第５の各スイッチ素子をオンさせて導通状態にした後、前記第３のスイッチ素子をオンさせて導通状態にするようにしてもよい。
【００２２】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給回路の例を示した回路図である。なお、図１では、３種類の倍率で昇圧を行うことができる３モードのチャージポンプ回路を例にして示している。
図１における電源供給回路１は、電池等の直流電源（図示せず）から入力された電源電圧ＶＤＤから所定の定電圧Ｖａを生成して出力電圧Ｖｏとして出力する定電圧回路２と、該定電圧回路２から入力端ＣＰＩＮに入力された電圧Ｖｏを昇圧して出力端ＣＰＯＵＴから出力するチャージポンプ回路３とで構成されている。チャージポンプ回路３の出力端ＣＰＯＵＴには、負荷回路１１が接続されている。
【００２３】
定電圧回路２は、ゲート電圧に応じて出力端から出力される電流を制御するＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ２１と、ゲートに入力される制御信号に応じて該出力制御用トランジスタ２１のゲート電圧を制御するＮチャネル形ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２２と、該出力制御用トランジスタ２１の動作制御を行う誤差増幅器２３とを備えている。
【００２４】
更に、定電圧回路２は、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路２４と、出力電圧Ｖｏを分圧する抵抗２５及び抵抗２６の直列回路と、コンデンサ２７とを備えている。誤差増幅器２３は、出力電圧Ｖｏが抵抗２５と抵抗２６で分圧された電圧の基準電圧Ｖｒに対する誤差を増幅し出力して出力制御用トランジスタ２１の動作制御を行う。出力制御用トランジスタ２１のドレイン電圧はコンデンサ２７で安定化され、出力端から定電圧Ｖａの出力電圧Ｖｏが出力される。
【００２５】
チャージポンプ回路３は、定電圧回路２から入力された電圧Ｖｏを１倍、１.５倍又は２倍に昇圧して出力する３モードのチャージポンプ回路部３１と、所定の周波数（１００ｋＨｚ〜１ＭＨｚ）のクロック信号ＣＬＫを生成して出力するクロック信号発生回路部３２と、該クロック信号発生回路部３２から入力されたクロック信号ＣＬＫを基にしてチャージポンプ回路部３１の昇圧動作の制御を行う制御回路部３３とを備えている。更に、チャージポンプ回路３は、電源電圧ＶＤＤの検出を行い、該検出結果を制御回路部３３に出力する電圧検出回路部３４を備えている。なお、前記１.５倍はα倍を、前記２倍はβ倍をそれぞれなしている。
【００２６】
チャージポンプ回路部３１は、同じ容量の２個のコンデンサ（以下、フライバックコンデンサと呼ぶ）ＦＣ１，ＦＣ２と、チャージポンプ回路部３１の出力電圧を安定化させるコンデンサ（以下、キャッチアップコンデンサと呼ぶ）Ｃ１と、ＰＭＯＳトランジスタからなる第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第５スイッチ素子ＳＷ５、第６スイッチ素子ＳＷ６及び第７スイッチ素子ＳＷ７とを備えている。更に、チャージポンプ回路部３１は、ＮＭＯＳトランジスタからなる第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９と、入力された制御信号に応じて切り換わる切り換えスイッチＳＷ１０及びＳＷ１１とを備えている。
【００２７】
なお、第１スイッチ素子ＳＷ１と第６スイッチ素子ＳＷ６はそれぞれ第１のスイッチ素子をなし、第２スイッチ素子ＳＷ２と第５スイッチ素子ＳＷ５はそれぞれ第２のスイッチ素子をなし、第３スイッチ素子ＳＷ３は第３のスイッチ素子をなす。また、第４スイッチ素子ＳＷ４は第４のスイッチ素子を、第７スイッチ素子ＳＷ７は第６のスイッチ素子を、第８スイッチ素子ＳＷ８は第５のスイッチ素子を、第９スイッチ素子ＳＷ９は第７のスイッチ素子をそれぞれなしている。また、切り換えスイッチＳＷ１０は第１の切り換えスイッチを、切り換えスイッチＳＷ１１は第２の切り換えスイッチをそれぞれなし、フライバックコンデンサＦＣ１及びＦＣ２はそれぞれ第１のコンデンサを、キャッチアップコンデンサＣ１は第２のコンデンサをそれぞれなす。
【００２８】
第１スイッチ素子から第９スイッチ素子ＳＷ１〜ＳＷ９の各ゲートには、制御回路部３３からの制御信号Ｓ１〜Ｓ９が対応して入力されている。また、切り換えスイッチＳＷ１０及びＳＷ１１には、制御回路部３３からの制御信号Ｓ１０及びＳ１１が対応して入力されている。また、定電圧回路２におけるＮＭＯＳトランジスタ２２のゲート及び誤差増幅器２３のイネーブル信号入力端には、制御回路部３３からの制御信号Ｓ０がそれぞれ入力されている。
【００２９】
チャージポンプ回路部３１は、制御回路部３３から入力される制御信号Ｓ０〜Ｓ１１に応じて、入力された電圧Ｖｏを１倍、１.５倍又は２倍のいずれかに昇圧して出力端ＣＰＯＵＴから出力する。なお、チャージポンプ回路３において、入力された電圧Ｖｏに対して、１倍に昇圧する、すなわち定電圧回路２の出力電圧をそのまま出力する動作を第１動作モードとし、１.５倍に昇圧する動作を第２動作モードとし、２倍に昇圧する動作を第３動作モードとする。
【００３０】
チャージポンプ回路部３１において、定電圧回路２の出力電圧Ｖｏが入力される入力端ＣＰＩＮと負側電源電圧をなす接地電圧との間には、第４スイッチ素子ＳＷ４、フライバックコンデンサＦＣ１、第３スイッチ素子ＳＷ３、フライバックコンデンサＦＣ２及び第８スイッチ素子ＳＷ８が直列に接続されている。ここで、第４スイッチ素子ＳＷ４とフライバックコンデンサＦＣ１との接続部をＰ１とし、フライバックコンデンサＦＣ１と第３スイッチ素子ＳＷ３との接続部をＰ２とする。更に、第３スイッチ素子ＳＷ３とフライバックコンデンサＦＣ２との接続部をＰ３とし、フライバックコンデンサＦＣ２と第８スイッチ素子ＳＷ８との接続部をＰ４とする。
【００３１】
入力端ＣＰＩＮと接続部Ｐ２との間には第１スイッチ素子ＳＷ１が、入力端ＣＰＩＮと接続部Ｐ３との間には第７スイッチ素子ＳＷ７が、入力端ＣＰＩＮと接続部Ｐ４との間には第６スイッチ素子ＳＷ６がそれぞれ接続されている。また、接続部Ｐ１と出力端ＣＰＯＵＴとの間には第２スイッチ素子ＳＷ２が、接続部Ｐ３と出力端ＣＰＯＵＴとの間には第５スイッチ素子ＳＷ５がそれぞれ接続され、接続部Ｐ２と接地電圧との間には第９スイッチ素子ＳＷ９が接続されている。
【００３２】
切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３に対応して設けられており、入力される制御信号Ｓ１０に応じて第３スイッチ素子ＳＷ３のサブストレートゲート（バックゲート）に対するソース又はドレインへの接続の切り換えを行う。同様に、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７に対応して設けられており、入力される制御信号Ｓ１１に応じて第７スイッチ素子ＳＷ７のサブストレートゲートに対するソース又はドレインへの接続の切り換えを行う。
【００３３】
出力端ＣＰＯＵＴには、接地電圧との間にキャッチアップコンデンサＣ１と負荷回路１１が並列に接続されている。負荷回路１１は、例えばＬＥＤ１２、定電流回路１３及び抵抗１４の直列回路で形成されている。なお、図１では、負荷回路１１として１つのＬＥＤ１２を有する場合を例にして示したが、複数のＬＥＤを有する場合においても同様であり、この場合、図１において、出力端ＣＰＯＵＴと接地電圧との間に、複数の負荷回路１１が並列に接続される。
【００３４】
また、図１において、定電圧回路２における出力制御用トランジスタ２１、ＮＭＯＳトランジスタ２２、誤差増幅器２３、基準電圧発生回路２４及び抵抗２５，２６、並びにチャージポンプ回路３におけるクロック信号発生回路部３２、制御回路部３３、電圧検出回路部３４及びチャージポンプ回路部３１の各スイッチ素子ＳＷ１〜ＳＷ１１を１つのＩＣに集積するようにしてもよく、更に負荷回路１１の定電流回路１３も含めて１つのＩＣに集積するようにしてもよい。これらのように集積する場合、切り換えスイッチＳＷ１０及びＳＷ１１は、機械的な接点を有するスイッチではなく、電子回路で構成されたスイッチをなす。
【００３５】
ここで、制御回路部３３によるチャージポンプ回路部３１の動作制御例について、図２のフローチャートを用いて説明する。
図２において、制御回路部３３は、まず最初に、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ１、例えば４.０Ｖを超えているか否かを調べ（ステップＳＴ１）、４.０Ｖを超えている場合（ＹＥＳ）は、制御信号Ｓ０をハイレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオンさせると共に誤差増幅器２３の動作を停止させ、定電圧回路２から出力電圧Ｖｏとして電源電圧ＶＤＤが出力されるようにすると同時に、チャージポンプ回路部３１に対して第１動作モードで動作させた（ステップＳＴ２）後、ステップＳＴ１に戻る。
【００３６】
ステップＳＴ１で、４.０Ｖ以下である場合（ＮＯ）、制御回路部３３は、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ１よりも小さい所定値Ｖ２、例えば３.２Ｖを超えているか否かを調べる（ステップＳＴ３）。ステップＳＴ３で、３.２Ｖを超えている場合（ＹＥＳ）、制御回路部３３は、制御信号Ｓ０をローレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオフさせると共に誤差増幅器２３を作動させると同時に、チャージポンプ回路部３１に対して第２動作モードで動作させ（ステップＳＴ４）、電圧検出回路部３４で検出された電源電圧ＶＤＤが４.１Ｖを超えているか否かを調べる（ステップＳＴ５）。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ３に戻る。
【００３７】
次に、ステップＳＴ３で、３.２Ｖ以下である場合（ＮＯ）、制御回路部３３は、制御信号Ｓ０をローレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオフさせると共に誤差増幅器２３を作動させると同時に、チャージポンプ回路部３１に対して第３動作モードで動作させ（ステップＳＴ６）、この後、電圧検出回路部３４で検出された電源電圧ＶＤＤが３.３Ｖを超えているか否かを調べる（ステップＳＴ７）。ステップＳＴ７で、３.３Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ４に進み、３.３Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。このようにして、制御回路部３３は、チャージポンプ回路部３１に対して、電圧検出回路部３４からの検出結果に応じて３モードでの動作を行わせる。
【００３８】
次に、図２では、電圧検出回路部３４からの検出結果に応じて、制御回路部３３がチャージポンプ回路部３１に対して３モードでの動作を行わせる場合について説明したが、制御回路部３３は、電圧検出回路部３４からの検出結果に応じて２モードでの動作を行わせるようにしてもよく、このようにした場合の、制御回路部３３によるチャージポンプ回路部３１の動作制御例について、図３のフローチャートを用いて説明する。なお、図３では、第１動作モードと第３動作モードの２モードでの動作を行わせる場合を示し、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
【００３９】
図３において、制御回路部３３は、まず最初に図２のステップＳＴ１の処理を行い、ステップＳＴ１で４.０Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ２の動作を行った後、ステップＳＴ１に戻る。また、制御回路部３３は、ステップＳＴ１で４.０Ｖを超えていない場合（ＮＯ）は、図２のステップＳＴ６の動作を行った後、図２のステップＳＴ５の処理を行う。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。
【００４０】
次に、図４は、第１動作モードと第２動作モードの２モードでの動作を行わせる場合の制御回路部３３の動作例を示し、図４では、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
図４において、制御回路部３３は、まず最初に図２のステップＳＴ１の処理を行い、ステップＳＴ１で４.０Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ２の動作を行った後、ステップＳＴ１に戻る。また、制御回路部３３は、ステップＳＴ１で４.０Ｖ以下である場合（ＮＯ）は、図２のステップＳＴ４の動作を行った後、図２のステップＳＴ５の処理を行う。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ４に戻る。
【００４１】
図５は、第２動作モードと第３動作モードの２モードでの動作を行わせる場合の制御回路部３３の動作例を示し、図５では、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
図５において、制御回路部３３は、まず最初に、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ３、例えば３.５Ｖを超えているか否かを調べ（ステップＳＴ１１）、３.５Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ４の動作を行った後、ステップＳＴ１１に戻る。
【００４２】
また、制御回路部３３は、ステップＳＴ１１で３.５Ｖ以下である場合（ＮＯ）は、図２のステップＳＴ６の動作を行った後、電圧検出回路部３４で検出された電源電圧ＶＤＤが３.７Ｖを超えているか否かを調べる（ステップＳＴ１２）。ステップＳＴ１２で、３.７Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ４に進み、３.７Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。
【００４３】
次に、各動作モードでの制御回路部３３及びチャージポンプ回路部３１の動作についてもう少し詳細に説明する。
図６は、第１動作モードにおけるチャージポンプ回路部３１の各スイッチ素子の状態を示した等価回路図である。図６を用いて、チャージポンプ回路３における第１動作モードの動作について説明する。
【００４４】
図６から分かるように、第１動作モードでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第５スイッチ素子ＳＷ５及び第７スイッチ素子ＳＷ７がそれぞれオンして導通状態になり、第６スイッチ素子ＳＷ６、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態になっている。更に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをソースに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７のサブストレートゲートをソースに接続している。
【００４５】
このように、第１動作モードでは、定電圧回路２の出力電圧Ｖｏがそのままチャージポンプ回路３の出力端ＣＰＯＵＴから出力される。第３スイッチ素子ＳＷ３と第７スイッチ素子ＳＷ７において、ソース−ドレイン間の電圧差はそれぞれ０Ｖであるから、各サブストレートゲートの接続はドレイン側又はソース側のどちらでもよいが、電流が流れている方向がソースからドレインに流れているため、図６では各サブストレートゲートをそれぞれソースに接続している。
【００４６】
次に、第２動作モードについて説明する。図７は、第２動作モードにおける各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートであり、図８〜図１３は、図７の各制御信号の状態に対するチャージポンプ回路部３１の動作例を示した等価回路図である。図７〜図１３を用いて、チャージポンプ回路３における第２動作モードの動作について説明する。
制御回路部３３は、クロック信号ＣＬＫがハイ（Ｈｉｇｈ）レベルである状態ａでは、制御信号Ｓ１，Ｓ２，Ｓ５〜Ｓ８，Ｓ１０，Ｓ１１をそれぞれハイレベルにし、制御信号Ｓ３，Ｓ４，Ｓ９をそれぞれロー（Ｌｏｗ）レベルにしている。
【００４７】
このような状態ａでは、図８で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５、第６スイッチ素子ＳＷ６、第７スイッチ素子ＳＷ７及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態であり、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンして導通状態である。更に、切り換えスイッチＳＷ１０及びＳＷ１１は、対応する第３スイッチ素子ＳＷ３及び第７スイッチ素子ＳＷ７においてサブストレートゲートをソースにそれぞれ接続している。状態ａでは、直列に接続された各フライバックコンデンサＦＣ１及びＦＣ２が入力された電圧Ｖｏで充電されるため、各フライバックコンデンサＦＣ１及びＦＣ２は電圧Ｖｏの１／２の電圧にそれぞれ充電される。
【００４８】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ３及びＳ４をハイレベルに立ち上げると共に制御信号Ｓ８及びＳ１０をローレベルに立ち下げて、図７の状態ｂに遷移させる。状態ａから状態ｂに遷移すると、図９で示すように、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオフして遮断状態になる。同時に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをドレインに接続する。状態ｂでは、すべてのスイッチ素子はオフして遮断状態になることから、フライバックコンデンサＦＣ１及びＦＣ２は、それぞれ電圧Ｖｏの１／２の電圧に充電されたままである。
【００４９】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がってから、所定時間ｔ１後に制御信号Ｓ２、Ｓ５及びＳ１１をそれぞれローレベルに立ち下げて、図７の状態ｃに遷移させる。状態ｂから状態ｃに遷移すると、図１０で示すように、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンして導通状態になる。状態ｃでは、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンし、他のスイッチ素子はそれぞれオフとなり、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側がそれぞれ出力端ＣＰＯＵＴに接続される。
【００５０】
このとき、キャッチアップコンデンサＣ１の電圧が電圧Ｖｏよりも大きい場合、第４スイッチ素子ＳＷ４のドレイン電圧はソース電圧よりも大きくなるが、第４スイッチ素子ＳＷ４のサブストレートゲートはドレイン側に接続されているため、第４スイッチ素子ＳＷ４の寄生ダイオードを介して電流が流れることはない。同様に、第７スイッチ素子ＳＷ７のドレイン電圧はソース電圧よりも大きくなるが、第７スイッチ素子ＳＷ７のサブストレートゲートは切り換えスイッチＳＷ１１によってドレイン側に接続されているため、第７スイッチ素子ＳＷ７の寄生ダイオードを介して電流が流れることはない。
【００５１】
また、第３スイッチ素子ＳＷ３において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧はキャッチアップコンデンサＣ１の電圧よりもＶｏ／２低下した電圧になる。このため、第３スイッチ素子ＳＷ３において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第３スイッチ素子ＳＷ３のサブストレートゲートをドレイン側に接続しているため、第３スイッチ素子ＳＷ３の寄生ダイオードを介して電流が流れることはない。
【００５２】
次に、制御回路部３３は、状態ｃに遷移してから所定時間ｔ２後に制御信号Ｓ１及びＳ６をそれぞれローレベルに立ち下げて、図７の状態ｄに遷移させる。状態ｃから状態ｄに遷移すると、図１１で示すように、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６がそれぞれオンして導通状態になる。状態ｄでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオンし、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフしている。
【００５３】
このため、各フライバックコンデンサＦＣ１及びＦＣ２の低電位側が入力端ＣＰＩＮに接続される。このことから、各フライバックコンデンサＦＣ１及びＦＣ２の高電位側の電圧は、それぞれ電圧Ｖｏの１.５倍の電圧になる。該電圧でキャッチアップコンデンサＣ１は充電され、キャッチアップコンデンサＣ１の電圧も電圧Ｖｏの１.５倍の電圧まで上昇する。
【００５４】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６をハイレベルに立ち上げて、図７の状態ｅに遷移させる。状態ｄから状態ｅに遷移すると、図１２で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態になる。状態ｅでは、すべてのスイッチ素子はオフし、フライバックコンデンサＦＣ１及びＦＣ２は、キャッチアップコンデンサＣ１に電荷を供給したため、充電電圧が電圧Ｖｏ／２よりも低下している。
【００５５】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がってから、所定時間ｔ３後に制御信号Ｓ４をローレベルに立ち下げると共に制御信号Ｓ８，Ｓ１０，Ｓ１１をそれぞれハイレベルに立ち上げて、図７の状態ｆに遷移させる。状態ｅから状態ｆに遷移すると、図１３で示すように、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンして導通状態になる。また、切り換えスイッチＳＷ１０及びＳＷ１１は、対応する第３スイッチ素子ＳＷ３及び第７スイッチ素子ＳＷ７の各サブストレートゲートをそれぞれソース側に接続する。
【００５６】
状態ｆでは、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンすることで、フライバックコンデンサＦＣ１の高電圧側は電圧Ｖｏと同電圧になるため、逆にフライバックコンデンサＦＣ１の低電圧側はＶｏ／２よりも少し高い電圧になる。また、フライバックコンデンサＦＣ２は、低電圧側は接地電圧になるため、逆に高電圧側はＶｏ／２よりも少し低い電圧になる。このことから、第３スイッチ素子ＳＷ３のソース電圧はドレイン電圧より高くなる。このため、第３スイッチ素子ＳＷ３のサブストレートゲートは、対応する切り換えスイッチＳＷ１０によってドレイン側からソース側に切り換えて接続され、第３スイッチ素子ＳＷ３の寄生ダイオードによる無効電流の発生を防止すると同時に、サブストレートゲートをベースとする寄生トランジスタを介して流れる無効電流の発生を防止する。
【００５７】
同様に、第７スイッチ素子ＳＷ７のソース電圧はドレイン電圧より高くなる。このため、第７スイッチ素子ＳＷ７のサブストレートゲートは、対応する切り換えスイッチＳＷ１１によってドレイン側からソース側に切り換えて接続され、第７スイッチ素子ＳＷ７の寄生ダイオードによる無効電流の発生を防止すると同時に、サブストレートゲートをベースとする寄生トランジスタを介して流れる無効電流の発生を防止する。
【００５８】
また、制御回路部３３は、状態ｆに遷移してから所定時間ｔ４後に制御信号Ｓ３をローレベルに立ち下げて、図７の状態ａに遷移させる。状態ｆから状態ａに遷移すると、図８で示すように、第３スイッチ素子ＳＷ３がオンして導通状態になる。このように、第２動作モードでは、第７スイッチ素子ＳＷ７及び第９スイッチ素子ＳＷ９は、それぞれ使用されることはなく、オフして遮断状態のままである。
【００５９】
ここで、クロック信号ＣＬＫがローレベルに立ち下がってから、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をそれぞれオンさせるタイミングと、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をそれぞれオンさせるタイミングをずらしている理由について説明する。
キャッチアップコンデンサＣ１の高電圧側の電圧は、通常、電圧Ｖｏよりも大きいことから、状態ａで各フライバックコンデンサＦＣ１及びＦＣ２を充電するときに、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５のドレイン電圧がソース電圧より大きくなる。
【００６０】
このため、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートをソース側に接続しておくと、ＭＯＳトランジスタの寄生ダイオードに順方向の電流が流れ、無効電流が発生する。そこで、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートをそれぞれドレイン側に接続して、フライバックコンデンサＦＣ１及びＦＣ２を充電するときには、ＭＯＳトランジスタの寄生ダイオードが逆方向になるようにすることで無効電流が流れることを防止している。
【００６１】
状態ｂから状態ｃに遷移する際に、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６が第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５よりも先にオンすると、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側の電圧が電圧Ｖｏの１.５倍の電圧に上昇する。すると、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートがそれぞれドレイン側に接続されていることから、ソース側の電圧がドレイン側の電圧よりも大きくなるためサブストレートゲートを介してそれぞれ無効電流が流れる。そこで、状態ｂから状態ｃに遷移する際に、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５を第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６よりも先にオンさせることで、このような無効電流の発生を防止することができる。
【００６２】
次に、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がオンするタイミングと第３スイッチ素子ＳＷ３がオンするタイミングを、状態ｅから状態ｆに遷移するときと状態ｆから状態ａに遷移するときとでずらしている理由について説明する。
状態ｄでは、第３スイッチ素子ＳＷ３において、ゲート電圧はほぼ電圧Ｖｏであり、ドレイン電圧は電圧Ｖｏの約１.５倍の電圧になっているため、ゲート−ドレイン間の接合容量には、電圧Ｖｏの１／２の電圧で充電されており、極性はドレインを基準にするとゲート側がマイナスになる。このような状態は状態ｅでも同じである。
【００６３】
状態ｅから状態ｆに遷移するときに、第８スイッチ素子ＳＷ８と第３スイッチ素子ＳＷ３がオンするタイミングを同じにすると、第８スイッチ素子ＳＷ８がオンすることによって、フライバックコンデンサＦＣ２と第３スイッチ素子ＳＷ３のドレインとの接続部の電圧が電圧Ｖｏの約１／２に低下する。このため、第３スイッチ素子ＳＷ３において、ゲート−ドレイン間の接合容量に充電されている電荷の影響でゲート電圧が低下しようとする。
【００６４】
このとき、第３スイッチ素子ＳＷ３をオンさせるために、第３スイッチ素子ＳＷ３のゲートにハイレベルからローレベルに変化する制御信号Ｓ３を入力すると、前述したゲート−ドレイン間の接合容量に充電されている電荷の影響でオーバドライブとなり、第３スイッチ素子ＳＷ３のゲート電圧は瞬間的にマイナス電圧になる。
【００６５】
すると、第３スイッチ素子ＳＷ３のゲートを駆動する制御回路部３３の出力回路は、通常ＣＭＯＳ構成になっているため、出力回路を構成しているＮＭＯＳトランジスタのベース基板に無効電流が流れ、該ＮＭＯＳトランジスタの寄生トランジスタがオンしてラッチアップの発生要因となる。該ラッチアップの発生を防ぐために、制御回路部３３は、第８スイッチ素子ＳＷ８がオンしてから所定時間ｔ４が経過した後、第３スイッチ素子ＳＷ３をオンさせるようにする。
【００６６】
次に、第３動作モードについて説明する。図１４は、第３動作モードにおける各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートであり、図１５〜図１９は、図１４の各制御信号の状態に対するチャージポンプ回路部３１の動作例を示した等価回路図である。図１４〜図１９を用いて、チャージポンプ回路３における第３動作モードの動作について説明する。
制御回路部３３は、クロック信号ＣＬＫがハイレベルである状態ａでは、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ８，Ｓ９，Ｓ１１をそれぞれハイレベルにし、制御信号Ｓ３，Ｓ４，Ｓ７，Ｓ１０をそれぞれローレベルにしている。
【００６７】
このような状態ａでは、図１５で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態であり、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオンして導通状態である。更に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３においてサブストレートゲートをドレインに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをソースに接続する。状態ａでは、２つのフライバックコンデンサＦＣ１及びＦＣ２は、それぞれ定電圧回路２の出力電圧Ｖｏで充電される。
【００６８】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ４及びＳ７をハイレベルに立ち上げると共に制御信号Ｓ８及びＳ１０をローレベルに立ち下げて、図１４の状態ｂに遷移させる。状態ａから状態ｂに遷移すると、図１６で示すように、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態になる。状態ｂでは、すべてのスイッチ素子はオフして遮断状態になり、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３においてサブストレートゲートをドレインに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをソースに接続したままである。これらのことから、フライバックコンデンサＦＣ１及びＦＣ２は、それぞれ電圧Ｖｏに充電されたままである。
【００６９】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がってから、所定時間ｔ５後に制御信号Ｓ２、Ｓ５及びＳ１１をそれぞれローレベルに立ち下げて、図１４の状態ｃに遷移させる。状態ｂから状態ｃに遷移すると、図１７で示すように、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンして導通状態になると共に、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをドレインに接続する。状態ｃでは、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンし、他のスイッチ素子はそれぞれオフとなり、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側がそれぞれ出力端ＣＰＯＵＴに接続される。
【００７０】
このとき、第３スイッチ素子ＳＷ３において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧はキャッチアップコンデンサＣ１の電圧よりも電圧Ｖｏ低下した電圧になる。このため、第３スイッチ素子ＳＷ３において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第３スイッチ素子ＳＷ３のサブストレートゲートがドレイン側に接続されているため、第３スイッチ素子ＳＷ３の寄生ダイオードを介して電流が流れることはない。
【００７１】
同様に、第７スイッチ素子ＳＷ７において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧は電圧Ｖｏになる。このため、第７スイッチ素子ＳＷ７において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第７スイッチ素子ＳＷ７のサブストレートゲートがドレイン側に接続されることから、第７スイッチ素子ＳＷ７の寄生ダイオードを介して電流が流れることはない。
【００７２】
次に、制御回路部３３は、状態ｃに遷移してから所定時間ｔ６後に制御信号Ｓ１及びＳ６をそれぞれローレベルに立ち下げて、図１４の状態ｄに遷移させる。状態ｃから状態ｄに遷移すると、図１８で示すように、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６がそれぞれオンして導通状態になる。状態ｄでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオンし、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフしている。
【００７３】
このため、各フライバックコンデンサＦＣ１及びＦＣ２の低電位側が入力端ＣＰＩＮに接続される。このことから、各フライバックコンデンサＦＣ１及びＦＣ２の高電位側の電圧は、それぞれ電圧Ｖｏの２倍の電圧になる。該電圧でキャッチアップコンデンサＣ１は充電され、キャッチアップコンデンサＣ１の電圧も電圧Ｖｏの２倍の電圧まで上昇する。
【００７４】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６をそれぞれハイレベルに立ち上げて、図１４の状態ｅに遷移させる。状態ｄから状態ｅに遷移すると、図１９で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態になる。状態ｅでは、すべてのスイッチ素子はオフし、フライバックコンデンサＦＣ１及びＦＣ２は、キャッチアップコンデンサＣ１に電荷を供給したため、それぞれ充電電圧が電圧Ｖｏよりも低下している。
【００７５】
また、制御回路部３３は、状態ｅに遷移してから所定時間ｔ７後に制御信号Ｓ４及びＳ７をそれぞれローレベルに立ち下げると共に制御信号Ｓ８及びＳ９をそれぞれハイレベルに立ち上げて、図１４の状態ａに遷移させる。状態ｅから状態ａに遷移すると、図１５で示すように、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオンして導通状態になる。
【００７６】
このように、第３動作モードでは、第３スイッチ素子ＳＷ３はオフして遮断状態のままであり、これに伴って第１０スイッチ素子ＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをソース側に接続した状態から変化することはない。なお、クロック信号ＣＬＫがローレベルに立ち下がってから、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をそれぞれオンさせるタイミングと、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をそれぞれオンさせるタイミングをずらしている理由は、第２動作モードの場合と同様である。
【００７７】
このように、本第１の実施の形態における電源供給回路は、定電圧回路２からの出力電圧Ｖｏを入力電圧とし、該電圧Ｖｏに対して、１倍昇圧を行う第１動作モード、１.５倍昇圧を行う第２動作モード及び２倍昇圧を行う第３動作モードの３モードの昇圧動作を行うチャージポンプ回路３を備え、該チャージポンプ回路３は、電源電圧ＶＤＤの電圧値に応じて第１動作モード、第２動作モード又は第３動作モードのいずれかの動作を行うようにした。このことから、電池のように電圧が次第に低下する直流電源を用いた場合においても、概略一定の電圧を負荷回路に出力することができ、広範囲な入力電圧に対してチャージポンプ回路からの出力電圧を安定させることができ、電力効率を高めることができる。
【００７８】
また、直列に接続されたフライバックコンデンサＦＣ１及びＦＣ２の高電圧側から入力端ＣＰＩＮに電流が逆流しないように、サブストレートゲートがドレインに接続された第４スイッチ素子ＳＷ４を設けると共に、キャッチアップコンデンサＣ１の高電圧側から、直列に接続されたフライバックコンデンサＦＣ１及びＦＣ２に電流が逆流しないように、サブストレートゲートがドレインに接続された第２スイッチ素子ＳＷ２を設けるようにした。このことから、ダイオードを使用することなくコンデンサの高電圧側から電流が逆流しないようにすることができ、ダイオードを使用した場合における該ダイオードの順方向電圧による電圧降下をなくすことができる。
【００７９】
また、フライバックコンデンサＦＣ１及びＦＣ２の直列回路を電圧Ｖｏで充電する場合、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８をオンさせた後、第３スイッチ素子ＳＷ３をオンさせるようにした。このことから、第３スイッチ素子ＳＷ３のゲートを駆動する制御回路部３３の出力回路を構成しているＮＭＯＳトランジスタのベース基板に無効電流が流れることを防止することができ、該ＮＭＯＳトランジスタの寄生トランジスタがオンしてラッチアップが発生することを防止できる。
【００８０】
また、フライバックコンデンサＦＣ１及びＦＣ２に充電された電圧を出力端ＣＰＯＵＴに出力する場合、切り換えスイッチＳＷ１０によって第３スイッチ素子ＳＷ３のサブストレートゲートをドレイン側に接続させた後、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をオンさせてから第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をオンさせるようにした。このことから、第３スイッチ素子ＳＷ３において、寄生ダイオードを介して無効電流が流れることを防止できると共に、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、ソース側の電圧がドレイン側の電圧よりも高くなるようにすることができ、サブストレートゲートを介して無効電流が流れることを防止できる。
【００８１】
【発明の効果】
上記の説明から明らかなように、本発明の電源供給回路によれば、チャージポンプ回路は、電源電圧の低下に応じて昇圧倍率を大きくし定電圧回路の出力電圧を昇圧するようにした。具体的には、電源電圧に応じてチャージポンプ回路の昇圧倍率を、入力電圧に対して、１倍、α倍又はβ倍のいずれかに選択するようにした。このことから、電池のように電圧が次第に低下する直流電源を使用した場合においても、ほぼ一定の電圧を負荷の電源として供給することができ、電力効率の向上を図ることができる。
【００８２】
また、電源電圧をそのまま出力するモードを備えた定電圧回路を、チャージポンプ回路の前段に設けたため、広範囲な電源電圧に対し、チャージポンプ回路からの出力電圧を安定させることができると共に、電力効率を更に向上させることができる。
【００８３】
また、従来使用されていた逆流防止用ダイオードの代わりに、スイッチ素子をなすＭＯＳトランジスタを使用したため、該ダイオードの順方向電圧によるロスを低減させることができ、電力効率を更に一層向上させることができる。
【００８４】
また、チャージポンプ回路の各スイッチ素子のスイッチングタイミングを細かく制御することにより、貫通電流や、定電圧回路への電流の逆流を防止することができる。
【００８５】
更に、ＭＯＳトランジスタのサブストレートゲートをドレイン側又はソース側のいずれかに適切に接続すると共に、切り換えスイッチによって、昇圧動作時にスイッチ素子のサブストレートゲートをドレイン側又はソース側のいずれかに適切に切り換えることにより、スイッチ素子の寄生ダイオードを通して流れる無効電流をなくすことができ、電力効率の向上を図ることができると共に、ＩＣの不具合を発生させるラッチアップを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における電源供給回路の例を示した回路図である。
【図２】 制御回路部３３によるチャージポンプ回路部３１の動作制御例を示したフローチャートである。
【図３】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図４】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図５】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図６】 第１動作モードにおけるチャージポンプ回路部３１の各スイッチ素子の状態を示した等価回路図である。
【図７】 第２動作モードにおける図１の各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートである。
【図８】 図７の状態ａに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図９】 図７の状態ｂに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１０】 図７の状態ｃに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１１】 図７の状態ｄに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１２】 図７の状態ｅに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１３】 図７の状態ｆに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１４】 第３動作モードにおける図１の各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートである。
【図１５】 図１４の状態ａに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１６】 図１４の状態ｂに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１７】 図１４の状態ｃに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１８】 図１４の状態ｄに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１９】 図１４の状態ｅに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【符号の説明】
１ 電源供給回路
２ 定電圧回路
３ チャージポンプ回路
１１ 負荷回路
３１ チャージポンプ回路部
３２ クロック信号発生回路部
３３ 制御回路部
３４ 電圧検出回路部
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
ＳＷ３ 第３スイッチ素子
ＳＷ４ 第４スイッチ素子
ＳＷ５ 第５スイッチ素子
ＳＷ６ 第６スイッチ素子
ＳＷ７ 第７スイッチ素子
ＳＷ８ 第８スイッチ素子
ＳＷ９ 第９スイッチ素子
ＳＷ１０，ＳＷ１１ 切り換えスイッチ
ＦＣ１，ＦＣ２ フライバックコンデンサ
Ｃ１ キャッチアップコンデンサ
【発明の属する技術分野】
本発明は、チャージポンプ回路を使用した電源供給回路に関し、特に、電源電圧より僅かに高い電圧を必要とする負荷に、高効率に電力供給することができる電源供給回路に関するものである。
【０００２】
【従来の技術】
電源電圧より高い電圧を必要とする場合は、電源回路として、主にインダクタンスを利用したＤＣ−ＤＣコンバータが使用されている。ＤＣ−ＤＣコンバータは、任意の電圧を発生させることができ、しかも消費電流の大きい負荷に効率よく電力を供給できるため、多くの用途に使用されている。しかし、ＤＣ−ＤＣコンバータは、トランスやコイル等の部品が必要なため、小型化を図ることが困難であり、ＤＣ−ＤＣコンバータのすべてを半導体集積回路に集積することができなかった。
【０００３】
そのため、比較的消費電流の小さい負荷に電源を供給する場合には、小型化が可能で高効率なチャージポンプ回路が電源回路に使用されていた。しかし、チャージポンプ回路は、直流電源からの電源電圧で充電したコンデンサの電圧を加算して昇圧するため、出力電圧が電源電圧の整数倍の電圧しか得られず、電源電圧と負荷が必要とする電圧の関係によっては、負荷に必要以上の電圧が供給されて負荷の電力消費が大きくなり、著しく効率を低下させる場合があった。
【０００４】
そこで、特開２００１−１６９５３７号公報では、このようなチャージポンプ回路の欠点である、電源電圧の整数倍の出力電圧しか得られない点を改善したチャージポンプ回路が開示されている。特開２００１−１６９５３７号公報では、電源に一番近いコンデンサに同容量の物を２個使用し、該２個のコンデンサを直列に接続して電源電圧で充電することにより、該各コンデンサは電源電圧の１／２の電圧に充電される。
【０００５】
このように充電された２個のコンデンサを並列に接続して得られる電圧を、電源電圧と同じ電圧に充電されている他のコンデンサの電圧又は電源電圧に加算することで、電源電圧の（Ｎ＋０.５）倍の電圧を得るようにしている。なお、Ｎは、Ｎ＞０の整数である。更に、特開２００１−１６９５３７号公報では、電源に一番近いコンデンサを４個にして、前記と同様に４個を並列に接続したものを電圧加算することで、電源電圧の１／４ステップごとに出力電圧を設定できる回路が開示されている。
【０００６】
【発明が解決しようとする課題】
しかし、特開２００１−１６９５３７号公報では、出力電圧が電源電圧の１／４ステップという細かさで昇圧できるようになったが、昇圧倍率を電源電圧に対して変更することができない。このため、例えば電源電圧が大きく変動するよう場合は、最低電源電圧に対して昇圧倍率を設定しなければならず、最高電源電圧時では効率が悪いという問題が考えられる。また、特開２００１−１６９５３７号公報では、高電圧側からの逆流防止にはダイオードを使用しているため、ダイオードの順方向電圧によるロスが発生するという問題が考えられる。
【０００７】
更に、フライバックコンデンサを直列に接続しているスイッチ素子に、バックゲートをソースに接続したＮチャネル形ＭＯＳトランジスタを使用している。このため、これらの回路をＩＣ化した場合に、チャージポンプ回路による昇圧動作の途中で、前記Ｎチャネル形ＭＯＳトランジスタのソース電圧がドレイン電圧より高くなると、Ｎチャネル形ＭＯＳトランジスタの寄生ダイオードに順方向電流が流れる。この結果、電源電圧と接地電圧との間に無効電流が流れ、最悪の場合、ラッチアップ現象を起こしてＩＣが発熱し、ＩＣに不具合が発生する可能性があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、直流電源が電池である場合のように、使用するにしたがって電源電圧が次第に低下するようなときにおいても、ほぼ一定の出力電圧が得られ、逆流防止用のダイオードの順方向電圧によるロスをなくし、ＩＣ化を行ってもＭＯＳトランジスタの寄生ダイオードによる無効電流の発生を防止できると共にラッチアップの発生を防止することができる、チャージポンプ回路を使用した高効率の電源供給回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る電源供給回路は、直流電源から供給される電源電圧から所定の定電圧Ｖａを生成して出力する定電圧回路と、
該電源電圧の電圧検出を行い該電源電圧値の低下に応じて昇圧倍率を大きくして前記定電圧回路の出力電圧を昇圧する、前記電源電圧値に応じた倍率で前記定電圧回路の出力電圧を昇圧して負荷の電源として供給するチャージポンプ回路と、
を備え、
前記チャージポンプ回路は、
前記定電圧回路の出力電圧で充電される２つの第１のコンデンサと、
対応する該第１のコンデンサにおける充電時の低電圧側、及び前記定電圧回路の出力電圧が入力される入力端をそれぞれ接続する各第１のスイッチ素子と、
対応する前記第１のコンデンサにおける充電時の高電圧側、及び前記負荷に対して電圧を出力する出力端をそれぞれ接続する各第２のスイッチ素子と、
前記各第１のコンデンサを直列に接続する第３のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の一端を前記定電圧回路の出力電圧が入力される入力端に接続する第４のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の他端を前記直流電源の負側電源電圧に接続する第５のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の高圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該高圧側を前記定電圧回路の出力電圧が入力される入力端に接続する第６のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の低圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該低圧側を前記直流電源の負側電源電圧に接続する第７のスイッチ素子と、
前記各第１のコンデンサを充電して得られる電圧で充電される第２のコンデンサと、
前記電源電圧の検出を行い、該検出した電圧値を示す信号を出力する電圧検出回路部と、
該電圧検出回路部からの信号に応じて、所定のクロック信号を基に前記第１から第７の各スイッチ素子のスイッチング制御をそれぞれ行うと共に、前記定電圧回路の動作制御を行う制御回路部と、
を備えるものである。
【００１６】
一方、前記チャージポンプ回路は、前記定電圧回路の出力電圧で充電される２つの第１のコンデンサと、対応する該第１のコンデンサにおける充電時の低電圧側、及び前記定電圧回路の出力電圧が入力される入力端をそれぞれ接続する各第１のスイッチ素子と、対応する該第１のコンデンサにおける充電時の高電圧側、及び前記負荷に対して電圧を出力する出力端をそれぞれ接続する各第２のスイッチ素子と、前記各第１のコンデンサを直列に接続する第３のスイッチ素子と、前記各第１のコンデンサと該第３のスイッチ素子との直列回路の一端を前記定電圧回路の出力電圧が入力される入力端に接続する第４のスイッチ素子と、前記各第１のコンデンサと該第３のスイッチ素子との直列回路の他端を前記直流電源の負側電源電圧に接続する第５のスイッチ素子と、前記各第１のコンデンサにおける、充電時の高圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該高圧側を前記定電圧回路の出力電圧が入力される入力端に接続する第６のスイッチ素子と、前記各第１のコンデンサにおける、充電時の低圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該低圧側を前記直流電源の負側電源電圧に接続する第７のスイッチ素子と、前記各第１のコンデンサを充電して得られる電圧で充電される第２のコンデンサと、前記電源電圧の検出を行い、該検出した電圧値を示す信号を出力する電圧検出回路部と、該電圧検出回路部からの信号に応じて、所定のクロック信号を基に前記第１から第７の各スイッチ素子のスイッチング制御をそれぞれ行うと共に、前記定電圧回路の動作制御を行う制御回路部とを備えるようにした。
【００１７】
この場合、前記制御回路部は、前記定電圧回路の出力電圧を昇圧させて出力する場合、該定電圧回路の出力電圧が入力される入力端と前記第２のコンデンサとの間に直列に接続された前記各スイッチ素子が同時にオンしないように各スイッチ素子のスイッチング制御を行うようにしてもよい。
【００１８】
また、前記制御回路部は、前記定電圧回路の出力電圧が入力される入力端と、前記直流電源の負側電源電圧との間に直列に接続された各スイッチ素子が同時にオンしないように前記各スイッチ素子のスイッチング制御を行うようにしてもよい。
【００１９】
また、前記第３及び第６の各スイッチ素子は、それぞれＭＯＳトランジスタからなり、対応する該ＭＯＳトランジスタのサブストレートゲートを該ＭＯＳトランジスタのドレイン又はソースのいずれかに切り換えて接続する第１及び第２の各切り換えスイッチを備え、前記制御回路部は、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より大きい場合はサブストレートゲートを該ソース側に、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より小さい場合はサブストレートゲートを該ドレイン側に接続するように、前記第１及び第２の各切り換えスイッチの切り換え制御をそれぞれ行うようにした。
【００２０】
具体的には、前記各第２のスイッチ素子は、第２のコンデンサから対応する第１のコンデンサに流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなると共に、前記第４のスイッチ素子は、第１のコンデンサから、前記定電圧回路の出力電圧が入力される入力端に流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなるようにした。
【００２１】
また、前記制御回路部は、各第１のコンデンサを前記定電圧回路の出力電圧で充電する場合、前記第４及び第５の各スイッチ素子をオンさせて導通状態にした後、前記第３のスイッチ素子をオンさせて導通状態にするようにしてもよい。
【００２２】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給回路の例を示した回路図である。なお、図１では、３種類の倍率で昇圧を行うことができる３モードのチャージポンプ回路を例にして示している。
図１における電源供給回路１は、電池等の直流電源（図示せず）から入力された電源電圧ＶＤＤから所定の定電圧Ｖａを生成して出力電圧Ｖｏとして出力する定電圧回路２と、該定電圧回路２から入力端ＣＰＩＮに入力された電圧Ｖｏを昇圧して出力端ＣＰＯＵＴから出力するチャージポンプ回路３とで構成されている。チャージポンプ回路３の出力端ＣＰＯＵＴには、負荷回路１１が接続されている。
【００２３】
定電圧回路２は、ゲート電圧に応じて出力端から出力される電流を制御するＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ２１と、ゲートに入力される制御信号に応じて該出力制御用トランジスタ２１のゲート電圧を制御するＮチャネル形ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２２と、該出力制御用トランジスタ２１の動作制御を行う誤差増幅器２３とを備えている。
【００２４】
更に、定電圧回路２は、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路２４と、出力電圧Ｖｏを分圧する抵抗２５及び抵抗２６の直列回路と、コンデンサ２７とを備えている。誤差増幅器２３は、出力電圧Ｖｏが抵抗２５と抵抗２６で分圧された電圧の基準電圧Ｖｒに対する誤差を増幅し出力して出力制御用トランジスタ２１の動作制御を行う。出力制御用トランジスタ２１のドレイン電圧はコンデンサ２７で安定化され、出力端から定電圧Ｖａの出力電圧Ｖｏが出力される。
【００２５】
チャージポンプ回路３は、定電圧回路２から入力された電圧Ｖｏを１倍、１.５倍又は２倍に昇圧して出力する３モードのチャージポンプ回路部３１と、所定の周波数（１００ｋＨｚ〜１ＭＨｚ）のクロック信号ＣＬＫを生成して出力するクロック信号発生回路部３２と、該クロック信号発生回路部３２から入力されたクロック信号ＣＬＫを基にしてチャージポンプ回路部３１の昇圧動作の制御を行う制御回路部３３とを備えている。更に、チャージポンプ回路３は、電源電圧ＶＤＤの検出を行い、該検出結果を制御回路部３３に出力する電圧検出回路部３４を備えている。なお、前記１.５倍はα倍を、前記２倍はβ倍をそれぞれなしている。
【００２６】
チャージポンプ回路部３１は、同じ容量の２個のコンデンサ（以下、フライバックコンデンサと呼ぶ）ＦＣ１，ＦＣ２と、チャージポンプ回路部３１の出力電圧を安定化させるコンデンサ（以下、キャッチアップコンデンサと呼ぶ）Ｃ１と、ＰＭＯＳトランジスタからなる第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第５スイッチ素子ＳＷ５、第６スイッチ素子ＳＷ６及び第７スイッチ素子ＳＷ７とを備えている。更に、チャージポンプ回路部３１は、ＮＭＯＳトランジスタからなる第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９と、入力された制御信号に応じて切り換わる切り換えスイッチＳＷ１０及びＳＷ１１とを備えている。
【００２７】
なお、第１スイッチ素子ＳＷ１と第６スイッチ素子ＳＷ６はそれぞれ第１のスイッチ素子をなし、第２スイッチ素子ＳＷ２と第５スイッチ素子ＳＷ５はそれぞれ第２のスイッチ素子をなし、第３スイッチ素子ＳＷ３は第３のスイッチ素子をなす。また、第４スイッチ素子ＳＷ４は第４のスイッチ素子を、第７スイッチ素子ＳＷ７は第６のスイッチ素子を、第８スイッチ素子ＳＷ８は第５のスイッチ素子を、第９スイッチ素子ＳＷ９は第７のスイッチ素子をそれぞれなしている。また、切り換えスイッチＳＷ１０は第１の切り換えスイッチを、切り換えスイッチＳＷ１１は第２の切り換えスイッチをそれぞれなし、フライバックコンデンサＦＣ１及びＦＣ２はそれぞれ第１のコンデンサを、キャッチアップコンデンサＣ１は第２のコンデンサをそれぞれなす。
【００２８】
第１スイッチ素子から第９スイッチ素子ＳＷ１〜ＳＷ９の各ゲートには、制御回路部３３からの制御信号Ｓ１〜Ｓ９が対応して入力されている。また、切り換えスイッチＳＷ１０及びＳＷ１１には、制御回路部３３からの制御信号Ｓ１０及びＳ１１が対応して入力されている。また、定電圧回路２におけるＮＭＯＳトランジスタ２２のゲート及び誤差増幅器２３のイネーブル信号入力端には、制御回路部３３からの制御信号Ｓ０がそれぞれ入力されている。
【００２９】
チャージポンプ回路部３１は、制御回路部３３から入力される制御信号Ｓ０〜Ｓ１１に応じて、入力された電圧Ｖｏを１倍、１.５倍又は２倍のいずれかに昇圧して出力端ＣＰＯＵＴから出力する。なお、チャージポンプ回路３において、入力された電圧Ｖｏに対して、１倍に昇圧する、すなわち定電圧回路２の出力電圧をそのまま出力する動作を第１動作モードとし、１.５倍に昇圧する動作を第２動作モードとし、２倍に昇圧する動作を第３動作モードとする。
【００３０】
チャージポンプ回路部３１において、定電圧回路２の出力電圧Ｖｏが入力される入力端ＣＰＩＮと負側電源電圧をなす接地電圧との間には、第４スイッチ素子ＳＷ４、フライバックコンデンサＦＣ１、第３スイッチ素子ＳＷ３、フライバックコンデンサＦＣ２及び第８スイッチ素子ＳＷ８が直列に接続されている。ここで、第４スイッチ素子ＳＷ４とフライバックコンデンサＦＣ１との接続部をＰ１とし、フライバックコンデンサＦＣ１と第３スイッチ素子ＳＷ３との接続部をＰ２とする。更に、第３スイッチ素子ＳＷ３とフライバックコンデンサＦＣ２との接続部をＰ３とし、フライバックコンデンサＦＣ２と第８スイッチ素子ＳＷ８との接続部をＰ４とする。
【００３１】
入力端ＣＰＩＮと接続部Ｐ２との間には第１スイッチ素子ＳＷ１が、入力端ＣＰＩＮと接続部Ｐ３との間には第７スイッチ素子ＳＷ７が、入力端ＣＰＩＮと接続部Ｐ４との間には第６スイッチ素子ＳＷ６がそれぞれ接続されている。また、接続部Ｐ１と出力端ＣＰＯＵＴとの間には第２スイッチ素子ＳＷ２が、接続部Ｐ３と出力端ＣＰＯＵＴとの間には第５スイッチ素子ＳＷ５がそれぞれ接続され、接続部Ｐ２と接地電圧との間には第９スイッチ素子ＳＷ９が接続されている。
【００３２】
切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３に対応して設けられており、入力される制御信号Ｓ１０に応じて第３スイッチ素子ＳＷ３のサブストレートゲート（バックゲート）に対するソース又はドレインへの接続の切り換えを行う。同様に、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７に対応して設けられており、入力される制御信号Ｓ１１に応じて第７スイッチ素子ＳＷ７のサブストレートゲートに対するソース又はドレインへの接続の切り換えを行う。
【００３３】
出力端ＣＰＯＵＴには、接地電圧との間にキャッチアップコンデンサＣ１と負荷回路１１が並列に接続されている。負荷回路１１は、例えばＬＥＤ１２、定電流回路１３及び抵抗１４の直列回路で形成されている。なお、図１では、負荷回路１１として１つのＬＥＤ１２を有する場合を例にして示したが、複数のＬＥＤを有する場合においても同様であり、この場合、図１において、出力端ＣＰＯＵＴと接地電圧との間に、複数の負荷回路１１が並列に接続される。
【００３４】
また、図１において、定電圧回路２における出力制御用トランジスタ２１、ＮＭＯＳトランジスタ２２、誤差増幅器２３、基準電圧発生回路２４及び抵抗２５，２６、並びにチャージポンプ回路３におけるクロック信号発生回路部３２、制御回路部３３、電圧検出回路部３４及びチャージポンプ回路部３１の各スイッチ素子ＳＷ１〜ＳＷ１１を１つのＩＣに集積するようにしてもよく、更に負荷回路１１の定電流回路１３も含めて１つのＩＣに集積するようにしてもよい。これらのように集積する場合、切り換えスイッチＳＷ１０及びＳＷ１１は、機械的な接点を有するスイッチではなく、電子回路で構成されたスイッチをなす。
【００３５】
ここで、制御回路部３３によるチャージポンプ回路部３１の動作制御例について、図２のフローチャートを用いて説明する。
図２において、制御回路部３３は、まず最初に、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ１、例えば４.０Ｖを超えているか否かを調べ（ステップＳＴ１）、４.０Ｖを超えている場合（ＹＥＳ）は、制御信号Ｓ０をハイレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオンさせると共に誤差増幅器２３の動作を停止させ、定電圧回路２から出力電圧Ｖｏとして電源電圧ＶＤＤが出力されるようにすると同時に、チャージポンプ回路部３１に対して第１動作モードで動作させた（ステップＳＴ２）後、ステップＳＴ１に戻る。
【００３６】
ステップＳＴ１で、４.０Ｖ以下である場合（ＮＯ）、制御回路部３３は、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ１よりも小さい所定値Ｖ２、例えば３.２Ｖを超えているか否かを調べる（ステップＳＴ３）。ステップＳＴ３で、３.２Ｖを超えている場合（ＹＥＳ）、制御回路部３３は、制御信号Ｓ０をローレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオフさせると共に誤差増幅器２３を作動させると同時に、チャージポンプ回路部３１に対して第２動作モードで動作させ（ステップＳＴ４）、電圧検出回路部３４で検出された電源電圧ＶＤＤが４.１Ｖを超えているか否かを調べる（ステップＳＴ５）。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ３に戻る。
【００３７】
次に、ステップＳＴ３で、３.２Ｖ以下である場合（ＮＯ）、制御回路部３３は、制御信号Ｓ０をローレベルにして定電圧回路２におけるＮＭＯＳトランジスタ２２をオフさせると共に誤差増幅器２３を作動させると同時に、チャージポンプ回路部３１に対して第３動作モードで動作させ（ステップＳＴ６）、この後、電圧検出回路部３４で検出された電源電圧ＶＤＤが３.３Ｖを超えているか否かを調べる（ステップＳＴ７）。ステップＳＴ７で、３.３Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ４に進み、３.３Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。このようにして、制御回路部３３は、チャージポンプ回路部３１に対して、電圧検出回路部３４からの検出結果に応じて３モードでの動作を行わせる。
【００３８】
次に、図２では、電圧検出回路部３４からの検出結果に応じて、制御回路部３３がチャージポンプ回路部３１に対して３モードでの動作を行わせる場合について説明したが、制御回路部３３は、電圧検出回路部３４からの検出結果に応じて２モードでの動作を行わせるようにしてもよく、このようにした場合の、制御回路部３３によるチャージポンプ回路部３１の動作制御例について、図３のフローチャートを用いて説明する。なお、図３では、第１動作モードと第３動作モードの２モードでの動作を行わせる場合を示し、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
【００３９】
図３において、制御回路部３３は、まず最初に図２のステップＳＴ１の処理を行い、ステップＳＴ１で４.０Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ２の動作を行った後、ステップＳＴ１に戻る。また、制御回路部３３は、ステップＳＴ１で４.０Ｖを超えていない場合（ＮＯ）は、図２のステップＳＴ６の動作を行った後、図２のステップＳＴ５の処理を行う。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。
【００４０】
次に、図４は、第１動作モードと第２動作モードの２モードでの動作を行わせる場合の制御回路部３３の動作例を示し、図４では、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
図４において、制御回路部３３は、まず最初に図２のステップＳＴ１の処理を行い、ステップＳＴ１で４.０Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ２の動作を行った後、ステップＳＴ１に戻る。また、制御回路部３３は、ステップＳＴ１で４.０Ｖ以下である場合（ＮＯ）は、図２のステップＳＴ４の動作を行った後、図２のステップＳＴ５の処理を行う。ステップＳＴ５で、４.１Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ２に進み、４.１Ｖ以下である場合（ＮＯ）は、ステップＳＴ４に戻る。
【００４１】
図５は、第２動作モードと第３動作モードの２モードでの動作を行わせる場合の制御回路部３３の動作例を示し、図５では、図２と同じ処理を行うフローは同じ符号で示し、ここではその説明を省略する。
図５において、制御回路部３３は、まず最初に、電圧検出回路部３４で検出された電源電圧ＶＤＤが所定値Ｖ３、例えば３.５Ｖを超えているか否かを調べ（ステップＳＴ１１）、３.５Ｖを超えている場合（ＹＥＳ）は、図２のステップＳＴ４の動作を行った後、ステップＳＴ１１に戻る。
【００４２】
また、制御回路部３３は、ステップＳＴ１１で３.５Ｖ以下である場合（ＮＯ）は、図２のステップＳＴ６の動作を行った後、電圧検出回路部３４で検出された電源電圧ＶＤＤが３.７Ｖを超えているか否かを調べる（ステップＳＴ１２）。ステップＳＴ１２で、３.７Ｖを超えている場合（ＹＥＳ）は、ステップＳＴ４に進み、３.７Ｖ以下である場合（ＮＯ）は、ステップＳＴ６に戻る。
【００４３】
次に、各動作モードでの制御回路部３３及びチャージポンプ回路部３１の動作についてもう少し詳細に説明する。
図６は、第１動作モードにおけるチャージポンプ回路部３１の各スイッチ素子の状態を示した等価回路図である。図６を用いて、チャージポンプ回路３における第１動作モードの動作について説明する。
【００４４】
図６から分かるように、第１動作モードでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第５スイッチ素子ＳＷ５及び第７スイッチ素子ＳＷ７がそれぞれオンして導通状態になり、第６スイッチ素子ＳＷ６、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態になっている。更に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをソースに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７のサブストレートゲートをソースに接続している。
【００４５】
このように、第１動作モードでは、定電圧回路２の出力電圧Ｖｏがそのままチャージポンプ回路３の出力端ＣＰＯＵＴから出力される。第３スイッチ素子ＳＷ３と第７スイッチ素子ＳＷ７において、ソース−ドレイン間の電圧差はそれぞれ０Ｖであるから、各サブストレートゲートの接続はドレイン側又はソース側のどちらでもよいが、電流が流れている方向がソースからドレインに流れているため、図６では各サブストレートゲートをそれぞれソースに接続している。
【００４６】
次に、第２動作モードについて説明する。図７は、第２動作モードにおける各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートであり、図８〜図１３は、図７の各制御信号の状態に対するチャージポンプ回路部３１の動作例を示した等価回路図である。図７〜図１３を用いて、チャージポンプ回路３における第２動作モードの動作について説明する。
制御回路部３３は、クロック信号ＣＬＫがハイ（Ｈｉｇｈ）レベルである状態ａでは、制御信号Ｓ１，Ｓ２，Ｓ５〜Ｓ８，Ｓ１０，Ｓ１１をそれぞれハイレベルにし、制御信号Ｓ３，Ｓ４，Ｓ９をそれぞれロー（Ｌｏｗ）レベルにしている。
【００４７】
このような状態ａでは、図８で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５、第６スイッチ素子ＳＷ６、第７スイッチ素子ＳＷ７及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態であり、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンして導通状態である。更に、切り換えスイッチＳＷ１０及びＳＷ１１は、対応する第３スイッチ素子ＳＷ３及び第７スイッチ素子ＳＷ７においてサブストレートゲートをソースにそれぞれ接続している。状態ａでは、直列に接続された各フライバックコンデンサＦＣ１及びＦＣ２が入力された電圧Ｖｏで充電されるため、各フライバックコンデンサＦＣ１及びＦＣ２は電圧Ｖｏの１／２の電圧にそれぞれ充電される。
【００４８】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ３及びＳ４をハイレベルに立ち上げると共に制御信号Ｓ８及びＳ１０をローレベルに立ち下げて、図７の状態ｂに遷移させる。状態ａから状態ｂに遷移すると、図９で示すように、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオフして遮断状態になる。同時に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをドレインに接続する。状態ｂでは、すべてのスイッチ素子はオフして遮断状態になることから、フライバックコンデンサＦＣ１及びＦＣ２は、それぞれ電圧Ｖｏの１／２の電圧に充電されたままである。
【００４９】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がってから、所定時間ｔ１後に制御信号Ｓ２、Ｓ５及びＳ１１をそれぞれローレベルに立ち下げて、図７の状態ｃに遷移させる。状態ｂから状態ｃに遷移すると、図１０で示すように、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンして導通状態になる。状態ｃでは、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンし、他のスイッチ素子はそれぞれオフとなり、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側がそれぞれ出力端ＣＰＯＵＴに接続される。
【００５０】
このとき、キャッチアップコンデンサＣ１の電圧が電圧Ｖｏよりも大きい場合、第４スイッチ素子ＳＷ４のドレイン電圧はソース電圧よりも大きくなるが、第４スイッチ素子ＳＷ４のサブストレートゲートはドレイン側に接続されているため、第４スイッチ素子ＳＷ４の寄生ダイオードを介して電流が流れることはない。同様に、第７スイッチ素子ＳＷ７のドレイン電圧はソース電圧よりも大きくなるが、第７スイッチ素子ＳＷ７のサブストレートゲートは切り換えスイッチＳＷ１１によってドレイン側に接続されているため、第７スイッチ素子ＳＷ７の寄生ダイオードを介して電流が流れることはない。
【００５１】
また、第３スイッチ素子ＳＷ３において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧はキャッチアップコンデンサＣ１の電圧よりもＶｏ／２低下した電圧になる。このため、第３スイッチ素子ＳＷ３において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第３スイッチ素子ＳＷ３のサブストレートゲートをドレイン側に接続しているため、第３スイッチ素子ＳＷ３の寄生ダイオードを介して電流が流れることはない。
【００５２】
次に、制御回路部３３は、状態ｃに遷移してから所定時間ｔ２後に制御信号Ｓ１及びＳ６をそれぞれローレベルに立ち下げて、図７の状態ｄに遷移させる。状態ｃから状態ｄに遷移すると、図１１で示すように、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６がそれぞれオンして導通状態になる。状態ｄでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオンし、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフしている。
【００５３】
このため、各フライバックコンデンサＦＣ１及びＦＣ２の低電位側が入力端ＣＰＩＮに接続される。このことから、各フライバックコンデンサＦＣ１及びＦＣ２の高電位側の電圧は、それぞれ電圧Ｖｏの１.５倍の電圧になる。該電圧でキャッチアップコンデンサＣ１は充電され、キャッチアップコンデンサＣ１の電圧も電圧Ｖｏの１.５倍の電圧まで上昇する。
【００５４】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６をハイレベルに立ち上げて、図７の状態ｅに遷移させる。状態ｄから状態ｅに遷移すると、図１２で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態になる。状態ｅでは、すべてのスイッチ素子はオフし、フライバックコンデンサＦＣ１及びＦＣ２は、キャッチアップコンデンサＣ１に電荷を供給したため、充電電圧が電圧Ｖｏ／２よりも低下している。
【００５５】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がってから、所定時間ｔ３後に制御信号Ｓ４をローレベルに立ち下げると共に制御信号Ｓ８，Ｓ１０，Ｓ１１をそれぞれハイレベルに立ち上げて、図７の状態ｆに遷移させる。状態ｅから状態ｆに遷移すると、図１３で示すように、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンして導通状態になる。また、切り換えスイッチＳＷ１０及びＳＷ１１は、対応する第３スイッチ素子ＳＷ３及び第７スイッチ素子ＳＷ７の各サブストレートゲートをそれぞれソース側に接続する。
【００５６】
状態ｆでは、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がそれぞれオンすることで、フライバックコンデンサＦＣ１の高電圧側は電圧Ｖｏと同電圧になるため、逆にフライバックコンデンサＦＣ１の低電圧側はＶｏ／２よりも少し高い電圧になる。また、フライバックコンデンサＦＣ２は、低電圧側は接地電圧になるため、逆に高電圧側はＶｏ／２よりも少し低い電圧になる。このことから、第３スイッチ素子ＳＷ３のソース電圧はドレイン電圧より高くなる。このため、第３スイッチ素子ＳＷ３のサブストレートゲートは、対応する切り換えスイッチＳＷ１０によってドレイン側からソース側に切り換えて接続され、第３スイッチ素子ＳＷ３の寄生ダイオードによる無効電流の発生を防止すると同時に、サブストレートゲートをベースとする寄生トランジスタを介して流れる無効電流の発生を防止する。
【００５７】
同様に、第７スイッチ素子ＳＷ７のソース電圧はドレイン電圧より高くなる。このため、第７スイッチ素子ＳＷ７のサブストレートゲートは、対応する切り換えスイッチＳＷ１１によってドレイン側からソース側に切り換えて接続され、第７スイッチ素子ＳＷ７の寄生ダイオードによる無効電流の発生を防止すると同時に、サブストレートゲートをベースとする寄生トランジスタを介して流れる無効電流の発生を防止する。
【００５８】
また、制御回路部３３は、状態ｆに遷移してから所定時間ｔ４後に制御信号Ｓ３をローレベルに立ち下げて、図７の状態ａに遷移させる。状態ｆから状態ａに遷移すると、図８で示すように、第３スイッチ素子ＳＷ３がオンして導通状態になる。このように、第２動作モードでは、第７スイッチ素子ＳＷ７及び第９スイッチ素子ＳＷ９は、それぞれ使用されることはなく、オフして遮断状態のままである。
【００５９】
ここで、クロック信号ＣＬＫがローレベルに立ち下がってから、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をそれぞれオンさせるタイミングと、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をそれぞれオンさせるタイミングをずらしている理由について説明する。
キャッチアップコンデンサＣ１の高電圧側の電圧は、通常、電圧Ｖｏよりも大きいことから、状態ａで各フライバックコンデンサＦＣ１及びＦＣ２を充電するときに、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５のドレイン電圧がソース電圧より大きくなる。
【００６０】
このため、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートをソース側に接続しておくと、ＭＯＳトランジスタの寄生ダイオードに順方向の電流が流れ、無効電流が発生する。そこで、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートをそれぞれドレイン側に接続して、フライバックコンデンサＦＣ１及びＦＣ２を充電するときには、ＭＯＳトランジスタの寄生ダイオードが逆方向になるようにすることで無効電流が流れることを防止している。
【００６１】
状態ｂから状態ｃに遷移する際に、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６が第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５よりも先にオンすると、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側の電圧が電圧Ｖｏの１.５倍の電圧に上昇する。すると、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、サブストレートゲートがそれぞれドレイン側に接続されていることから、ソース側の電圧がドレイン側の電圧よりも大きくなるためサブストレートゲートを介してそれぞれ無効電流が流れる。そこで、状態ｂから状態ｃに遷移する際に、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５を第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６よりも先にオンさせることで、このような無効電流の発生を防止することができる。
【００６２】
次に、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８がオンするタイミングと第３スイッチ素子ＳＷ３がオンするタイミングを、状態ｅから状態ｆに遷移するときと状態ｆから状態ａに遷移するときとでずらしている理由について説明する。
状態ｄでは、第３スイッチ素子ＳＷ３において、ゲート電圧はほぼ電圧Ｖｏであり、ドレイン電圧は電圧Ｖｏの約１.５倍の電圧になっているため、ゲート−ドレイン間の接合容量には、電圧Ｖｏの１／２の電圧で充電されており、極性はドレインを基準にするとゲート側がマイナスになる。このような状態は状態ｅでも同じである。
【００６３】
状態ｅから状態ｆに遷移するときに、第８スイッチ素子ＳＷ８と第３スイッチ素子ＳＷ３がオンするタイミングを同じにすると、第８スイッチ素子ＳＷ８がオンすることによって、フライバックコンデンサＦＣ２と第３スイッチ素子ＳＷ３のドレインとの接続部の電圧が電圧Ｖｏの約１／２に低下する。このため、第３スイッチ素子ＳＷ３において、ゲート−ドレイン間の接合容量に充電されている電荷の影響でゲート電圧が低下しようとする。
【００６４】
このとき、第３スイッチ素子ＳＷ３をオンさせるために、第３スイッチ素子ＳＷ３のゲートにハイレベルからローレベルに変化する制御信号Ｓ３を入力すると、前述したゲート−ドレイン間の接合容量に充電されている電荷の影響でオーバドライブとなり、第３スイッチ素子ＳＷ３のゲート電圧は瞬間的にマイナス電圧になる。
【００６５】
すると、第３スイッチ素子ＳＷ３のゲートを駆動する制御回路部３３の出力回路は、通常ＣＭＯＳ構成になっているため、出力回路を構成しているＮＭＯＳトランジスタのベース基板に無効電流が流れ、該ＮＭＯＳトランジスタの寄生トランジスタがオンしてラッチアップの発生要因となる。該ラッチアップの発生を防ぐために、制御回路部３３は、第８スイッチ素子ＳＷ８がオンしてから所定時間ｔ４が経過した後、第３スイッチ素子ＳＷ３をオンさせるようにする。
【００６６】
次に、第３動作モードについて説明する。図１４は、第３動作モードにおける各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートであり、図１５〜図１９は、図１４の各制御信号の状態に対するチャージポンプ回路部３１の動作例を示した等価回路図である。図１４〜図１９を用いて、チャージポンプ回路３における第３動作モードの動作について説明する。
制御回路部３３は、クロック信号ＣＬＫがハイレベルである状態ａでは、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ８，Ｓ９，Ｓ１１をそれぞれハイレベルにし、制御信号Ｓ３，Ｓ４，Ｓ７，Ｓ１０をそれぞれローレベルにしている。
【００６７】
このような状態ａでは、図１５で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態であり、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオンして導通状態である。更に、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３においてサブストレートゲートをドレインに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをソースに接続する。状態ａでは、２つのフライバックコンデンサＦＣ１及びＦＣ２は、それぞれ定電圧回路２の出力電圧Ｖｏで充電される。
【００６８】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ４及びＳ７をハイレベルに立ち上げると共に制御信号Ｓ８及びＳ１０をローレベルに立ち下げて、図１４の状態ｂに遷移させる。状態ａから状態ｂに遷移すると、図１６で示すように、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフして遮断状態になる。状態ｂでは、すべてのスイッチ素子はオフして遮断状態になり、切り換えスイッチＳＷ１０は、第３スイッチ素子ＳＷ３においてサブストレートゲートをドレインに接続し、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをソースに接続したままである。これらのことから、フライバックコンデンサＦＣ１及びＦＣ２は、それぞれ電圧Ｖｏに充電されたままである。
【００６９】
次に、制御回路部３３は、クロック信号ＣＬＫがローレベルに立ち下がってから、所定時間ｔ５後に制御信号Ｓ２、Ｓ５及びＳ１１をそれぞれローレベルに立ち下げて、図１４の状態ｃに遷移させる。状態ｂから状態ｃに遷移すると、図１７で示すように、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンして導通状態になると共に、切り換えスイッチＳＷ１１は、第７スイッチ素子ＳＷ７においてサブストレートゲートをドレインに接続する。状態ｃでは、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５がそれぞれオンし、他のスイッチ素子はそれぞれオフとなり、フライバックコンデンサＦＣ１及びＦＣ２の各高電位側がそれぞれ出力端ＣＰＯＵＴに接続される。
【００７０】
このとき、第３スイッチ素子ＳＷ３において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧はキャッチアップコンデンサＣ１の電圧よりも電圧Ｖｏ低下した電圧になる。このため、第３スイッチ素子ＳＷ３において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第３スイッチ素子ＳＷ３のサブストレートゲートがドレイン側に接続されているため、第３スイッチ素子ＳＷ３の寄生ダイオードを介して電流が流れることはない。
【００７１】
同様に、第７スイッチ素子ＳＷ７において、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧は電圧Ｖｏになる。このため、第７スイッチ素子ＳＷ７において、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷ１０によって、第７スイッチ素子ＳＷ７のサブストレートゲートがドレイン側に接続されることから、第７スイッチ素子ＳＷ７の寄生ダイオードを介して電流が流れることはない。
【００７２】
次に、制御回路部３３は、状態ｃに遷移してから所定時間ｔ６後に制御信号Ｓ１及びＳ６をそれぞれローレベルに立ち下げて、図１４の状態ｄに遷移させる。状態ｃから状態ｄに遷移すると、図１８で示すように、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６がそれぞれオンして導通状態になる。状態ｄでは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオンし、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオフしている。
【００７３】
このため、各フライバックコンデンサＦＣ１及びＦＣ２の低電位側が入力端ＣＰＩＮに接続される。このことから、各フライバックコンデンサＦＣ１及びＦＣ２の高電位側の電圧は、それぞれ電圧Ｖｏの２倍の電圧になる。該電圧でキャッチアップコンデンサＣ１は充電され、キャッチアップコンデンサＣ１の電圧も電圧Ｖｏの２倍の電圧まで上昇する。
【００７４】
次に、制御回路部３３は、クロック信号ＣＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６をそれぞれハイレベルに立ち上げて、図１４の状態ｅに遷移させる。状態ｄから状態ｅに遷移すると、図１９で示すように、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第５スイッチ素子ＳＷ５及び第６スイッチ素子ＳＷ６がそれぞれオフして遮断状態になる。状態ｅでは、すべてのスイッチ素子はオフし、フライバックコンデンサＦＣ１及びＦＣ２は、キャッチアップコンデンサＣ１に電荷を供給したため、それぞれ充電電圧が電圧Ｖｏよりも低下している。
【００７５】
また、制御回路部３３は、状態ｅに遷移してから所定時間ｔ７後に制御信号Ｓ４及びＳ７をそれぞれローレベルに立ち下げると共に制御信号Ｓ８及びＳ９をそれぞれハイレベルに立ち上げて、図１４の状態ａに遷移させる。状態ｅから状態ａに遷移すると、図１５で示すように、第４スイッチ素子ＳＷ４、第７スイッチ素子ＳＷ７、第８スイッチ素子ＳＷ８及び第９スイッチ素子ＳＷ９がそれぞれオンして導通状態になる。
【００７６】
このように、第３動作モードでは、第３スイッチ素子ＳＷ３はオフして遮断状態のままであり、これに伴って第１０スイッチ素子ＳＷ１０は、第３スイッチ素子ＳＷ３のサブストレートゲートをソース側に接続した状態から変化することはない。なお、クロック信号ＣＬＫがローレベルに立ち下がってから、第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をそれぞれオンさせるタイミングと、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をそれぞれオンさせるタイミングをずらしている理由は、第２動作モードの場合と同様である。
【００７７】
このように、本第１の実施の形態における電源供給回路は、定電圧回路２からの出力電圧Ｖｏを入力電圧とし、該電圧Ｖｏに対して、１倍昇圧を行う第１動作モード、１.５倍昇圧を行う第２動作モード及び２倍昇圧を行う第３動作モードの３モードの昇圧動作を行うチャージポンプ回路３を備え、該チャージポンプ回路３は、電源電圧ＶＤＤの電圧値に応じて第１動作モード、第２動作モード又は第３動作モードのいずれかの動作を行うようにした。このことから、電池のように電圧が次第に低下する直流電源を用いた場合においても、概略一定の電圧を負荷回路に出力することができ、広範囲な入力電圧に対してチャージポンプ回路からの出力電圧を安定させることができ、電力効率を高めることができる。
【００７８】
また、直列に接続されたフライバックコンデンサＦＣ１及びＦＣ２の高電圧側から入力端ＣＰＩＮに電流が逆流しないように、サブストレートゲートがドレインに接続された第４スイッチ素子ＳＷ４を設けると共に、キャッチアップコンデンサＣ１の高電圧側から、直列に接続されたフライバックコンデンサＦＣ１及びＦＣ２に電流が逆流しないように、サブストレートゲートがドレインに接続された第２スイッチ素子ＳＷ２を設けるようにした。このことから、ダイオードを使用することなくコンデンサの高電圧側から電流が逆流しないようにすることができ、ダイオードを使用した場合における該ダイオードの順方向電圧による電圧降下をなくすことができる。
【００７９】
また、フライバックコンデンサＦＣ１及びＦＣ２の直列回路を電圧Ｖｏで充電する場合、第４スイッチ素子ＳＷ４及び第８スイッチ素子ＳＷ８をオンさせた後、第３スイッチ素子ＳＷ３をオンさせるようにした。このことから、第３スイッチ素子ＳＷ３のゲートを駆動する制御回路部３３の出力回路を構成しているＮＭＯＳトランジスタのベース基板に無効電流が流れることを防止することができ、該ＮＭＯＳトランジスタの寄生トランジスタがオンしてラッチアップが発生することを防止できる。
【００８０】
また、フライバックコンデンサＦＣ１及びＦＣ２に充電された電圧を出力端ＣＰＯＵＴに出力する場合、切り換えスイッチＳＷ１０によって第３スイッチ素子ＳＷ３のサブストレートゲートをドレイン側に接続させた後、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５をオンさせてから第１スイッチ素子ＳＷ１及び第６スイッチ素子ＳＷ６をオンさせるようにした。このことから、第３スイッチ素子ＳＷ３において、寄生ダイオードを介して無効電流が流れることを防止できると共に、第２スイッチ素子ＳＷ２及び第５スイッチ素子ＳＷ５において、ソース側の電圧がドレイン側の電圧よりも高くなるようにすることができ、サブストレートゲートを介して無効電流が流れることを防止できる。
【００８１】
【発明の効果】
上記の説明から明らかなように、本発明の電源供給回路によれば、チャージポンプ回路は、電源電圧の低下に応じて昇圧倍率を大きくし定電圧回路の出力電圧を昇圧するようにした。具体的には、電源電圧に応じてチャージポンプ回路の昇圧倍率を、入力電圧に対して、１倍、α倍又はβ倍のいずれかに選択するようにした。このことから、電池のように電圧が次第に低下する直流電源を使用した場合においても、ほぼ一定の電圧を負荷の電源として供給することができ、電力効率の向上を図ることができる。
【００８２】
また、電源電圧をそのまま出力するモードを備えた定電圧回路を、チャージポンプ回路の前段に設けたため、広範囲な電源電圧に対し、チャージポンプ回路からの出力電圧を安定させることができると共に、電力効率を更に向上させることができる。
【００８３】
また、従来使用されていた逆流防止用ダイオードの代わりに、スイッチ素子をなすＭＯＳトランジスタを使用したため、該ダイオードの順方向電圧によるロスを低減させることができ、電力効率を更に一層向上させることができる。
【００８４】
また、チャージポンプ回路の各スイッチ素子のスイッチングタイミングを細かく制御することにより、貫通電流や、定電圧回路への電流の逆流を防止することができる。
【００８５】
更に、ＭＯＳトランジスタのサブストレートゲートをドレイン側又はソース側のいずれかに適切に接続すると共に、切り換えスイッチによって、昇圧動作時にスイッチ素子のサブストレートゲートをドレイン側又はソース側のいずれかに適切に切り換えることにより、スイッチ素子の寄生ダイオードを通して流れる無効電流をなくすことができ、電力効率の向上を図ることができると共に、ＩＣの不具合を発生させるラッチアップを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における電源供給回路の例を示した回路図である。
【図２】 制御回路部３３によるチャージポンプ回路部３１の動作制御例を示したフローチャートである。
【図３】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図４】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図５】 制御回路部３３によるチャージポンプ回路部３１の他の動作制御例を示したフローチャートである。
【図６】 第１動作モードにおけるチャージポンプ回路部３１の各スイッチ素子の状態を示した等価回路図である。
【図７】 第２動作モードにおける図１の各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートである。
【図８】 図７の状態ａに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図９】 図７の状態ｂに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１０】 図７の状態ｃに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１１】 図７の状態ｄに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１２】 図７の状態ｅに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１３】 図７の状態ｆに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１４】 第３動作モードにおける図１の各制御信号Ｓ１〜Ｓ１１の例を示したタイミングチャートである。
【図１５】 図１４の状態ａに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１６】 図１４の状態ｂに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１７】 図１４の状態ｃに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１８】 図１４の状態ｄに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【図１９】 図１４の状態ｅに対するチャージポンプ回路部３１の動作例を示した等価回路図である。
【符号の説明】
１ 電源供給回路
２ 定電圧回路
３ チャージポンプ回路
１１ 負荷回路
３１ チャージポンプ回路部
３２ クロック信号発生回路部
３３ 制御回路部
３４ 電圧検出回路部
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
ＳＷ３ 第３スイッチ素子
ＳＷ４ 第４スイッチ素子
ＳＷ５ 第５スイッチ素子
ＳＷ６ 第６スイッチ素子
ＳＷ７ 第７スイッチ素子
ＳＷ８ 第８スイッチ素子
ＳＷ９ 第９スイッチ素子
ＳＷ１０，ＳＷ１１ 切り換えスイッチ
ＦＣ１，ＦＣ２ フライバックコンデンサ
Ｃ１ キャッチアップコンデンサ
Claims (6)
- 直流電源から供給される電源電圧から所定の定電圧Ｖａを生成して出力する定電圧回路と、
該電源電圧の電圧検出を行い該電源電圧値の低下に応じて昇圧倍率を大きくして前記定電圧回路の出力電圧を昇圧する、前記電源電圧値に応じた倍率で前記定電圧回路の出力電圧を昇圧して負荷の電源として供給するチャージポンプ回路と、
を備え、
前記チャージポンプ回路は、
前記定電圧回路の出力電圧で充電される２つの第１のコンデンサと、
対応する該第１のコンデンサにおける充電時の低電圧側、及び前記定電圧回路の出力電圧が入力される入力端をそれぞれ接続する各第１のスイッチ素子と、
対応する前記第１のコンデンサにおける充電時の高電圧側、及び前記負荷に対して電圧を出力する出力端をそれぞれ接続する各第２のスイッチ素子と、
前記各第１のコンデンサを直列に接続する第３のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の一端を前記定電圧回路の出力電圧が入力される入力端に接続する第４のスイッチ素子と、
前記各第１のコンデンサと該第３のスイッチ素子との直列回路の他端を前記直流電源の負側電源電圧に接続する第５のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の高圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該高圧側を前記定電圧回路の出力電圧が入力される入力端に接続する第６のスイッチ素子と、
前記各第１のコンデンサにおける、充電時の低圧側が前記第３のスイッチ素子に接続される第１のコンデンサの該低圧側を前記直流電源の負側電源電圧に接続する第７のスイッチ素子と、
前記各第１のコンデンサを充電して得られる電圧で充電される第２のコンデンサと、
前記電源電圧の検出を行い、該検出した電圧値を示す信号を出力する電圧検出回路部と、
該電圧検出回路部からの信号に応じて、所定のクロック信号を基に前記第１から第７の各スイッチ素子のスイッチング制御をそれぞれ行うと共に、前記定電圧回路の動作制御を行う制御回路部と、
を備えることを特徴とする電源供給回路。 - 前記制御回路部は、前記定電圧回路の出力電圧を昇圧させて出力する場合、該定電圧回路の出力電圧が入力される入力端と前記第２のコンデンサとの間に直列に接続された前記各スイッチ素子が同時にオンしないように各スイッチ素子のスイッチング制御を行うことを特徴とする請求項１記載の電源供給回路。
- 前記制御回路部は、前記定電圧回路の出力電圧が入力される入力端と、前記直流電源の負側電源電圧との間に直列に接続された各スイッチ素子が同時にオンしないように前記各スイッチ素子のスイッチング制御を行うことを特徴とする請求項１又は２記載の電源供給回路。
- 前記第３及び第６の各スイッチ素子は、それぞれＭＯＳトランジスタからなり、対応する該ＭＯＳトランジスタのサブストレートゲートを該ＭＯＳトランジスタのドレイン又はソースのいずれかに切り換えて接続する第１及び第２の各切り換えスイッチを備え、前記制御回路部は、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より大きい場合はサブストレートゲートを該ソース側に、対応する該ＭＯＳトランジスタのソース電圧がドレイン電圧より小さい場合はサブストレートゲートを該ドレイン側に接続するように、前記第１及び第２の各切り換えスイッチの切り換え制御をそれぞれ行うことを特徴とする請求項１、２又は３記載の電源供給回路。
- 前記各第２のスイッチ素子は、第２のコンデンサから対応する第１のコンデンサに流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなると共に、前記第４のスイッチ素子は 、第１のコンデンサから、前記定電圧回路の出力電圧が入力される入力端に流れる電流を阻止する方向に寄生ダイオードが形成されるようにサブストレートゲートが接続されたＭＯＳトランジスタからなることを特徴とする請求項１、２、３又は４記載の電源供給回路。
- 前記制御回路部は、各第１のコンデンサを前記定電圧回路の出力電圧で充電する場合、前記第４及び第５の各スイッチ素子をオンさせて導通状態にした後、前記第３のスイッチ素子をオンさせて導通状態にすることを特徴とする請求項１、２、３、４又は５記載の電源供給回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152846A JP3870122B2 (ja) | 2002-05-27 | 2002-05-27 | 電源供給回路 |
| US10/414,153 US6853566B2 (en) | 2002-04-18 | 2003-04-16 | Charge pump circuit and power supply circuit |
| CN031368026A CN1452306B (zh) | 2002-04-18 | 2003-04-18 | 电荷泵电路 |
| US11/022,952 US7050315B2 (en) | 2002-04-18 | 2004-12-28 | Charge pump circuit and power supply circuit |
| US11/396,625 US7233508B2 (en) | 2002-04-18 | 2006-04-04 | Charge pump circuit and power supply circuit |
| US11/797,894 US7502239B2 (en) | 2002-04-18 | 2007-05-08 | Charge pump circuit and power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152846A JP3870122B2 (ja) | 2002-05-27 | 2002-05-27 | 電源供給回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006208354A Division JP2006320194A (ja) | 2006-07-31 | 2006-07-31 | 電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348821A JP2003348821A (ja) | 2003-12-05 |
| JP3870122B2 true JP3870122B2 (ja) | 2007-01-17 |
Family
ID=29770082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152846A Expired - Fee Related JP3870122B2 (ja) | 2002-04-18 | 2002-05-27 | 電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870122B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4286680B2 (ja) * | 2004-02-06 | 2009-07-01 | 本田技研工業株式会社 | Ｄｃ／ｄｃコンバータ、及びプログラム |
| JP4717458B2 (ja) * | 2004-03-30 | 2011-07-06 | ローム株式会社 | 電圧生成装置 |
| CN101061448A (zh) * | 2004-11-30 | 2007-10-24 | 罗姆股份有限公司 | 电压生成电路、恒流电路以及发光二极管驱动电路 |
| US7592856B2 (en) | 2004-12-03 | 2009-09-22 | Rohm Co., Ltd. | Charge pump circuit driver circuit having a plurality of oscillators |
| JP4600662B2 (ja) * | 2005-03-14 | 2010-12-15 | ミツミ電機株式会社 | チャージポンプ式ｌｅｄドライバおよびチャージポンプの昇圧率切換え方法 |
| DE102005012663B4 (de) * | 2005-03-18 | 2018-08-23 | Austriamicrosystems Ag | Anordnung mit einem Spannungskonverter zur Spannungsversorgung einer elektrischen Last und Verfahren zum Einstellen der Anordnung mit Spannungskonverter |
| DE102005012662B4 (de) * | 2005-03-18 | 2015-02-12 | Austriamicrosystems Ag | Anordnung mit Spannungskonverter zur Spannungsversorgung einer elektrischen Last und Verfahren zur Spannungsversorgung einer elektrischen Last |
| JP4613112B2 (ja) * | 2005-07-22 | 2011-01-12 | 富士フイルム株式会社 | レギュレータ回路 |
| JP4974520B2 (ja) * | 2005-12-08 | 2012-07-11 | ローム株式会社 | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| JP4994652B2 (ja) * | 2005-12-08 | 2012-08-08 | ローム株式会社 | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| US7884665B2 (en) | 2005-12-08 | 2011-02-08 | Rohm Co., Ltd. | Charge pump circuit, LCD driver IC, and electronic appliance |
| TW200744316A (en) | 2006-05-16 | 2007-12-01 | Richtek Techohnology Corp | Control circuit of switching mode of charge pump and the method thereof |
| JP4825584B2 (ja) | 2006-05-29 | 2011-11-30 | パナソニック株式会社 | チャージポンプ回路 |
| US8198756B2 (en) * | 2006-10-26 | 2012-06-12 | Nxp B.V. | Voltage-boosting stage |
| JP4996294B2 (ja) * | 2007-03-19 | 2012-08-08 | 株式会社リコー | 電源装置、該電源装置を用いたｌｅｄ装置および電子機器 |
| KR100909964B1 (ko) | 2007-05-14 | 2009-07-29 | 삼성전자주식회사 | 래치업을 방지하는 전압 발생기 |
| JP2009022093A (ja) | 2007-07-11 | 2009-01-29 | Ricoh Co Ltd | 多出力電源装置 |
| US8310218B2 (en) * | 2007-08-08 | 2012-11-13 | Advanced Analogic Technologies, Inc. | Time-multiplexed-capacitor DC/DC converter with multiple outputs |
| KR101344020B1 (ko) | 2007-11-30 | 2013-12-24 | 삼성전자주식회사 | 직류―직류 변환기 |
| JP4885155B2 (ja) * | 2008-01-31 | 2012-02-29 | 三菱電機株式会社 | Ｄｃ／ｄｃ電力変換装置 |
| JP5178232B2 (ja) * | 2008-02-20 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | 電源回路 |
| JP2010004691A (ja) * | 2008-06-23 | 2010-01-07 | Mitsumi Electric Co Ltd | フラッシュ用電源装置 |
| JP5377049B2 (ja) * | 2009-04-16 | 2013-12-25 | 矢崎総業株式会社 | 昇圧装置 |
| CN114362734B (zh) * | 2022-03-18 | 2022-07-22 | 成都市易冲半导体有限公司 | 耐极低负压功率信号开关的衬底电压动态选择方法及电路 |
-
2002
- 2002-05-27 JP JP2002152846A patent/JP3870122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003348821A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3870122B2 (ja) | 電源供給回路 | |
| US7233508B2 (en) | Charge pump circuit and power supply circuit | |
| US6445243B2 (en) | Charge-pump circuit and control method thereof | |
| US20110133821A1 (en) | Charge pump circuit | |
| US8344791B2 (en) | Charge pump circuits and methods | |
| US7046076B2 (en) | High efficiency, low cost, charge pump circuit | |
| US6917240B2 (en) | Reconfigurable topology for switching and charge pump negative polarity regulators | |
| JP3912417B2 (ja) | 駆動回路 | |
| US8836300B2 (en) | Step-down switching regulator | |
| US20070273430A1 (en) | Charge pump circuit | |
| JP2009131062A (ja) | 降圧型スイッチングレギュレータ | |
| KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
| US10447161B2 (en) | Inverting buck-boost power converter | |
| US6456513B2 (en) | Voltage conversion circuit and control circuit therefor | |
| US20090309650A1 (en) | Booster circuit | |
| JP2006320194A (ja) | 電源供給回路 | |
| TW578378B (en) | Charge pump and method for controlling the same | |
| US20230013485A1 (en) | Switching converter and controller circuit thereof | |
| JP3911188B2 (ja) | チャージポンプ回路 | |
| JP4718389B2 (ja) | 半導体装置 | |
| CN107317578B (zh) | 电压准位移位电路 | |
| JP2005278295A (ja) | 昇圧回路 | |
| JP4746205B2 (ja) | 昇圧回路及びこれを内蔵する半導体装置 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| JP2005045934A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |