JP2005045934A - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP2005045934A
JP2005045934A JP2003278320A JP2003278320A JP2005045934A JP 2005045934 A JP2005045934 A JP 2005045934A JP 2003278320 A JP2003278320 A JP 2003278320A JP 2003278320 A JP2003278320 A JP 2003278320A JP 2005045934 A JP2005045934 A JP 2005045934A
Authority
JP
Japan
Prior art keywords
mos transistor
channel mos
back gate
charging
discharging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003278320A
Other languages
English (en)
Inventor
Hirokazu Kawagoe
弘和 河越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2003278320A priority Critical patent/JP2005045934A/ja
Priority to US10/876,553 priority patent/US7084697B2/en
Publication of JP2005045934A publication Critical patent/JP2005045934A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018Special modifications or use of the back gate voltage of a FET

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 寄生トランジスタがオンしないチャージポンプ回路を提供する。
【解決手段】 昇圧コンデンサC1の充電動作時には、寄生トランジスタQ3のベース電位がそのエミッタ電位と同電位となるように、MOSトランジスタM5をオンにして、MOSトランジスタM3のバックゲートをそのソース(電源端子VDD側)に接続し、昇圧コンデンサC1の放電動作時には、寄生トランジスタQ4のベース電位がそのエミッタ電位と同電位となるように、MOSトランジスタM7をオンにして、MOSトランジスタM4のバックゲートをそのソース(昇圧コンデンサC1側)に接続するようにしたので、チャージポンプ回路20の昇圧動作時に寄生トランジスタQ3,Q4はオンしない。
【選択図】図1

Description

本発明はチャージポンプ回路に関し、特にチャージポンプ回路を構成する充電用および放電用の各PチャネルMOSトランジスタがP型半導体基板内またはP型半導体層内のN型ウェルをバックゲートとして形成されたチャージポンプ回路に関する。
この種のチャージポンプ回路(例えば、特許文献1を参照)は、充電用および放電用の各PチャネルMOSトランジスタに寄生トランジスタを有している。以下、特許文献1を参考にして従来のチャージポンプ回路10について、図4を参照して説明する。チャージポンプ回路10は、昇圧コンデンサC1、平滑コンデンサC2、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、PチャネルMOSトランジスタM3、PチャネルMOSトランジスタM4、電流制限抵抗R1および電流制限抵抗R2を有している。Q3はMOSトランジスタM3の寄生トランジスタである。Q4はMOSトランジスタM4の寄生トランジスタである。MOSトランジスタM1およびM2はドレイン同士で直列接続され、各ソースが電源端子VDDと接地端子Gndにそれぞれ接続されている。MOSトランジスタM3およびM4はM3のドレインとM4のソースで直列接続され、M3のソースとM4のドレインが電源端子VDDと出力端子Voutにそれぞれ接続されている。コンデンサC1の両端はMOSトランジスタM1およびM2の直列接続点とMOSトランジスタM3およびM4の直列接続点にそれぞれ接続されている。コンデンサC2の両端は出力端子Voutと接地端子Gndにそれぞれ接続されている。電流制限抵抗R1の両端はMOSトランジスタM3のバックゲートとドレインに接続されている。電流制限抵抗R2の両端はMOSトランジスタM4のバックゲートとドレインに接続されている。MOSトランジスタM1,M2,M4のゲートはクロック入力端子CLKに直結され、MOSトランジスタM3のゲートはインバータINVを介してクロック入力端子CLKに接続されている。MOSトランジスタM2,M3とMOSトランジスタM1,M4とは、クロック信号CLK入力により相補的にオン/オフ制御される。
チャージポンプ回路10の基本的な昇圧動作について説明する。先ず、"H"レベルのクロック信号CLK入力により、MOSトランジスタM2,M3がオン、MOSトランジスタM1,M4がオフになる。このとき、電源電圧VDDにより昇圧コンデンサC1が充電される。すなわち、MOSトランジスタM2,M3が充電用MOSトランジスタとして機能することにより昇圧コンデンサC1の充電動作が行われる。次に、"L"レベルのクロック信号CLK入力により、MOSトランジスタM2,M3がオフ、MOSトランジスタM1,M4がオンになる。このとき、昇圧コンデンサC1は放電し、昇圧コンデンサC1に充電された電圧に電源電圧VDDが加算された昇圧電圧が出力端子Voutから出力されるとともに平滑コンデンサC2に充電される。すなわち、MOSトランジスタM4が放電用MOSトランジスタ、およびMOSトランジスタM1が電圧加算用MOSトランジスタとして機能することにより昇圧コンデンサC1の放電動作とともに電源電圧の加算動作が行われる。このオン/オフ制御が繰り返されて、出力端子Voutに一定の昇圧電圧が出力される。コンデンサC1の充電電圧が飽和するように、MOSトランジスタM2,M3のオン時間が制御される場合は、出力端子Voutに電源電圧VDDの2倍の昇圧電圧が出力される。また、コンデンサC1の充電電圧が不飽和となるように、MOSトランジスタM2,M3のオン時間が制御される場合は、出力端子Voutに電源電圧VDDの2倍より低い昇圧電圧が出力される。
つぎに、上述の昇圧動作での寄生トランジスタQ3,Q4の動作について説明する。
"H"レベルのクロック信号CLK入力による昇圧コンデンサC1の充電動作時、MOSトランジスタM2,M3のオンと同時に、寄生トランジスタQ3もオンするが、寄生トランジスタQ3のベース電流は電流制限抵抗R1を介して流れるので、寄生トランジスタQ3による無効電流は制限される。次に、"L"レベルのクロック信号CLK入力による昇圧コンデンサC1の放電動作時、MOSトランジスタM1,M4のオンと同時に、寄生トランジスタQ4もオンするが、寄生トランジスタQ4のベース電流は電流制限抵抗R2を介して流れるので、寄生トランジスタQ4による無効電流は制限される。
特開2002−191168号公報(3頁、図1)
ところで、チャージポンプ回路10の寄生トランジスタQ3,Q4による無効電流は、前述の如く、電流制限抵抗R1,R2により電流制限抵抗R1,R2のないものより制限されるが、零ではなく、まだ効率の低下の虞がある。
従って、本発明の目的は、チャージポンプ回路の寄生トランジスタが昇圧動作時にオンしないようにしたチャージポンプ回路を提供することである。
本発明のチャージポンプ回路は、充電用PチャネルMOSトランジスタのオンにより昇圧コンデンサが充電動作し、放電用PチャネルMOSトランジスタのオンにより昇圧コンデンサが放電動作するチャージポンプ回路において、充電用および放電用の各PチャネルMOSトランジスタのバックゲートのソースまたはドレインへの接続の各切換スイッチを有し、 昇圧コンデンサが充電動作のとき、充電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となるように充電用PチャネルMOSトランジスタの前記切換スイッチを切換え、昇圧コンデンサが放電動作のとき、放電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となるように放電用PチャネルMOSトランジスタの前記切換スイッチを切換えることを特徴とする。
上記チャージポンプ回路において、前記各切換スイッチが充電用および放電用の各PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタおよびバックゲートとドレイン間に接続されたPチャネルMOSトランジスタからなり、 昇圧コンデンサが充電動作のとき、充電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせ、昇圧コンデンサが放電動作のとき、充電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせることを特徴とする。
また、本発明のチャージポンプ回路は、電源端子を充電用PチャネルMOSトランジスタを介して昇圧コンデンサに接続し、昇圧コンデンサを放電用PチャネルMOSトランジスタを介して出力端子に接続したチャージポンプ回路において、充電用および放電用の各PチャネルMOSトランジスタのバックゲートとソース間およびバックゲートとドレイン間にPチャネルMOSトランジスタをそれぞれ接続し、充電用PチャネルMOSトランジスタがオンのとき、充電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせ、放電用PチャネルMOSトランジスタがオンのとき、充電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせることを特徴とする。
上記手段によれば、昇圧コンデンサの充電動作時には、充電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となり、昇圧コンデンサの放電動作時には、放電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となり、チャージポンプ回路の昇圧動作時に充電用および放電用のPチャネルMOSトランジスタの寄生トランジスタはオンしない。
本発明によれば、昇圧コンデンサの充電動作時および放電動作時に充電用および放電用のPチャネルMOSトランジスタの寄生トランジスタがオンしないので、ラッチアップ等の発生や無効電流による効率の低下を防止できる。
以下に、本発明の一実施形態のチャージポンプ回路20について図1を参照して説明する。尚、図4に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。図4のチャージポンプ回路10と異なる点は、電流制限抵抗R1,R2の替わりにPチャネルMOSトランジスタM5,M6,M7,M8を有する点である。
MOSトランジスタM5,M6は、充電用PチャネルMOSトランジスタであるMOSトランジスタM3のバックゲートのソースまたはドレインへの接続の切換スイッチを構成する。MOSトランジスタM5,M6は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、MOSトランジスタM3に並列接続されている。MOSトランジスタM5,M6のソースはMOSトランジスタM3のバックゲートに接続されている。
MOSトランジスタM7,M8は、放電用PチャネルMOSトランジスタであるMOSトランジスタM4のバックゲートのソースまたはドレインへの接続の切換スイッチを構成する。MOSトランジスタM7,M8は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、MOSトランジスタM4に並列接続されている。MOSトランジスタM7,M8のソースはMOSトランジスタM4のバックゲートに接続されている。
MOSトランジスタM6,M7のゲートはクロック入力端子CLKに直結され、MOSトランジスタM5,M8のゲートはインバータINVを介してクロック入力端子CLKに接続されている。MOSトランジスタM6,M7とMOSトランジスタM5,M8とは、クロック信号CLK入力により相補的にオン/オフ制御される。
チャージポンプ回路20の動作について説明する。尚、基本的な昇圧動作については従来のチャージポンプ回路10と同様であり、その説明は省略する。先ず、昇圧コンデンサC1の充電動作のときについて、図2を参照して説明する。"H"レベルのクロック信号CLK入力により、MOSトランジスタM5,M8がオン、MOSトランジスタM6,M7がオフになり、MOSトランジスタM3はバックゲートがソース(電源端子VDD側)に接続され、MOSトランジスタM4はバックゲートがドレイン(出力端子Vout側)に接続される。このとき、MOSトランジスタM3はオンになるが、寄生トランジスタQ3はベース電位がエミッタ電位と同電位となるためオンしない。また、このとき、オフになるMOSトランジスタM4は、バックゲートがソースより高電位側のドレインに接続されているため、平滑コンデンサC2から電流が逆流することはない。次に、昇圧コンデンサC1の放電動作のときについて、図3を参照して説明する。"L"レベルのクロック信号CLK入力により、MOSトランジスタM6,M7がオン、MOSトランジスタM5,M8がオフになり、MOSトランジスタM3はバックゲートがドレイン(昇圧コンデンサC1側)に接続され、MOSトランジスタM4はバックゲートがソース(昇圧コンデンサC1側)に接続される。このとき、MOSトランジスタM4はオンになるが、寄生トランジスタQ4はベース電位がエミッタ電位と同電位となるためオンしない。また、このとき、オフになるMOSトランジスタM3は、バックゲートがソースより高電位側のドレインに接続されているため、充電コンデンサC1から電流が逆流することはない。
以上に説明したように、昇圧コンデンサC1の充電動作時には、寄生トランジスタQ3のベース電位がそのエミッタ電位と同電位となるように、MOSトランジスタM3のバックゲートをそのソースに接続し、昇圧コンデンサC1の放電動作時には、寄生トランジスタQ4のベース電位がそのエミッタ電位と同電位となるように、MOSトランジスタM4のバックゲートをそのソースに接続するようにしたので、チャージポンプ回路20の昇圧動作時に寄生トランジスタQ3,Q4はオンしない。
尚、上記実施例では、チャージポンプ回路を2倍昇圧型を例に説明したが、他の整数倍昇圧型のチャージポンプ回路に適用することもできる。
本発明の一実施形態のチャージポンプ回路20の回路図。 図1に示すチャージポンプ回路20の昇圧コンデンサの充電動作時における動作を説明する回路図。 図1に示すチャージポンプ回路20の昇圧コンデンサの放電動作時における動作を説明する回路図。 従来のチャージポンプ回路10の回路図。
符号の説明
20 チャージポンプ回路
C1 昇圧コンデンサ
C2 平滑コンデンサ
M1 PチャネルMOSトランジスタ(電圧加算用MOSトランジスタ)
M2 NチャネルMOSトランジスタ(充電用MOSトランジスタ)
M3 PチャネルMOSトランジスタ(充電用MOSトランジスタ)
M4 PチャネルMOSトランジスタ(放電用MOSトランジスタ)
M5,M6 PチャネルMOSトランジスタ(MOSトランジスタM3用切換スイッチ)
M7,M8 PチャネルMOSトランジスタ(MOSトランジスタM4用切換スイッチ)
INV インバータ

Claims (3)

  1. 充電用PチャネルMOSトランジスタのオンにより昇圧コンデンサが充電動作し、放電用PチャネルMOSトランジスタのオンにより昇圧コンデンサが放電動作するチャージポンプ回路において、
    充電用および放電用の各PチャネルMOSトランジスタのバックゲートのソースまたはドレインへの接続の各切換スイッチを有し、
    昇圧コンデンサが充電動作のとき、充電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となるように充電用PチャネルMOSトランジスタの前記切換スイッチを切換え、
    昇圧コンデンサが放電動作のとき、放電用PチャネルMOSトランジスタの寄生トランジスタのベース電位がエミッタ電位と同電位となるように放電用PチャネルMOSトランジスタの前記切換スイッチを切換えることを特徴とするチャージポンプ回路。
  2. 前記各切換スイッチが充電用および放電用の各PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタおよびバックゲートとドレイン間に接続されたPチャネルMOSトランジスタからなり、
    昇圧コンデンサが充電動作のとき、充電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせ、
    昇圧コンデンサが放電動作のとき、充電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせることを特徴とするチャージポンプ回路。
  3. 電源端子を充電用PチャネルMOSトランジスタを介して昇圧コンデンサに接続し、昇圧コンデンサを放電用PチャネルMOSトランジスタを介して出力端子に接続したチャージポンプ回路において、
    充電用および放電用の各PチャネルMOSトランジスタのバックゲートとソース間およびバックゲートとドレイン間にPチャネルMOSトランジスタをそれぞれ接続し、
    充電用PチャネルMOSトランジスタがオンのとき、充電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせ、
    放電用PチャネルMOSトランジスタがオンのとき、充電用PチャネルMOSトランジスタのバックゲートとドレイン間に接続されたPチャネルMOSトランジスタをオンさせるとともに、放電用PチャネルMOSトランジスタのバックゲートとソース間に接続されたPチャネルMOSトランジスタをオンさせることを特徴とするチャージポンプ回路。
JP2003278320A 2003-07-23 2003-07-23 チャージポンプ回路 Withdrawn JP2005045934A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003278320A JP2005045934A (ja) 2003-07-23 2003-07-23 チャージポンプ回路
US10/876,553 US7084697B2 (en) 2003-07-23 2004-06-28 Charge pump circuit capable of completely cutting off parasitic transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003278320A JP2005045934A (ja) 2003-07-23 2003-07-23 チャージポンプ回路

Publications (1)

Publication Number Publication Date
JP2005045934A true JP2005045934A (ja) 2005-02-17

Family

ID=34264765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278320A Withdrawn JP2005045934A (ja) 2003-07-23 2003-07-23 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP2005045934A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097354A (ja) * 2005-09-30 2007-04-12 Nec Electronics Corp 昇圧回路
KR100808708B1 (ko) 2005-09-30 2008-02-29 산요덴키가부시키가이샤 지연 회로 및 그것을 이용한 영상 신호 처리 회로
JP2009070951A (ja) * 2007-09-12 2009-04-02 ▲しい▼創電子股▲ふん▼有限公司 定電流式電荷ポンプ
US7633332B2 (en) 2007-07-06 2009-12-15 Nec Electronics Corporation Boosting circuit and boosting method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097354A (ja) * 2005-09-30 2007-04-12 Nec Electronics Corp 昇圧回路
KR100808708B1 (ko) 2005-09-30 2008-02-29 산요덴키가부시키가이샤 지연 회로 및 그것을 이용한 영상 신호 처리 회로
US7466187B2 (en) 2005-09-30 2008-12-16 Nec Electronics Corporation Booster circuit
JP4699851B2 (ja) * 2005-09-30 2011-06-15 ルネサスエレクトロニクス株式会社 昇圧回路
US7633332B2 (en) 2007-07-06 2009-12-15 Nec Electronics Corporation Boosting circuit and boosting method
JP2009070951A (ja) * 2007-09-12 2009-04-02 ▲しい▼創電子股▲ふん▼有限公司 定電流式電荷ポンプ

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
EP0836268B1 (en) Improved positive charge pump
JP3912417B2 (ja) 駆動回路
US7123077B2 (en) Four-phase charge pump circuit with reduced body effect
JPH06153493A (ja) チャージポンプ回路
JP2004088818A (ja) Dc/dcコンバータの制御回路及びdc/dcコンバータ
JP2008161014A (ja) 昇圧型チャージポンプ回路
JP2005079828A (ja) 降圧電圧出力回路
JP2005045934A (ja) チャージポンプ回路
US11522446B2 (en) Low input supply and low output impedance charge pump circuit configured for positive and negative voltage generation
JP4425622B2 (ja) チャージポンプ回路
US6141229A (en) Voltage boosting circuit and method thereof
JP3911188B2 (ja) チャージポンプ回路
JP4718389B2 (ja) 半導体装置
JP4965069B2 (ja) 半導体集積回路
JP2005044203A (ja) 電源回路
JPH0918328A (ja) 電圧レベルシフト回路
JPH05234390A (ja) 半導体集積回路装置
JP4576199B2 (ja) 降圧電圧出力回路
JP4281358B2 (ja) パルス昇圧回路
JP4252774B2 (ja) 定電流源システムにおける電気回路
JP2005117830A (ja) チャージポンプ回路
JP2002058237A (ja) チャージポンプ回路及びその制御方法
JP2001257315A (ja) 半導体集積回路
JP2004222397A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Effective date: 20070515

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070725