JP5038706B2

JP5038706B2 - 昇圧回路

Info

Publication number: JP5038706B2
Application number: JP2006351652A
Authority: JP
Inventors: 博史藤原
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-12-27
Filing date: 2006-12-27
Publication date: 2012-10-03
Anticipated expiration: 2026-12-27
Also published as: US7663427B2; CN101212176A; CN101212176B; US20080157857A1; JP2008167523A

Description

本発明は、昇圧回路に関し、特にチャージポンプ型の昇圧回路に関する。

昇圧回路の一般的な特性として、昇圧回路の出力電圧を一定にすることが求められる。ところが、チャージポンプ型の昇圧回路では、接続される負荷へ流れ込む電流が大きい場合、比較的短時間に出力電圧が降下してしまう。特許文献１には、この点に鑑みて、２つの昇圧部を異なるタイミングで動作させる技術が開示されている。

すなわち、図９に示すように、昇圧回路１００は、２つの昇圧部１１０、１２０を有する。昇圧部１１０には、制御信号Ａ、Ｂが与えられる。昇圧部１２０には、制御信号Ａ、Ｂを反転した信号が与えられる。制御信号Ａが'Ｈ'で、かつ制御信号Ｂが'Ｌ'のとき、昇圧部１２０がキャパシタＣ１００を充電する。制御信号Ａが'Ｌ'で、かつ制御信号Ｂが'Ｈ'のとき、昇圧部１１０がキャパシタＣ１００を充電する。すなわち、時間軸に沿って、昇圧部１１０と昇圧部１２０とが、キャパシタＣ１００を交互に充電させる。よって、昇圧回路１００の出力電圧を一定とすることができる。
特開平８−１４９８０２号公報

ところで、チャージポンプ型昇圧回路では、昇圧用コンデンサとして必要な容量値が大きく、集積回路に搭載できるコンデンサでは容量値が不足するため外付け部品とすることが一般的である。この場合、コンデンサの数がそのまま電源回路のコストアップにつながる。このため、特許文献１に開示されている技術のように、出力電圧のリップルを減らすために昇圧出力に複数のチャージポンプ型昇圧回路を使用すると、その分だけ外付けのコンデンサの数が増加し、コストアップを抑えることができない。

外付けのコンデンサの数が増加することを抑制しつつ、昇圧回路の出力電圧を一定の範囲内に設定することは困難であった。

本発明にかかる昇圧回路は、１つの昇圧出力に対して、１つ以上の昇圧キャパシタを含む複数の昇圧経路を具備し、前記複数の各昇圧経路を時間的に切り替えて正または負の昇圧電圧を発生するチャージポンプ型の昇圧回路であって、前記各昇圧経路における前記昇圧キャパシタの直列接続される段数が、前記複数の昇圧経路のうちの１つと、他の１つとで異なる。これによって、外付けのコンデンサの数が増加することを抑制しつつ、昇圧回路の出力電圧を一定の範囲内とすることができる昇圧回路を構成できる。

本発明にかかる昇圧回路は、制御回路から与えられる制御信号に基づいて、入力電圧をＮ倍に昇圧して得た第１出力電圧が出力される第１状態と、前記入力電圧をＮ倍に昇圧して得た第２出力電圧が出力される第２状態とを交互に繰り返す昇圧回路であって、前記Ｎ倍は、正の倍数であり、前記第２状態のとき出力される前記第２出力電圧は、あらかじめ前記第１状態のとき、前記Ｎ倍よりも小さい正の倍数で前記入力電圧が昇圧されて得た昇圧済み電圧を利用して設定される。本発明にかかる昇圧回路は、制御回路から与えられる制御信号に基づいて、入力電圧をＮ倍に昇圧して得た第１出力電圧が出力される第１状態と、前記入力電圧をＮ倍に昇圧して得た第２出力電圧が出力される第２状態とを交互に繰り返す昇圧回路であって、前記Ｎ倍は、負の倍数であり、前記第２状態のとき出力される前記第２出力電圧は、あらかじめ前記第１状態のとき、前記Ｎ倍の絶対値以下の絶対値の負の倍数で前記入力電圧が昇圧されて得た昇圧済み電圧を利用して設定される。

第２状態のとき出力される第２出力電圧は、第１状態のとき入力電圧が昇圧された昇圧済み電圧を利用して設定される。Ｎ倍が正の倍数であるときの昇圧済み電圧は、Ｎ倍よりも絶対値が小さい正の倍数で入力電圧が昇圧された電圧である。Ｎ倍が負の倍数であるときの昇圧済み電圧は、Ｎ倍の絶対値以下の絶対値の負の倍数で入力電圧が昇圧された電圧である。
第１状態のとき（第１状態から第２状態へ昇圧回路の構成が変化する前）、例えば、所定のキャパシタに対して、昇圧済み電圧を与える。第２状態では、この所定のキャパシタに与えられた昇圧済み電圧を利用して、入力電圧を昇圧させる。これによって、外付けのコンデンサの数が増加することを抑制しつつ、昇圧回路の出力電圧を一定の範囲内とすることができる。

外付けのコンデンサの数が増加することを抑制しつつ、昇圧回路の出力電圧を一定の範囲内に設定することができる。

以下、図面を用いて、本発明の実施の形態について説明する。尚、図面は簡略的なものであって、本発明の技術的範囲を狭めるように解釈してはならない。また、同一の要素には同一の符号を付し、重複する説明は省略するものとする。

[第１の実施の形態]
図１に、第１の実施の形態にかかる昇圧回路１の回路図を示す。なお、図１には、昇圧回路１に含まれる複数のスイッチＳＷ１〜ＳＷ１１をオン状態又はオフ状態のいずれかに制御する制御回路２もあわせて示されている。

まず、昇圧回路１に含まれる回路要素の接続関係について説明する。

図１に示すように、昇圧回路１は、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、スイッチＳＷ１〜ＳＷ１１、キャパシタＣ１〜Ｃ３を備える。

入力端子Ｐｉｎは電源Ｅ１に接続され、出力端子Ｐｏｕｔは平滑キャパシタＣｏｌに接続される。入力端子Ｐｉｎには、電源Ｅ１から入力電圧としての電源電位ＶＤＤが与えられる。平滑キャパシタＣｏｌは、出力端子Ｐｏｕｔからの出力電圧に基づいて充電される。出力電圧は、昇圧回路１によって入力電圧が昇圧されることで得られる電圧である。

キャパシタＣ１の一端は、スイッチＳＷ１及び入力端子Ｐｉｎを介して電源Ｅ１に接続されることで、電源電位ＶＤＤ（第１電源電位）が与えられる。キャパシタＣ１の一端は、スイッチＳＷ８（第２連絡スイッチ部）及びスイッチＳＷ１０（第６連絡スイッチ部）を介して、後述するキャパシタＣ３の他端に接続される。
キャパシタＣ１（第１昇圧キャパシタ）の他端は、スイッチＳＷ２を介して接地されることで、接地電位ＧＮＤ（第２電源電位）が与えられる。また、キャパシタＣ１の他端は、スイッチＳＷ７（第１連絡スイッチ部）及び入力端子Ｐｉｎを介して電源電位ＶＤＤに接続されることで、電源電位ＶＤＤが与えられる。

キャパシタＣ３の一端は、スイッチＳＷ３（スイッチ部）及び入力端子Ｐｉｎを介して電源Ｅ１に接続されることで、電源電位ＶＤＤが与えられる。キャパシタＣ３の一端は、スイッチＳＷ１１（第３連絡スイッチ部）及び出力端子Ｐｏｕｔを介して、平滑キャパシタＣｏｌの一端に接続される。キャパシタＣ３（第３昇圧キャパシタ）の他端は、スイッチＳＷ４（スイッチ部）を介して接地されることで、接地電位ＧＮＤが与えられる。また、キャパシタＣ３の他端は、スイッチＳＷ１０及びスイッチＳＷ８を介して、キャパシタＣ１の一端に接続される。

キャパシタＣ２の一端は、スイッチＳＷ８を介して、キャパシタＣ１の一端に接続される。キャパシタＣ２の一端は、スイッチＳＷ６（第５連絡スイッチ部）及び出力端子Ｐｏｕｔを介して、平滑キャパシタＣｏｌの一端に接続される。なお、キャパシタＣ２の一端は、スイッチＳＷ８とスイッチＳＷ１０との間の節点Ｎ１に接続される。キャパシタＣ２（第２昇圧キャパシタ）の他端は、スイッチＳＷ９（スイッチ部）を介して接地されることで、接地電位ＧＮＤが与えられる。また、キャパシタＣ２の他端は、スイッチＳＷ５（第４連絡スイッチ部）及び入力端子Ｐｉｎを介して電源Ｅ１に接続されることで、電源電位ＶＤＤが与えられる。

昇圧回路１に含まれるスイッチＳＷ１〜スイッチＳＷ１１は、制御回路２からの制御信号に基づいて、オン状態又はオフ状態のいずれかに制御される。

ここで、図２に、制御回路２の構成図を示す。図２に示すように、制御回路２は、発振器１０、レベルシフト部１１、反転バッファ部１２を有する。レベルシフト部１１は、第１バッファ部１３、第２バッファ部１４を有する。

発振器１０は、一定間隔で、クロック信号（ＣＬＫ）を出力する。このクロック信号は、レベルシフト部１１に含まれる第１バッファ部１３に与えられる。また、このクロック信号は、反転バッファ部１２で反転されたうえで、第２バッファ部１４に与えられる。

このような構成によって、制御回路２は、高電位信号（Ｈ信号）及び低電位信号（Ｌ信号）を出力する。第１バッファ部１３から出力される制御信号の電圧がＨ信号である場合には、第２バッファ部１４から出力される制御信号の電圧はＬ信号となる。第１バッファ部１３から出力される制御信号の電圧がＬ信号である場合には、第２バッファ部１４から出力される制御信号の電圧はＨ信号となる。ここでは、第１バッファ部１３から出力される制御信号の電圧は、スイッチＳＷ１〜スイッチＳＷ６に与えられる。第２バッファ部１４から出力される制御信号の電圧は、スイッチＳＷ７〜スイッチＳＷ１１に与えられる。

ここで、図３を参照しつつ、制御回路２からの制御信号に基づいて昇圧回路１が「第１状態」となる場合を説明する。尚、昇圧回路１が「第１状態」の場合には、スイッチＳＷ１〜スイッチＳＷ６は、いずれもオフ状態にあって、スイッチＳＷ７〜スイッチＳＷ１１は、いずれもオン状態にある。

図３に示すように、昇圧回路１が「第１状態」にある場合、第１スイッチ群（スイッチＳＷ７、スイッチＳＷ８、スイッチＳＷ１０、スイッチＳＷ１１）は、オン状態にある。なお、第１スイッチ群とは、後述する第１昇圧経路に含まれるスイッチＳＷ７、スイッチＳＷ８、スイッチＳＷ１０、スイッチＳＷ１１をまとめて示す用語である。

第１スイッチ群がオン状態のとき、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間には、第１昇圧経路が形成される。第１昇圧経路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間にあって、その経路に第１スイッチ群を含む。第１昇圧経路は、入力端子Ｐｉｎを介して電源Ｅ１から与えられる入力電圧（ＶＤＤ）を３倍に昇圧し、この３倍に昇圧された電圧（ＶＤＤ×３）を出力電圧（第１出力電圧）として出力する。この出力電圧は、出力端子Ｐｏｕｔを介して平滑キャパシタＣｏｌに与えられる。なお、第１昇圧経路に含まれるキャパシタＣ１は、その他端が入力端子Ｐｉｎに接続され、その一端がキャパシタＣ３の他端に接続される。また、第１昇圧経路に含まれるキャパシタＣ３は、その他端がキャパシタＣ１の一端に接続され、その一端が出力端子Ｐｏｕｔに接続される。キャパシタＣ１とキャパシタＣ３は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間に直列接続される。

本実施の形態においては、昇圧回路１が「第１状態」にあるとき、キャパシタＣ２の一端は、オン状態のスイッチＳＷ８を介して、キャパシタＣ１の一端に接続され、キャパシタＣ２の他端は、オン状態のスイッチＳＷ９を介して、接地電位ＧＮＤが与えられる。すなわち、昇圧回路１が「第１状態」にあるとき（第１昇圧経路が出力電圧を出力するとき）、キャパシタＣ２は、キャパシタＣ１にて昇圧された電圧（ＶＤＤ×２）に基づいて充電される。すなわち、昇圧回路１が「第１状態」にあるとき、キャパシタＣ２は、「昇圧済み電圧」としての、キャパシタＣ１にて昇圧された電圧（ＶＤＤ×２）に基づいて充電される。換言すると、昇圧回路１が「第１状態」にあるとき、キャパシタＣ１からキャパシタＣ２に、「昇圧済み電圧」としての、キャパシタＣ１にて昇圧された電圧（ＶＤＤ×２）が与えられる。昇圧済み電圧は、入力電圧（ＶＤＤ）が２倍に昇圧された電圧であり、上述のように、入力電圧（ＶＤＤ）が３倍に昇圧される出力電圧よりも、小さい倍数（ここでは２倍）で入力電圧が昇圧されることにより得られる。
なお、キャパシタＣ２は充電状態にある。これによって、昇圧回路１が後述する「第２状態」になったとき、好適に入力電圧（ＶＤＤ）を３倍に昇圧して出力することができる。

なお、昇圧回路１が「第１状態」にあるとき、キャパシタＣ１を充電するためのスイッチＳＷ１（スイッチ部）及びスイッチＳＷ２（スイッチ部）は、ともにオフ状態にある。また、キャパシタＣ３を充電するためのスイッチＳＷ３及びスイッチＳＷ４はオフ状態にある。また、キャパシタＣ２の一端と出力端子Ｐｏｕｔとの間にあるスイッチＳＷ６及びキャパシタＣ２の他端と入力端子Ｐｉｎとの間にあるスイッチＳＷ５は、ともにオフ状態にある。

次に、図４を参照しつつ、制御回路２からの制御信号に基づいて昇圧回路１が「第２状態」となる場合を説明する。尚、昇圧回路１が「第２状態」の場合には、スイッチＳＷ１〜スイッチＳＷ６は、いずれもオン状態にあって、スイッチＳＷ７〜スイッチＳＷ１１は、いずれもオフ状態にある。昇圧回路１は、「第１状態」と「第２状態」とを所定の時間間隔で交互に繰り返すことによって、常に出力電圧が一定の範囲内となるように動作する。

図４に示すように、昇圧回路１が「第２状態」にある場合、第２スイッチ群（スイッチＳＷ５、スイッチＳＷ６）は、オン状態にある。なお、第２スイッチ群とは、第２昇圧経路に含まれるスイッチＳＷ５、スイッチＳＷ６をまとめて示す用語である。

第２スイッチ群がオン状態にあるとき、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間には、第２昇圧経路が形成される。第２昇圧経路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間にあって、その経路に第２スイッチ群を含む。第２昇圧経路は、電源Ｅ１からの入力電圧（ＶＤＤ）を３倍に昇圧し、この３倍に昇圧された電圧（ＶＤＤ×３）を出力電圧（第２出力電圧）として出力する。第２昇圧経路からの出力電圧は、出力端子Ｐｏｕｔを介して平滑キャパシタＣｏｌに与えられる。なお、第２昇圧経路に含まれるキャパシタＣ２は、その一端が出力端子Ｐｏｕｔに接続され、その他端が入力端子Ｐｉｎに接続される。

本実施の形態においては、上述のとおり、昇圧回路１が「第１状態」にあるとき（第１昇圧経路が出力電圧を出力するとき）、キャパシタＣ２の一端には、キャパシタＣ１にて昇圧された電圧（ＶＤＤ×２）が与えられる。従って、「第１状態」から「第２状態」へと昇圧回路１の構成が変化すること（キャパシタＣ２の他端を、スイッチＳＷ５及び入力端子Ｐｉｎ介して、電源Ｅ１に接続させることで、キャパシタＣ２の他端に入力電圧（ＶＤＤ）を与えること）で、キャパシタＣ２の一端を入力電圧（ＶＤＤ）の３倍の電圧（ＶＤＤ×３）に設定することができる。このようにして、第２昇圧経路は、入力端子Ｐｉｎを介して電源Ｅ１から与えられる入力電圧（ＶＤＤ）を３倍に昇圧し、この３倍に昇圧された電圧（ＶＤＤ×３）を出力電圧として出力する。なお、キャパシタＣ２の他端に与えられる入力電圧は、昇圧されるべき電圧でもある。

なお、昇圧回路１が「第２状態」にあるとき、スイッチＳＷ１及びスイッチＳＷ２はオン状態にあって、キャパシタＣ１は充電状態にある。スイッチＳＷ３及びスイッチＳＷ４はオン状態にあって、キャパシタＣ３は充電状態にある。キャパシタＣ１及びキャパシタＣ３は、入力端子Ｐｉｎに並列に接続され、電源Ｅ１から与えられる入力電圧により充電される。

ここで、図６及び図７を参照しつつ、図５のタイミングチャートを用いて、昇圧回路１の動作についてさらに説明を加える。

図５に示すように、時刻ｔ１から時刻ｔ２の間には、発振器１０から出力されるＣＬＫはＨ信号であって、昇圧回路１は、「第２状態」にある。このとき、キャパシタＣ１は充電状態にある。従って、キャパシタＣ１の一端は、電源Ｅ１から与えられる電源電位ＶＤＤに設定される。同様に、キャパシタＣ３も充電状態にあるから、キャパシタＣ３の一端は、電源Ｅ１から与えられる電源電位ＶＤＤに設定される。

図５に示すように、時刻ｔ２から時刻ｔ３の間には、発振器１０から出力されるＣＬＫはＬ信号であって、昇圧回路１は、「第１状態」にある。このとき、図６に示すように、電源Ｅ１、入力端子Ｐｉｎ、キャパシタＣ１、キャパシタＣ３、出力端子Ｐｏｕｔが、この順に直列に接続される。

昇圧回路１が「第２状態」から「第１状態」へと変化する際、キャパシタＣ１の他端は、入力電圧（ＶＤＤ）が与えられる。従って、キャパシタＣ１の他端の電位は、接地電位ＧＮＤから電源電位ＶＤＤに上昇する。このとき、キャパシタＣ１の一端の電位は、電源電位ＶＤＤから入力電圧（ＶＤＤ）の２倍の電位（ＶＤＤ×２）へと上昇する。
キャパシタＣ１の一端の電位の上昇に伴って、キャパシタＣ３の他端の電位は、接地電位ＧＮＤから電源電圧ＶＤＤの２倍の電位（ＶＤＤ×２）へと上昇する。このとき、キャパシタＣ３の一端の電位は、電源電位ＶＤＤから電源電位ＶＤＤの３倍の電位（ＶＤＤ×３）へと上昇する。これによって、昇圧回路１から出力される出力電圧は、入力電圧（ＶＤＤ）の３倍の電圧（ＶＤＤ×３）に設定される。

図６に示すように、昇圧回路１が「第１状態」にあるとき、キャパシタＣ１の一端の電位とキャパシタＣ２の一端の電位とは等しくなるように構成されている。従って、キャパシタＣ１の一端の電位が、電源電位ＶＤＤから電源電位ＶＤＤの２倍の電位（ＶＤＤ×２）へと上昇することで、キャパシタＣ２の一端の電位は、電源電位ＶＤＤの２倍の電位（ＶＤＤ×２）に設定される。このようにキャパシタＣ２の一端の電位が設定されることによって、次に昇圧回路１が「第２状態」に変化したとき、キャパシタＣ２のみであっても、出力電圧を入力電圧（ＶＤＤ）の３倍に設定することができる。

図５に示すように、時刻ｔ３〜ｔ４の間には、発振器１０から出力されるＣＬＫはＨ信号であって、昇圧回路１は、再び「第２状態」にある。このとき、図７に示すように、電源Ｅ１、入力端子Ｐｉｎ、キャパシタＣ２、出力端子Ｐｏｕｔが、この順に直列に接続されることとなる。

昇圧回路１が「第１状態」から「第２状態」へと変化する際、キャパシタＣ２の他端に与えられる電位は、接地電位ＧＮＤから電源電位ＶＤＤに上昇する。このとき、キャパシタＣ２の一端の電位は、電源電位ＶＤＤの２倍の電位（ＶＤＤ×２）から電源電位ＶＤＤの３倍の電位（ＶＤＤ×３）へと上昇する。これによって、昇圧回路１から出力される出力電圧は、入力電圧（ＶＤＤ）の３倍の電圧（ＶＤＤ×３）に設定される。

「第１状態」において、キャパシタＣ２の一端の電位を入力電圧の２倍（ＶＤＤ×２）の電位に設定したうえで、次の「第２状態」において、キャパシタＣ２の他端に入力電圧（ＶＤＤ）を与えることで、少ないキャパシタの数であっても所定の出力電圧を得ることができる。なお、上述の説明及び図から明らかなように、第１昇圧経路に含まれるキャパシタの数よりも、第２昇圧経路に含まれるキャパシタの数は少ない。

時刻ｔ４〜ｔ５の間は、上述した時刻ｔ２から時刻ｔ３の間の動作と同様であるから、重複する説明は省略することとする。

ところで、昇圧回路１は、様々な用途に用いられるが、特に、液晶ドライバを含むＬＳＩに組み込まれる場合には、液晶セルに与えられる駆動電圧が高いことに起因して、昇圧回路１にも高い耐圧性能が必要となる。従って、本実施形態においては、少なくとも昇圧回路１に含まれるスイッチＳＷ６及びＳＷ１１は、高い耐圧の素子（低い耐圧の素子と比較して、より高い耐圧の素子）で構成する必要がある。高い耐圧の素子は、低い耐圧の素子よりも、一般的に広い回路面積が必要となる。この点に加えて、高い耐圧のスイッチ素子のオン抵抗は、低い耐圧のスイッチ素子のオン抵抗よりも高い。従って、昇圧回路１に含まれるスイッチ素子に与えられるべき制御信号の電圧をより大きな振幅に設定する必要が生じ、消費電力の増加も招いてしまう。

本実施形態のように、簡素な回路構成で昇圧回路を構成すれば、高い耐圧の素子の数が増加することを抑制することができる。結果として、回路面積が増加することを抑制することができる。さらに、制御信号の電圧の振幅を大きく設定することも抑制できる。

なお、本実施形態においては、第１昇圧経路に含まれる出力端子側のスイッチＳＷ１１は、同じく第１昇圧経路に含まれる入力端子側のスイッチＳＷ７よりも、高い耐圧の素子で構成される。また、第２昇圧経路に含まれる出力端子側のスイッチＳＷ６は、同じく第２昇圧経路に含まれる入力端子側のスイッチＳＷ５よりも、高い耐圧の素子で構成される。

また、キャパシタＣ１〜Ｃ３は、外付けコンデンサである。昇圧回路１が半導体集積回路に組み込まれる場合には、外付けコンデンサの数が増加することは、直接的に製品のコストアップにつながる。本実施の形態によれば、昇圧回路に必要となるキャパシタの数、すなわち外付けコンデンサの数を少なくすることができるため、そのようなコストアップを招くことがない。すなわち、本実施形態によれば、入力電圧を昇圧するために必要となるコンデンサの数も少なくすることができる。また、上述のように、昇圧回路１の回路面積が増加することを抑制しつつ、昇圧回路１の出力電圧を一定の範囲内とすることができる。

[第２の実施の形態]
図８に第２の実施の形態にかかる昇圧回路２０の回路図を示す。昇圧回路２０は、本発明を負電源昇圧回路に適用した例である。昇圧回路２０は、入力電圧ＶＤＤの２倍に昇圧された負の電圧（−ＶＤＤ×２）を出力電圧として出力する。昇圧コンデンサＣ１、Ｃ３の充電を、電源Ｅ１を基準に接地電位ＧＮＤで行ない、Ｃ２の充電をＧＮＤ−ＶＣ１（ＶＣ１はＣ１の両端の電圧）で行なっている。その構成、動作および効果は昇圧回路１と同様である。なお、第２の実施の形態の場合には、接地電位ＧＮＤが第１電源電位であり、電源電位ＶＤＤが第２電源電位である。

本発明は、上記した実施の形態に限定されない。すなわち、必ずしも３倍に昇圧する回路構成に限られない。キャパシタの数を増やすことで、３倍以上に昇圧することも可能である。また、他の配線構成を採用することも可能である。

スイッチ部は、１つの電界効果型トランジスタで構成してもよいし、トランスファースイッチとして構成してもよい。

第１の実施の形態にかかる昇圧回路の回路図を説明するための概略図である。制御回路の構成を説明するための概略図である。「第１状態」にある昇圧回路の回路図を説明するための概略図である。「第２状態」にある昇圧回路の回路図を説明するための概略図である。昇圧回路の動作を説明するためのタイミングチャートである。「第１状態」にある昇圧回路の構成を説明するための参考図である。「第２状態」にある昇圧回路の構成を説明するための参考図である。第２の実施の形態にかかる昇圧回路の回路図を説明するための概略図である。従来の昇圧回路の概略図である。

符号の説明

１昇圧回路
２制御回路
Ｃ１キャパシタ
Ｃ２キャパシタ
Ｃ３キャパシタ
ＳＷ１-ＳＷ１１スイッチ
Ｅ１電源
Ｎ１節点
Ｐｉｎ入力端子
Ｐｏｕｔ出力端子
Ｃｏｌ平滑キャパシタ

Claims

１つの昇圧出力に対して、１つ以上の昇圧キャパシタを含む複数の昇圧経路を具備し、前記複数の各昇圧経路を時間的に切り替えて正または負の昇圧電圧を発生するチャージポンプ型の昇圧回路であって、
前記各昇圧経路における前記昇圧キャパシタの直列接続される段数が、前記複数の昇圧経路のうちの１つと、他の１つとで異なり、
前記複数の昇圧経路は、
前記昇圧キャパシタとして少なくとも第１昇圧キャパシタ及び第３昇圧キャパシタを含み、入力電圧を昇圧して得た第１出力電圧を出力する第１昇圧経路と、
前記昇圧キャパシタとして少なくとも第２昇圧キャパシタを含み、前記入力電圧を昇圧して得た第２出力電圧を出力する第２昇圧経路と、を備え、
前記第１出力電圧と前記第２出力電圧とを交互に出力し、
前記第１昇圧経路によって前記第１出力電圧が出力されるとき、前記第２昇圧キャパシタは、前記第１昇圧キャパシタによって昇圧された電圧に基づいて充電され、
前記第２昇圧経路によって前記第２出力電圧が出力されるとき、前記第２昇圧キャパシタによって昇圧された電圧が前記第２出力電圧として出力される、昇圧回路。
前記第２昇圧経路に含まれるキャパシタの数は、前記第１昇圧経路に含まれるキャパシタの数よりも少ないことを特徴とする請求項１記載の昇圧回路。
前記第１昇圧経路は、少なくとも、前記第１昇圧キャパシタ、前記第３キャパシタ、及び第１スイッチ群、を含むとともに、前記第１スイッチ群がオン状態のとき前記第１出力電圧を出力するものであって、
前記第１スイッチ群は、少なくとも、第１電源電位と前記第１昇圧キャパシタとの間に第１連絡スイッチ部、前記第１昇圧キャパシタと前記第３昇圧キャパシタとの間に第２連絡スイッチ部、前記第３昇圧キャパシタと出力端子との間に第３連絡スイッチ部、を含むことを特徴とする請求項１記載の昇圧回路。
前記第２昇圧経路は、少なくとも前記第２昇圧キャパシタ及び第２スイッチ群を含むとともに、前記第２スイッチ群がオン状態のとき前記第２出力電圧を出力するものであって、
前記第２スイッチ群は、少なくとも、第１電源電位と前記第２昇圧キャパシタとの間に第４連絡スイッチ部、前記第２昇圧キャパシタと前記出力端子との間に第５連絡スイッチ部、を含むことを特徴とする請求項３記載の昇圧回路。
前記第２昇圧経路によって前記第２出力電圧が出力されるとき、
前記第１昇圧キャパシタの一端及び前記第３昇圧キャパシタの一端は、第１電源電位に接続され、
かつ、前記第１昇圧キャパシタの他端及び第３昇圧キャパシタの他端は、第２電源電位に接続されることを特徴とする請求項４記載の昇圧回路。
前記第１昇圧経路によって前記第１出力電圧が出力されるとき、
前記第２昇圧キャパシタの他端は、第２電源電位に接続されることを特徴とする請求項４記載の昇圧回路。
前記第１スイッチ群は、前記第１昇圧キャパシタと前記第３昇圧キャパシタとの間に、前記第１昇圧キャパシタ側に第２連絡スイッチ部、前記第３昇圧キャパシタ側に第６連絡スイッチ部を含み、
前記第２昇圧キャパシタの一端は、前記第２連絡スイッチ部と前記第６連絡スイッチ部との間の節点に接続され、
前記第２昇圧経路が前記第２出力電圧を出力するとき、前記第２連絡スイッチ部及び前記第６連絡スイッチ部はオフ状態にあることを特徴とする請求項５記載の昇圧回路。
前記第１出力電圧と前記第２出力電圧とは、実質的に同一の電圧であることを特徴とする請求項１記載の昇圧回路。
前記第１出力電圧及び前記第２出力電圧は、前記入力電圧を３倍以上に昇圧した電圧であることを特徴とする請求項１記載の昇圧回路。
前記第１出力電圧及び前記第２出力電圧は、
前記入力電圧を２以上の絶対値の負の倍数で昇圧した電圧であることを特徴とする請求項１記載の昇圧回路。
共通の出力端子に接続される平滑キャパシタは、前記第１出力電圧及び前記第２出力電圧に基づいて充電されることを特徴とする請求項１記載の昇圧回路。
制御回路から与えられる制御信号に基づいて、入力電圧をＮ倍に昇圧して得た第１出力電圧が出力される第１状態と、前記入力電圧をＮ倍に昇圧して得た第２出力電圧が出力される第２状態とを交互に繰り返す昇圧回路であって、
前記Ｎ倍は、正の倍数であり、
前記第２状態のとき出力される前記第２出力電圧は、あらかじめ前記第１状態のとき、前記Ｎ倍よりも小さい正の倍数で前記入力電圧が昇圧されて得た昇圧済み電圧を利用して設定され、
前記第１状態のとき前記第１出力電圧を出力する第１昇圧経路は、少なくとも第１昇圧キャパシタ及び第３昇圧キャパシタを含む経路であり、
前記第２状態のとき前記第２出力電圧を出力する第２昇圧経路は、少なくとも第２昇圧キャパシタを含む経路であり、
前記第２出力電圧は、前記昇圧済み電圧として、前記第１状態のとき前記第１昇圧キャパシタによって昇圧された電圧に基づいて充電された前記第２昇圧キャパシタに生じた電圧を利用して設定される、昇圧回路。
制御回路から与えられる制御信号に基づいて、入力電圧をＮ倍に昇圧して得た第１出力電圧が出力される第１状態と、前記入力電圧をＮ倍に昇圧して得た第２出力電圧が出力される第２状態とを交互に繰り返す昇圧回路であって、
前記Ｎ倍は、負の倍数であり、
前記第２状態のとき出力される前記第２出力電圧は、あらかじめ前記第１状態のとき、前記Ｎ倍の絶対値以下の絶対値の負の倍数で前記入力電圧が昇圧されて得た昇圧済み電圧を利用して設定され、
前記第１状態のとき前記第１出力電圧を出力する第１昇圧経路は、少なくとも第１昇圧キャパシタ及び第３昇圧キャパシタを含む経路であり、
前記第２状態のとき前記第２出力電圧を出力する第２昇圧経路は、少なくとも第２昇圧キャパシタを含む経路であり、
前記第２出力電圧は、前記昇圧済み電圧として、前記第１状態のとき前記第１昇圧キャパシタによって昇圧された電圧に基づいて充電された前記第２昇圧キャパシタに生じた電圧を利用して設定される、昇圧回路。
前記第１昇圧経路に含まれる前記第１昇圧キャパシタ及び前記第３昇圧キャパシタは、
前記第２状態のとき、前記入力電圧に基づいて充電され、
前記第２昇圧経路に含まれる前記第２昇圧キャパシタは、
前記第１状態のとき、前記第１昇圧キャパシタに接続され、前記第１昇圧キャパシタによって昇圧された前記昇圧済み電圧により充電されることを特徴とする請求項１２または１３記載の昇圧回路。
前記Ｎ倍は、３以上の正の倍数あることを特徴とする請求項１２記載の昇圧回路。
前記Ｎ倍は、絶対値が２以上の負の倍数であることを特徴とする請求項１３記載の昇圧回路。