JP6730849B2 - チャージポンプ回路用の駆動回路、及びチャージポンプ回路 - Google Patents
チャージポンプ回路用の駆動回路、及びチャージポンプ回路 Download PDFInfo
- Publication number
- JP6730849B2 JP6730849B2 JP2016108950A JP2016108950A JP6730849B2 JP 6730849 B2 JP6730849 B2 JP 6730849B2 JP 2016108950 A JP2016108950 A JP 2016108950A JP 2016108950 A JP2016108950 A JP 2016108950A JP 6730849 B2 JP6730849 B2 JP 6730849B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- unit
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
また、メモリ部は、各スイッチ毎に、二以上の動作モードにそれぞれ対応する二以上の二値信号をそれぞれ異なる空間に記憶していてもよい。
図3(a)に示されるように、この動作モードにおけるメモリ部30のアドレス(0001)〜(0004)では、制御信号S2及びS4に相当するビットがトランジスタの接続状態と規定し、制御信号S1及びS3に相当するビットがトランジスタの非接続状態を規定する。そして、アドレス(0006)〜(0009)では、制御信号S1及びS3に相当するビットがトランジスタの接続状態を規定し、制御信号S2及びS4に相当するビットがトランジスタの非接続状態を規定する。なお、アドレス(0005)及び(0010)では、スイッチ遷移中における短絡を防ぐ為に、制御信号S1〜S4に相当するビットの全てがトランジスタの非接続状態を規定する。(0011)以降のアドレスでは、上記のアドレス(0001)〜(0010)のパターンが繰り返される。
図3(b)に示されるように、この動作モードにおけるメモリ部30のアドレス(0001)〜(0004)では、制御信号S1及びS4に相当するビットがトランジスタの接続状態を規定し、制御信号S2及びS3に相当するビットがトランジスタの非接続状態を規定する。そして、アドレス(0006)〜(0009)では、制御信号S2及びS4に相当するビットがトランジスタの接続状態を規定し、制御信号S1及びS3に相当するビットがトランジスタの非接続状態を規定する。なお、アドレス(0005)及び(0010)では、スイッチ遷移中における短絡を防ぐ為に、制御信号S1〜S4に相当するビットの全てがトランジスタの非接続状態を規定する。(0011)以降のアドレスでは、上記のアドレス(0001)〜(0010)のパターンが繰り返される。
・電圧供給対象における負荷を監視し、高負荷、低負荷、及びアイドル状態のいずれであるかを判断する。そして、アイドル状態での負荷切断、及び再接続を行う。
・例えば電圧発生時のハンチングの防止といった、電源起動シーケンスの制御を行う。
・昇圧部とそれを駆動する為の駆動(バイアス)部とに分離された電源において、各段の駆動周波数を独立に制御する。
・負荷の特性を学習し、立ち上げ速度を早める為に帰還制御の遮断と接続とを動的に行う。
・このチャージポンプ回路1Aが搭載される機器の必要に応じて、機器の動作時(例えばセンサの計測時)にスイッチングを停止してスイッチングノイズを低減するか、或いはクロック信号CLの周波数を低下させてスイッチングノイズを低減する。
・スイッチドキャパシタによる分圧抵抗を実現する。
・トランジスタを用いた擬似高抵抗を実現する。
図6は、上記実施形態の第1変形例に係るチャージポンプ回路1Bの構成を示すブロック図である。本変形例と上記実施形態との相違点は、駆動回路の構成である。本変形例の駆動回路2Bは、クロック部、アドレスカウンタ部、及びメモリ部を各制御信号毎に有している。具体的には、クロック部11〜14が、単一のクロック部15からの共通のクロック信号CL0を分周することにより、クロック信号CL1〜CL4を生成する。これらのクロック信号CL1〜CL4の周期は、互いに同じであってもよく、異なっていてもよい。アドレスカウンタ部21〜24は、クロック部11〜14からクロック信号CL1〜CL4をそれぞれ受け、これらのクロック信号に従って、出力するアドレスAD1〜AD4を周期的に、例えば1ずつ変更(カウントアップ)する。メモリ部31〜34は、トランジスタ55〜58(図2を参照)をそれぞれ制御するための二値信号をアドレス毎に予め記憶しており、アドレスカウンタ部21〜24からそれぞれ提供されるアドレスAD1〜AD4に従って、二値信号を出力する。電圧レベル変換部71〜74は、これらの二値信号に基づいて、トランジスタ55〜58の駆動に適した大きさの電圧信号である制御信号S1〜S4を生成し、昇圧部40へ出力する。
図7は、上記実施形態の第2変形例に係る昇圧部41の構成を示す回路図である。この昇圧部41は、図2に示された単位回路部52を6個備えており、それらの単位回路部52は互いに直列に接続されている。そして、初段の単位回路部52は基本電源51の電圧Vinを2倍に昇圧し、第2段の単位回路部52は初段の単位回路部52からの出力電圧を2倍に昇圧し、以降、各単位回路部52が前段の単位回路部52からの出力電圧を2倍に昇圧する。これにより、最終的な出力電圧Voutの大きさは、ほぼ64×Vinとなる。
Claims (6)
- 複数のコンデンサ及び複数のスイッチの組み合わせによって電圧を上昇させるチャージポンプ回路を駆動する回路であって、
クロック信号を生成するクロック部と、
前記クロック信号に従ってアドレスを変更するアドレスカウンタ部と、
前記複数のスイッチを制御するための二値信号をアドレス毎に予め記憶しており、前記アドレスカウンタ部から提供されるアドレスに従って前記二値信号を出力するメモリ部と、を備え、
前記チャージポンプ回路は、互いに直列に接続された複数の単位回路部を有し、
各単位回路部は、第1及び第2のコンデンサと、第1〜第4のスイッチとを有し、
前記第1のスイッチの一方の端子には入力電圧が入力され、前記第1のスイッチの他方の端子は、前記第1のコンデンサの一方の電極と、前記第2のスイッチの一方の端子とに電気的に接続され、
前記第2のスイッチの他方の端子は、前記第2のコンデンサの一方の電極に電気的に接続され、
前記第2のコンデンサの他方の電極は基準電位線に電気的に接続され、
前記第3のスイッチの一方の端子は、第1のノードを介して、前記第4のスイッチの一方の端子に電気的に接続され、
前記第1のコンデンサの他方の電極は前記第1のノードに電気的に接続され、
前記第3のスイッチの他方の端子には前記入力電圧が入力され、
前記第4のスイッチの他方の端子は前記基準電位線に電気的に接続され、
前記二値信号に対応する制御信号が前記第1〜第4のスイッチの各制御端子に入力され、
前記メモリ部は、各単位回路部において互いに直列に接続された前記スイッチの双方を短絡防止のために非接続状態とする二値信号を記憶する短絡防止アドレスを有し、
前記アドレスカウンタ部は、前記互いに直列に接続されたスイッチの双方の状態を変更するアドレスを提供する前に前記短絡防止アドレスを提供する、
チャージポンプ回路用の駆動回路。 - 複数のコンデンサ及び複数のスイッチの組み合わせによって電圧を上昇させるチャージポンプ回路を駆動する回路であって、
クロック信号を生成するクロック部と、
前記クロック信号に従ってアドレスを変更するアドレスカウンタ部と、
前記複数のスイッチを制御するための二値信号をアドレス毎に予め記憶しており、前記アドレスカウンタ部から提供されるアドレスに従って前記二値信号を出力するメモリ部と、を備え、
前記チャージポンプ回路は、互いに直列に接続された複数の単位回路部を有し、
各単位回路部は、第1及び第2のコンデンサと、第1〜第4のスイッチとを有し、
前記第1のスイッチの一方の端子には入力電圧が入力され、前記第1のスイッチの他方の端子は、前記第1のコンデンサの一方の電極と、前記第2のスイッチの一方の端子とに電気的に接続され、
前記第2のスイッチの他方の端子は、前記第2のコンデンサの一方の電極に電気的に接続され、
前記第2のコンデンサの他方の電極は基準電位線に電気的に接続され、
前記第3のスイッチの一方の端子は、第1のノードを介して、前記第4のスイッチの一方の端子に電気的に接続され、
前記第1のコンデンサの他方の電極は前記第1のノードに電気的に接続され、
前記第3のスイッチの他方の端子には前記入力電圧が入力され、
前記第4のスイッチの他方の端子は前記基準電位線に電気的に接続され、
前記二値信号に対応する制御信号が前記第1〜第4のスイッチの各制御端子に入力され、
前記メモリ部は、各単位回路部において前記第1〜第4のスイッチを非接続状態とする二値信号を記憶する短絡防止アドレスを有し、
前記アドレスカウンタ部は、各スイッチの状態を変更するアドレスを提供する前に前記短絡防止アドレスを提供する、
チャージポンプ回路用の駆動回路。 - 前記メモリ部は、各スイッチ毎に、二以上の動作モードにそれぞれ対応する二以上の前記二値信号をそれぞれ異なる空間に記憶している、請求項1又は2に記載のチャージポンプ回路用の駆動回路。
- 複数のコンデンサ及び複数のスイッチの組み合わせを有し、入力電圧を上昇させて出力する昇圧部と、
クロック信号を生成するクロック部と、
前記クロック信号に従ってアドレスを変更するアドレスカウンタ部と、
前記複数のスイッチを制御するための二値信号をアドレス毎に予め記憶しており、前記アドレスカウンタ部から提供されるアドレスに従って前記二値信号を出力するメモリ部と、を備え、
前記昇圧部は、互いに直列に接続された複数の単位回路部を有し、
各単位回路部は、第1及び第2のコンデンサと、第1〜第4のスイッチとを有し、
前記第1のスイッチの一方の端子には入力電圧が入力され、前記第1のスイッチの他方の端子は、前記第1のコンデンサの一方の電極と、前記第2のスイッチの一方の端子とに電気的に接続され、
前記第2のスイッチの他方の端子は、前記第2のコンデンサの一方の電極に電気的に接続され、
前記第2のコンデンサの他方の電極は基準電位線に電気的に接続され、
前記第3のスイッチの一方の端子は、第1のノードを介して、前記第4のスイッチの一方の端子に電気的に接続され、
前記第1のコンデンサの他方の電極は前記第1のノードに電気的に接続され、
前記第3のスイッチの他方の端子には前記入力電圧が入力され、
前記第4のスイッチの他方の端子は前記基準電位線に電気的に接続され、
前記二値信号に対応する制御信号が前記第1〜第4のスイッチの各制御端子に入力され、
前記メモリ部は、各単位回路部において互いに直列に接続された前記スイッチの双方を短絡防止のために非接続状態とする二値信号を記憶する短絡防止アドレスを有し、
前記アドレスカウンタ部は、前記互いに直列に接続されたスイッチの双方の状態を変更するアドレスを提供する前に前記短絡防止アドレスを提供する、
チャージポンプ回路。 - 複数のコンデンサ及び複数のスイッチの組み合わせを有し、入力電圧を上昇させて出力する昇圧部と、
クロック信号を生成するクロック部と、
前記クロック信号に従ってアドレスを変更するアドレスカウンタ部と、
前記複数のスイッチを制御するための二値信号をアドレス毎に予め記憶しており、前記アドレスカウンタ部から提供されるアドレスに従って前記二値信号を出力するメモリ部と、を備え、
前記昇圧部は、互いに直列に接続された複数の単位回路部を有し、
各単位回路部は、第1及び第2のコンデンサと、第1〜第4のスイッチとを有し、
前記第1のスイッチの一方の端子には入力電圧が入力され、前記第1のスイッチの他方の端子は、前記第1のコンデンサの一方の電極と、前記第2のスイッチの一方の端子とに電気的に接続され、
前記第2のスイッチの他方の端子は、前記第2のコンデンサの一方の電極に電気的に接続され、
前記第2のコンデンサの他方の電極は基準電位線に電気的に接続され、
前記第3のスイッチの一方の端子は、第1のノードを介して、前記第4のスイッチの一方の端子に電気的に接続され、
前記第1のコンデンサの他方の電極は前記第1のノードに電気的に接続され、
前記第3のスイッチの他方の端子には前記入力電圧が入力され、
前記第4のスイッチの他方の端子は前記基準電位線に電気的に接続され、
前記二値信号に対応する制御信号が前記第1〜第4のスイッチの各制御端子に入力され、
前記メモリ部は、各単位回路部において前記第1〜第4のスイッチを非接続状態とする二値信号を記憶する短絡防止アドレスを有し、
前記アドレスカウンタ部は、各スイッチの状態を変更するアドレスを提供する前に前記短絡防止アドレスを提供する、
チャージポンプ回路。 - 前記メモリ部は、各スイッチ毎に、二以上の動作モードにそれぞれ対応する二以上の前記二値信号をそれぞれ異なる空間に記憶している、請求項4または5に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108950A JP6730849B2 (ja) | 2016-05-31 | 2016-05-31 | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108950A JP6730849B2 (ja) | 2016-05-31 | 2016-05-31 | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017216813A JP2017216813A (ja) | 2017-12-07 |
JP6730849B2 true JP6730849B2 (ja) | 2020-07-29 |
Family
ID=60575906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108950A Active JP6730849B2 (ja) | 2016-05-31 | 2016-05-31 | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6730849B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110534066B (zh) * | 2018-05-24 | 2022-08-05 | 格科微电子(上海)有限公司 | Lcd驱动芯片的电源控制方法 |
US11422599B2 (en) | 2020-03-31 | 2022-08-23 | Siliconch Systems Pvt Ltd | System and method for soft-start scheme to control inrush current for VCONN in USB-C interface |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073192B2 (ja) * | 2000-11-17 | 2008-04-09 | 三洋電機株式会社 | 昇圧システム |
JP3931615B2 (ja) * | 2001-10-17 | 2007-06-20 | 株式会社デンソー | 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置 |
JP2003317488A (ja) * | 2002-04-19 | 2003-11-07 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
JP4717458B2 (ja) * | 2004-03-30 | 2011-07-06 | ローム株式会社 | 電圧生成装置 |
JP2007240632A (ja) * | 2006-03-06 | 2007-09-20 | Seiko Epson Corp | ソースドライバ、電気光学装置及び電子機器 |
US8937822B2 (en) * | 2011-05-08 | 2015-01-20 | Paul Wilkinson Dent | Solar energy conversion and utilization system |
-
2016
- 2016-05-31 JP JP2016108950A patent/JP6730849B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017216813A (ja) | 2017-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741898B2 (en) | Charge pump circuit for high voltage generation | |
US6359798B1 (en) | Charge pump voltage converter | |
US7116156B2 (en) | Charge pump circuit | |
US7282985B2 (en) | Charge pump with at least two outputs | |
JP5142861B2 (ja) | 内部電圧発生回路 | |
US6707335B2 (en) | Control method of charge-pump circuit | |
JP4193462B2 (ja) | 昇圧回路 | |
JP2007257813A5 (ja) | ||
JP2011120407A (ja) | チャージポンプ回路 | |
JPH0519311B2 (ja) | ||
JP2008243281A (ja) | 電源電圧発生回路 | |
JP2010119226A (ja) | チャージポンプ回路 | |
JP2012135146A (ja) | 昇圧回路 | |
JP6730849B2 (ja) | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 | |
US20120139619A1 (en) | High voltage generator and method of generating high voltage | |
US7683699B2 (en) | Charge pump | |
JP3548161B2 (ja) | チャージポンプ回路 | |
JP2009289979A (ja) | 昇圧回路 | |
JP2007129828A (ja) | チャージポンプ回路 | |
CN101594052A (zh) | 升压电路 | |
JP5185908B2 (ja) | チャージポンプ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP4624127B2 (ja) | チャージポンプ回路 | |
JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
KR20090017193A (ko) | 단위전하펌프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6730849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |