JP2007129828A - チャージポンプ回路 - Google Patents

Abstract

【課題】基準電圧と異なる２つの電圧を出力するチャージポンプ回路の回路規模を小さくする。
【解決手段】第１の電圧Ｖｏｕｔ＋を生成する第１のチャージポンプ回路部１０２と、第２の電圧Ｖｏｕｔ−を生成する第２のチャージポンプ回路部１０４と、第１のチャージポンプ回路部１０２と第２のチャージポンプ回路部１０４とに備えられるスイッチング素子３０ａ〜３０ｃ，４０ａ〜４０ｃに接続され、スイッチング素子３０ａ〜３０ｃ，４０ａ〜４０ｃを駆動する駆動パルスを供給するバッファ素子５６ａ，５６ｂを含む駆動パルス供給部１０８と、コンデンサ３２ａ〜３２ｃ，４２ａ〜４２ｃを介して第１のチャージポンプ回路部１０２及び第２のチャージポンプ回路部１０４に接続され、コンデンサ３２ａ〜３２ｃ，４２ａ〜４２ｃを充電するクロックパルスを生成する充電パルス供給部１０６と、を備えることにより上記課題を解決することができる。
【選択図】図１

Description

本発明は、基準電圧と異なる２つの電圧、例えば、正及び負の電位を出力するチャージポンプ回路に関する。

コンデンサとスイッチング素子との組を複数組み合わせて、電圧を昇圧又は降圧して出力するチャージポンプ回路が広く用いられている。

例えば、電圧を昇圧するチャージポンプ回路は、図３に示すように、スイッチング素子１０ａ〜１０ｃ、コンデンサ１２ａ〜１２ｃ、バッファ素子１４ａ，１４ｂ、バッファ素子１６ａ〜１６ｃを含んで構成される。スイッチング素子１０ａ〜１０ｃとしては電界効果型トランジスタ（ＭＯＳＦＥＴ）を用いている。

図３に示すチャージポンプ回路において、クロックパルスφ＋とφ−とは逆位相で変化する。また、クロックパルスφ＋がハイレベルの時にクロックパルスφｔ１，φｔ３がハイレベルとなり、クロックパルスφ＋がローレベルの時にクロックパルスφｔ１，φｔ３もローレベルとなる。なお、クロックパルスφ＋及びφ−のパルス高さは共に電圧Ｖｃｃであるとする。これによって、図４に示すように、電圧Ｖａ，Ｖｂ，Ｖｃと順に電圧が昇圧されて、出力電圧Ｖｏｕｔは電源電圧Ｖｃｃより２Ｖｃｃ高い電圧となる。なお、図４では、横軸が時間、縦軸が電位を示し、縦軸の上に向かうに従って高い電圧を示している。

また、電圧を降圧するチャージポンプ回路は、図５に示すように、スイッチング素子２０ａ〜２０ｃ、コンデンサ２２ａ〜２２ｃ、バッファ素子２４ａ，２４ｂ、バッファ素子２６ａ〜２６ｃを含んで構成される。スイッチング素子２０ａ〜２０ｃとしては電界効果型トランジスタ（ＭＯＳＦＥＴ）を用いている。

図５に示すチャージポンプ回路において、クロックパルスφ＋とφ−とは逆位相で変化する。また、クロックパルスφ＋がハイレベルの時にクロックパルスφｔもハイレベルとなり、クロックパルスφ＋がローレベルの時にクロックパルスφｔもローレベルとなる。なお、クロックパルスφ＋及びφ−のパルス高さは共に電圧Ｖｃｃであるとする。これによって、図６に示すように、電圧Ｖａ，Ｖｂ，Ｖｃと順に電圧が降圧されて、出力電圧Ｖｏｕｔは基準電圧（接地電位）より２Ｖｃｃ低い電圧となる。なお、図６では、横軸が時間、縦軸が電位を示し、縦軸の上に向かうに従って高い電圧を示している。

特開２００５−１０２３７５号公報

上記従来技術では、基準電位（接地電位）に対して正の電圧を昇圧して出力するチャージポンプ回路と、基準電位（接地電位）に対して負の電圧を降圧して出力するチャージポンプ回路とが別の回路として提供されている。そのため、正及び負の両方の電圧を必要とする場合には二つのチャージポンプ回路を設ける必要があり、回路規模が大きくなり、製造コストが増大する問題がある。

また、チャージポンプ回路の各段のスイッチング素子とされるＭＯＳＦＥＴを制御するバッファ素子に供給される電源として各段のコンデンサの蓄積電圧が印加されている。したがって、バッファ素子から出力可能なパルスの振幅が小さく、スイッチング素子となるＭＯＳＦＥＴの駆動能力も小さくなり、スイッチング素子での損失が大きくなる。その結果、出力能力が低くなってしまう問題がある。

そこで、本発明は、上記従来の問題の少なくとも１つを解決することができる基準電圧とは異なる２つ電圧、例えば、正及び負の電位を出力するチャージポンプ回路を提供することを目的とする。

本発明は、基準電位と異なった第１の電圧と、前記基準電位及び前記第１の電圧と異なる第２の電圧とを生成するチャージポンプ回路であって、コンデンサに接続され、複数のスイッチング素子を含んで構成され、前記第１の電圧を生成する第１のチャージポンプ回路部と、コンデンサに接続され、複数のスイッチング素子を含んで構成され、前記第２の電圧を生成する第２のチャージポンプ回路部と、前記第１のチャージポンプ回路部と前記第２のチャージポンプ回路部とに備えられる前記スイッチング素子に接続され、前記スイッチング素子を駆動する駆動パルスを供給するバッファ素子を含む駆動パルス供給部と、前記コンデンサを介して前記第１のチャージポンプ回路部及び前記第２のチャージポンプ回路部に接続され、前記コンデンサを充電するクロックパルスを生成する充電パルス供給部と、を備えることを特徴とする。

具体的には、前記昇圧型チャージポンプ回路部及び前記降圧型チャージポンプ回路部では、スイッチング素子として電界効果型トランジスタ（ＭＯＳＦＥＴ）を適用することが好適である。この場合、前記駆動パルス供給部は、ＭＯＳＦＥＴのゲートに対してゲートパルスを出力する。

このように、本発明の実施の形態では、駆動パルスを出力する駆動パルス供給部が昇圧型チャージポンプ回路部及び降圧型チャージポンプ回路部に共通に設けられているので、基準電位（接地電位）に対して正及び負の電圧を出力するチャージポンプ回路の構成を簡素化することができる。その結果、チャージポンプ回路をＩＣチップ化したときの外部ピンの本数を低減できると共に、回路の製造の歩留まりを高め、製造コストを低減することができる。

ここで、前記第１のチャージポンプ回路部は昇圧型チャージポンプ回路であり、前記第２のチャージポンプ回路部は降圧型チャージポンプ回路であり、前記第１の電圧は前記基準電圧よりも高く昇圧された電圧であり、前記第２の電圧は前記基準電圧よりも低く降圧された電圧であることが好適である。

さらに、前記駆動パルス供給部に含まれる前記バッファ素子は、前記第１のチャージポンプ回路部で生成された基準電位より高い前記第１の電圧と、前記第２のチャージポンプ回路部で生成された基準電位より低い前記第２の電圧と、を電源としていることが好適である。

このように、駆動パルス供給部に含まれるバッファ素子の電源として前記昇圧型チャージポンプ回路部及び前記降圧型チャージポンプ回路部で昇圧又は降圧された電圧を用いることによって、バッファ素子の出力電圧を従来よりも広い範囲で変化させることができる。したがって、前記昇圧型チャージポンプ回路部及び前記降圧型チャージポンプ回路部が含まれるスイッチング素子に対して高い駆動能力（電流能力）を得ることができる。その結果、チャージポンプ回路の損失を低減でき、出力効率を高めることができる。

本発明によれば、基準電圧とは異なる２つの電圧、例えば、正及び負の電位を出力するチャージポンプ回路の回路規模を小さくすることができる。また、チャージポンプ回路の損失を低減し、出力を高めることができる。

本発明の実施の形態におけるチャージポンプ回路１００は、図１に示すように、昇圧型チャージポンプ回路部１０２、降圧型チャージポンプ回路部１０４、充電パルス供給部１０６及び駆動パルス供給部１０８を含んで構成される。

昇圧型チャージポンプ回路部１０２は、電界効果トランジスタ（ＭＯＳＦＥＴ）３０ａ〜３０ｃ、コンデンサ３２ａ〜３２ｃを含んで構成される。降圧型チャージポンプ回路部１０４は、電界効果トランジスタ（ＭＯＳＦＥＴ）４０ａ〜４０ｃ、コンデンサ４２ａ〜４２ｃを含んで構成される。充電パルス供給部１０６は、バッファ素子５４ａ，５４ｂを含んで構成される。また、駆動パルス供給部１０８は、バッファ素子５６ａ，５６ｂを含んで構成される。

昇圧型チャージポンプ回路部１０２では、Ｐ型のＭＯＳＦＥＴ３０ａ〜３０ｃをスイッチング素子として用いている。ＭＯＳＦＥＴ３０ａのドレインは電源に接続され、電圧Ｖｃｃに保持されている。ＭＯＳＦＥＴ３０ａのソースとＭＯＳＦＥＴ３０ｂのドレインとが接続され、その接続点にコンデンサ３２ａの一端が接続される。コンデンサ３２ａの他端は、充電パルス供給部１０６のバッファ素子５４ａの出力端に接続される。また、ＭＯＳＦＥＴ３０ｂのソースとＭＯＳＦＥＴ３０ｃのドレインとが接続され、その接続点にコンデンサ３２ｂの一端が接続される。コンデンサ３２ｂの他端は、充電パルス供給部１０６のバッファ素子５４ｂの出力端に接続される。ＭＯＳＦＥＴ３０ｃのソースは、コンデンサ３２ｃを介して接地されると共に第１の出力端子Ｔ１となる。

降圧型チャージポンプ回路部１０４では、Ｎ型のＭＯＳＦＥＴ４０ａ〜４０ｃをスイッチング素子として用いている。ＭＯＳＦＥＴ４０ａのドレインは接地され、基準電位（ここでは、接地電位ＧＮＤ）に保持されている。ＭＯＳＦＥＴ４０ａのソースとＭＯＳＦＥＴ４０ｂのドレインとが接続され、その接続点にコンデンサ４２ａの一端が接続される。コンデンサ４２ａの他端は、充電パルス供給部１０６のバッファ素子５４ａの出力端に接続される。また、ＭＯＳＦＥＴ４０ｂのソースとＭＯＳＦＥＴ４０ｃのドレインとが接続され、その接続点にコンデンサ４２ｂの一端が接続される。コンデンサ４２ｂの他端は、充電パルス供給部１０６のバッファ素子５４ｂの出力端に接続される。ＭＯＳＦＥＴ４０ｃのソースは、コンデンサ４２ｃを介して接地されると共に第２の出力端子Ｔ２となる。

バッファ素子５４ａの入力端には充電用のクロックパルスφ＋が印加され、バッファ素子５４ｂの入力端には充電用のクロックパルスφ−が印加される。一方、バッファ素子５６ａの入力端には駆動用パルスφｔ１が印加され、バッファ素子５６ｂの入力端には駆動用パルスφｔ２が印加される。駆動用パルスφｔ１とφｔ２とは互いに異なるタイミングで変化するパルスとする。バッファ素子５６ａの出力端はＭＯＳＦＥＴ３０ａ，３０ｃ，４０ａ，４０ｃのゲートに接続され、バッファ素子５６ｂの出力端はＭＯＳＦＥＴ３０ｂ，４０ｂのゲートに接続される。なお、バッファ素子５６ａ，５６ｂの正及び負の電源端子は共に第１の出力端子Ｔ１及び第２の出力端子Ｔ２に接続され、バッファ素子５６ａ，５６ｂは昇圧型チャージポンプ回路部１０２の出力電圧Ｖｏｕｔ＋と降圧型チャージポンプ回路部１０４の出力電圧Ｖｏｕｔ−に電源電圧として作動させられる。

図２に、本実施の形態におけるチャージポンプ回路１００の作用を説明するタイミングチャートを示す。図２において、横軸は時間を示し、縦軸は電位を示し、縦軸の上に向かうに従って高い電圧を示している。

クロックパルスφ＋とクロックパルスφ−とは所定の周期で互いに逆位相を有するように変化する。また、駆動パルスφｔ１はクロックパルスφ＋と同相で変化し、駆動パルスφｔ２はクロックパルスφ−と同相で変化する。なお、ここでは説明を簡単にするためにクロックパルスφ＋及びφ−のパルス振幅は電源電圧Ｖｃｃと等しいものとする。

昇圧型チャージポンプ回路部１０２では、クロックパルスφ＋がローレベル及びクロックパルスφ−がハイレベルとなるタイミングでＭＯＳＦＥＴ３０ａ，３０ｃがオン状態、ＭＯＳＦＥＴ３０ｂがオフ状態となる。これによって、コンデンサ３２ａの一端の電位Ｖａは電源電圧Ｖｃｃに等しくなり、コンデンサ３２ａの他端はクロックパルスφ＋のローレベルに等しくなる。次に、クロックパルスφ＋がハイレベル及びクロックパルスφ−がローレベルに変化するタイミングでＭＯＳＦＥＴ３０ａ，３０ｃがオフ状態となり、ＭＯＳＦＥＴ３０ｂがオン状態となる。クロックパルスφ＋がハイレベルになることによって、コンデンサ３２ａの一端の電位Ｖａは、電源電圧Ｖｃｃよりクロックパルスφ＋のパルス振幅分（＝Ｖｃｃ）高く持ち上げられ、基準電位（接地電位）を基準として電源電圧Ｖｃｃの２倍高い電位となる。ＭＯＳＦＥＴ３０ｂがオン状態であるので、コンデンサ３２ ｂの一端の電位Ｖｂは電位Ｖａと等しくなり、コンデンサ３２ｂの他端はクロックパルスφ−のローレベルと等しくなる。次に、クロックパルスφ＋がローレベル及びクロックパルスφ−がハイレベルに変化するタイミングでＭＯＳＦＥＴ３０ａ，３０ｃがオン状態に戻り、ＭＯＳＦＥＴ３０ｂがオフ状態に戻る。クロックパルスφ−がハイレベルになることによって、コンデンサ３２ｂの一端の電位Ｖｂは、基準電位（接地電位）を基準として電源電圧Ｖｃｃの３倍高い電位に持ち上げられる。ＭＯＳＦＥＴ３０ｃがオン状態であるので、コンデンサ３２ｃの一端の電位Ｖｃは電位Ｖｂに等しくなる。すなわち、基準電位（接地電位）と電位Ｖｃの電位差３Ｖｃｃが第１の出力電圧Ｖｏｕｔ＋となる。このようにして、昇圧型チャージポンプ回路部１０２からは基準電位（接地電位ＧＮＤ）に対して電位差３Ｖｃｃだけ昇圧された電圧が出力される。

降圧型チャージポンプ回路部１０４では、クロックパルスφ＋がハイレベル及びクロックパルスφ−がローレベルとなるタイミングでＭＯＳＦＥＴ４０ａ，４０ｃがオン状態、ＭＯＳＦＥＴ４０ｂがオフ状態となる。これによって、コンデンサ４２ａの一端の電位Ｖｄは基準電位（接地電位）と等しくなり、コンデンサ４２ａの他端はクロックパルスφ＋のハイレベルに等しくなる。次に、クロックパルスφ＋がローレベル及びクロックパルスφ−がハイレベルに変化するタイミングでＭＯＳＦＥＴ４０ａ，４０ｃがオフ状態となり、ＭＯＳＦＥＴ４０ｂがオン状態となる。クロックパルスφ＋がローレベルになることによって、コンデンサ４２ａの一端の電位Ｖｄは基準電位（接地電位）に対して電源電圧Ｖｃｃ分降圧される。ＭＯＳＦＥＴ４０ｂがオン状態であるので、コンデンサ４２ｂの一端の電位Ｖｅは電位Ｖｄと等しくなり、コンデンサ４２ｂの他端の電位はクロックパルスφ−のハイレベルに等しくなる。次に、クロックパルスφ＋がハイレベル及びクロックパルスφ−がローレベルに変化するタイミングでＭＯＳＦＥＴ４０ａ，４０ｃがオン状態に戻り、ＭＯＳＦＥＴ４０ｂがオフ状態に戻る。クロックパルスφ−がローレベルになることによって、コンデンサ４２ｂの一端の電位Ｖｂは、基準電位（ここでは接地電位ＧＮＤ）に対して電源電圧Ｖｃｃの２倍低い電位に降圧される。ＭＯＳＦＥＴ４０ｃがオン状態であるので、コンデンサ４２ｃの一端の電位Ｖｆは電位Ｖｅと等しくなる。すなわち、基準電位（接地電位）に対して電位差２Ｖｃｃ低い電位が第２の出力電圧Ｖｏｕｔ＋となる。このようにして、降圧型チャージポンプ回路部１０４からは基準電位（接地電位ＧＮＤ）に対して電位差２Ｖｃｃだけ降圧された電圧が出力される。

このように、本発明の実施の形態では、駆動パルスφｔ１，φｔ２を出力する駆動パルス供給部１０８が昇圧型チャージポンプ回路部１０２及び降圧型チャージポンプ回路部１０４に共通に設けられているので、基準電位（接地電位）に対して正及び負の電圧を出力するチャージポンプ回路１００の構成を簡素化することができる。その結果、チャージポンプ回路１００をＩＣチップ化したときの外部ピンの本数を低減できると共に、回路の製造の歩留まりを高め、製造コストを低減することができる。

さらに、駆動パルス供給部１０８に含まれるバッファ素子５６ａ，５６ｂの電源として出力電圧Ｖｏｕｔ＋と出力電圧Ｖｏｕｔ−とを用いることによって、バッファ素子５６ａ，５６ｂの出力電圧を従来よりも広い範囲で変化させることができ、昇圧型チャージポンプ回路部１０２及び降圧型チャージポンプ回路部１０４に含まれるＭＯＳＦＥＴ３０ａ〜３０ｃ，４０ａ〜４０ｃ（スイッチング素子）に対して高い駆動能力（電流能力）を得ることができる。その結果、ＭＯＳＦＥＴ３０ａ〜３０ｃ，４０ａ〜４０ｃ（スイッチング素子）における損失を低減でき、チャージポンプ回路１００の出力効率を高めることができる。

なお、本実施の形態では、昇圧型チャージポンプ回路部１０２及び降圧型チャージポンプ回路部１０４の各々を３段のスイッチング素子の直列回路で構成したが、これに限定されるものではなく、スイッチング素子の段数を変更してもよい。また、駆動パルス供給部１０８に含まれるバッファ素子５６ａ，５６ｂの電源として昇圧型チャージポンプ回路部１０２及び降圧型チャージポンプ回路部１０４の最終段の出力を用いたが、必要な駆動能力に応じて昇圧型チャージポンプ回路部１０２及び降圧型チャージポンプ回路部１０４の中間の充電電圧を用いてもよい。

また、本実施の形態では、２つのチャージポンプ回路はそれぞれ昇圧型チャージポンプ回路と降圧型チャージポンプ回路で構成したが、これに限定されるものではなく、２つの昇圧型チャージポンプ回路で構成することもできるし、又は、２つの降圧型チャージポンプ回路で構成することもできる。同じ極性で電位の異なる２つの電圧を生成する場合であって、２つの電圧の電位差が大きい場合には、２つの電圧それぞれに応じて独立でチャージポンプ回路を設けることで、昇圧型又は降圧型のチャージポンプ回路を含む電源回路での消費電力を低減することができる。

本発明の実施の形態におけるチャージポンプ回路の構成を示す図である。 本発明の実施の形態におけるチャージポンプ回路の作用を説明するタイミングチャートである。 従来のチャージポンプ回路の構成を示す図である。 従来のチャージポンプ回路の作用を説明するタイミングチャートである。 従来のチャージポンプ回路の構成を示す図である。 従来のチャージポンプ回路の作用を説明するタイミングチャートである。

符号の説明

１０ａ-１０ｃ，２０ａ-２０ｃ，３０ａ-３０ｃ，４０ａ-４０ｃ スイッチング素子、１２ａ-１２ｃ，２２ａ-２２ｃ，３２ａ-３２ｃ，４２ａ-４２ｃ コンデンサ、２４ａ，２４ｂ，５４ａ，５４ｂ バッファ素子、１４ａ，１４ｂ，１６ａ-１６ｃ，２６ａ-２６ｃ，５６ａ，５６ｂ バッファ素子、１００ チャージポンプ回路、１０２ 昇圧型チャージポンプ回路部、１０４ 降圧型チャージポンプ回路部、１０６ 充電パルス供給部、１０８ 駆動パルス供給部。

Claims (3)

1. 基準電位と異なった第１の電圧と、前記基準電位及び前記第１の電圧と異なる第２の電圧とを生成するチャージポンプ回路であって、
   コンデンサに接続され、複数のスイッチング素子を含んで構成され、前記第１の電圧を生成する第１のチャージポンプ回路部と、
   コンデンサに接続され、複数のスイッチング素子を含んで構成され、前記第２の電圧を生成する第２のチャージポンプ回路部と、
   前記第１のチャージポンプ回路部と前記第２のチャージポンプ回路部とに備えられる前記スイッチング素子に接続され、前記スイッチング素子を駆動する駆動パルスを供給するバッファ素子を含む駆動パルス供給部と、
   前記コンデンサを介して前記第１のチャージポンプ回路部及び前記第２のチャージポンプ回路部に接続され、前記コンデンサを充電するクロックパルスを生成する充電パルス供給部と、
   を備えることを特徴とするチャージポンプ回路。
2. 請求項１に記載のチャージポンプ回路において、
   前記第１のチャージポンプ回路部は昇圧型チャージポンプ回路であり、前記第２のチャージポンプ回路部は降圧型チャージポンプ回路であり、
   前記第１の電圧は前記基準電圧よりも高く昇圧された電圧であり、前記第２の電圧は前記基準電圧よりも低く降圧された電圧であることを特徴とするチャージポンプ回路。
3. 請求項２に記載のチャージポンプ回路において、
   前記駆動パルス供給部に含まれる前記バッファ素子は、前記第１のチャージポンプ回路部で生成された基準電位より高い前記第１の電圧と、前記第２のチャージポンプ回路部で生成された基準電位より低い前記第２の電圧と、を電源としていることを特徴とするチャージポンプ回路。

Images