KR20090017193A - 단위전하펌프 - Google Patents
단위전하펌프 Download PDFInfo
- Publication number
- KR20090017193A KR20090017193A KR1020070081758A KR20070081758A KR20090017193A KR 20090017193 A KR20090017193 A KR 20090017193A KR 1020070081758 A KR1020070081758 A KR 1020070081758A KR 20070081758 A KR20070081758 A KR 20070081758A KR 20090017193 A KR20090017193 A KR 20090017193A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- node
- charge transfer
- transfer transistor
- boost
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
구 분 | 용도 |
DDVDH | Source Line Power |
VGH | Gate Line High Voltage |
VGL | Gate Line Low Voltage |
node name | node voltage | |
t4 | t1 | |
CLK0 | 0V | VCI |
CLK1 | VCI | 0V |
CLK2 | 0V | VCI |
CLK3 | VCI | 0V |
VN0 | VCI | 2VCI |
VN3 | 2VCI | VCI |
VN1 | 2VCI | VCI |
VN2 | VCI | 2VCI |
Claims (12)
- 입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1);상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트에 프리차지 제어신호를 인가하는 프리차지 제어부(410, 420);상기 제1PMOS 전하전달 트랜지스터의 벌크에 제1벌크바이어스를 공급하고 상기 제2PMOS 전하전달 트랜지스터의 벌크에 제2벌크바이어스를 공급하는 벌크바이어스공급부(430, 440);복수 개의 제어클럭신호에 응답하여 상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트 단자와 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C0 ~ C3); 및일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 부스트랩 노드 과전압 방지부(450)를 구비하며,상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되는(Cross Coupled) 것을 특징으로 하는 단위전하펌프.
- 제1항에 있어서, 상기 프리차지 제어부는,상기 제1NMOS 전하전달 트랜지스터의 게이트에 제1프리차지 제어신호를 인가하는 제1프리차지 제어회로(410); 및상기 제2NMOS 전하전달 트랜지스터의 게이트에 제2프리차지 제어신호를 인가하는 제2프리차지 제어회로(420)를 구비하며,상기 제1프리차지 제어회로는,일 단자, 게이트 단자 및 벌크에 상기 입력전압이 인가되고 다른 일 단자로 상기 제1프리차지 제어신호를 생성하는 제3NMOS 프리차지 트랜지스터(MN3); 및일 단자 및 벌크에 상기 입력전압이 인가되고 게이트에 상기 제2프리차지 제어신호가 인가되며 다른 일 단자로 상기 제1프리차지 제어신호를 생성하는 제4NMOS 프리차지 트랜지스터(MN4)를 구비하며,상기 제2프리차지 제어회로는,일 단자 및 벌크에 상기 입력전압이 인가되고 게이트에 상기 제1프리차지 제어신호가 인가되며 다른 일 단자로 상기 제2프리차지 제어신호를 생성하는 제5NMOS 프리차지 트랜지스터(MN5); 및일 단자, 게이트 단자 및 벌크에 상기 입력전압이 인가되고 다른 일 단자로 상기 제2프리차지 제어신호를 생성하는 제6NMOS 프리차지 트랜지스터(MN6)를 구비 하는 것을 특징으로 하는 단위전하펌프.
- 제1항에 있어서, 상기 부스트랩 노드 과전압 방지부(450)는,일 단자가 상기 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트가 상기 출력단자에 연결되며 벌크에 상기 제1벌크바이어스가 인가되는 제1PMOS 과전압방지 트랜지스터(MP7); 및일 단자가 상기 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트가 상기 출력단자에 연결되며 벌크에 상기 제2벌크바이어스가 인가되는 제2PMOS 과전압방지 트랜지스터(MP8)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제1항에 있어서, 펌핑 전하 저장부(C0 ~ C3)는,일 단자에 제1제어클럭신호(CLK0)가 인가되고 다른 일 단자가 상기 제1NMOS 전하전달 트랜지스터의 게이트에 연결된 제1펌핑 커패시터(C0);일 단자에 제2제어클럭신호(CLK1)가 인가되고 다른 일 단자가 상기 제1부스트랩 노드에 연결된 제2펌핑 커패시터(C1);일 단자에 제3제어클럭신호(CLK2)가 인가되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 제3펌핑 커패시터(C2); 및일 단자에 제4제어클럭신호(CLK3)가 인가되고 다른 일 단자가 상기 제2NMOS 전하전달 트랜지스터의 게이트에 연결된 제4펌핑 커패시터(C3)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제4항에 있어서, 상기 단위전하펌프는,상기 제1제어클럭신호(CLK0) 내지 제4제어클럭신호CLK3)의 구동능력을 향상시키는 제어클럭신호 구동부(I0 ~I3)를 더 구비하며,상기 제어클럭신호 구동부는,입력단자에 상기 제1제어클럭제어신호가 인가되며 출력단자가 상기 제1펌핑 커패시터의 일 단자에 연결된 제1인버터(I0);입력단자에 상기 제2제어클럭제어신호가 인가되며 출력단자가 상기 제2펌핑 커패시터의 일 단자에 연결된 제2인버터(I1);입력단자에 상기 제3제어클럭제어신호가 인가되며 출력단자가 상기 제3펌핑 커패시터의 일 단자에 연결된 제3인버터(I2); 및입력단자에 상기 제4제어클럭제어신호가 인가되며 출력단자가 상기 제4펌핑 커패시터의 일 단자에 연결된 제4인버터(I3)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제4항에 있어서,상기 제1제어클럭신호 및 상기 제2제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이며,상기 제3제어클럭신호 및 상기 제4제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이고,상기 제1제어클럭신호 및 상기 제3제어클럭신호의 위상은 동일한 것을 특징으로 하는 단위전하펌프.
- 입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1);상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);상기 제1NMOS 전하전달 트랜지스터, 상기 제2NMOS 전하전달 트랜지스터, 상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 벌크에 각각 제1벌크바이어스, 제2벌크바이어스, 제3벌크바이어스 및 제4벌크바이어스를 각각 공급하는 벌크바이어스공급부(610 ~ 640);복수 개의 제어클럭신호에 응답하여 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C1, C2);일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 제2부스트랩 노드에 연결된 부스트랩 노드 프리차지부(650); 및일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스 트랩 노드에 연결된 부스트랩 노드 과전압 방지부(660)를 구비하며,상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되고, 상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되는 것을 특징으로 하는 단위전하펌프.
- 제7항에 있어서, 상기 부스트랩 노드 프리차지부(650)는,일 단자가 상기 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트가 상기 입력단자(IN)에 연결되며 벌크에 상기 제1벌크바이어스가 인가되는 제1NMOS 프리차지 트랜지스터(MN7); 및일 단자가 상기 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트가 상기 입력단자에 연결되며 벌크에 상기 제2벌크바이어스가 인가되는 제2NMOS 프리차지 트랜지스터(MN8)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제7항에 있어서, 상기 부스트랩 노드 과전압 방지부(660)는,일 단자가 상기 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트가 상기 출력단자(OUT)에 연결되며 벌크에 상기 제3벌크바이어스가 인가되는 제1PMOS 과전압방지 트랜지스터(MP7); 및일 단자가 상기 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트가 상기 입력단자에 연결되며 벌크에 상기 제4벌크바이어스가 인가되는 제2PMOS 과전 압방지 트랜지스터(MP8)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제7항에 있어서, 상기 펌핑 전하 저장부(C1, C2)는,일 단자에 제1제어클럭신호(CLK1)가 인가되고 다른 일 단자가 상기 제1부스트랩 노드(N1)에 연결된 제1펌핑 커패시터(C1); 및일 단자에 제2제어클럭신호(CLK2)가 인가되고 다른 일 단자가 상기 제2부스트랩 노드(N2)에 연결된 제2펌핑 커패시터(C2)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제10항에 있어서,상기 제1제어클럭신호 및 상기 제2제어클럭신호의 구동능력을 향상시키는 제어클럭신호 구동부(I1, I2)를 더 구비하며,상기 제어클럭신호 구동부는,입력단자에 상기 제1제어클럭신호가 인가되고 출력단자가 상기 제1부스트랩 노드에 연결된 제1인버터(I1); 및입력단자에 상기 제2제어클럭신호가 인가되고 출력단자가 상기 제2부스트랩 노드에 연결된 제2인버터(I2)를 구비하는 것을 특징으로 하는 단위전하펌프.
- 제10항에 있어서,상기 제1제어클럭신호 및 상기 제2제어클럭신호의 위상은 서로 반대되는 것 을 특징으로 하는 단위전하펌프.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070081758A KR100909837B1 (ko) | 2007-08-14 | 2007-08-14 | 단위전하펌프 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070081758A KR100909837B1 (ko) | 2007-08-14 | 2007-08-14 | 단위전하펌프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090017193A true KR20090017193A (ko) | 2009-02-18 |
KR100909837B1 KR100909837B1 (ko) | 2009-07-28 |
Family
ID=40686055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070081758A KR100909837B1 (ko) | 2007-08-14 | 2007-08-14 | 단위전하펌프 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100909837B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160019346A (ko) * | 2014-08-11 | 2016-02-19 | 삼성전자주식회사 | 클러킹 회로, 이를 포함하는 차지 펌프, 및 전압 증배기 코어의 제어 방법 |
CN118249797A (zh) * | 2024-05-30 | 2024-06-25 | 杭州万高科技股份有限公司 | 带稳压电荷泵的电容偏置二极管电路及基准电压产生电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102035085B1 (ko) * | 2018-06-29 | 2019-10-22 | 창원대학교 산학협력단 | 이이피롬의 크로스 커플 전하펌프 회로 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501325B1 (en) | 2001-01-18 | 2002-12-31 | Cypress Semiconductor Corp. | Low voltage supply higher efficiency cross-coupled high voltage charge pumps |
DE60207190D1 (de) | 2002-03-29 | 2005-12-15 | St Microelectronics Srl | Basisstufe für Ladungspumpeschaltung |
US6864718B2 (en) | 2003-02-20 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | Charge pump level converter (CPLC) for dual voltage system in very low power application |
KR100714270B1 (ko) | 2005-02-17 | 2007-05-02 | 삼성전자주식회사 | 반도체 메모리 장치에서의 차아지 펌핑회로 |
-
2007
- 2007-08-14 KR KR1020070081758A patent/KR100909837B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160019346A (ko) * | 2014-08-11 | 2016-02-19 | 삼성전자주식회사 | 클러킹 회로, 이를 포함하는 차지 펌프, 및 전압 증배기 코어의 제어 방법 |
CN118249797A (zh) * | 2024-05-30 | 2024-06-25 | 杭州万高科技股份有限公司 | 带稳压电荷泵的电容偏置二极管电路及基准电压产生电路 |
Also Published As
Publication number | Publication date |
---|---|
KR100909837B1 (ko) | 2009-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602233B2 (en) | Voltage multiplier with improved efficiency | |
US7208996B2 (en) | Charge pump circuit | |
US6952129B2 (en) | Four-phase dual pumping circuit | |
US7741898B2 (en) | Charge pump circuit for high voltage generation | |
US7382176B2 (en) | Charge pump circuit | |
US20050093614A1 (en) | Multi stage voltage pump circuit | |
KR20080026612A (ko) | 광범위의 공급 전압들에서의 효율적인 전하 펌프 | |
KR100897636B1 (ko) | 전하 펌프 장치와, 이 장치를 갖는 디스플레이 드라이버,디스플레이 모듈 및 통신 단말기 | |
JP2815293B2 (ja) | 高効率nチャネルチャージポンプ | |
US7724073B2 (en) | Charge pump circuit | |
US20100283533A1 (en) | Charge pump circuit and method | |
JP3148070B2 (ja) | 電圧変換回路 | |
US8421522B2 (en) | High voltage generator and method of generating high voltage | |
KR100909837B1 (ko) | 단위전하펌프 | |
KR100883791B1 (ko) | 게이트라인 구동용 하이전압발생기 및 로우전압발생기 | |
KR20090071860A (ko) | 크로스 커플 전하펌프방식의 저전압 dram용 고전압발생기 | |
KR100926677B1 (ko) | 단위전하펌프 | |
Lim et al. | Charge pump design for TFT-LCD driver IC using stack-MIM capacitor | |
JP3374830B2 (ja) | 昇圧回路 | |
KR100986099B1 (ko) | 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프 | |
KR100452636B1 (ko) | 반도체 메모리 장치용 클럭 발생기 | |
KR20050002785A (ko) | 시스템 온 글래스(SoG)를 위한 소 면적 차지 펌프 회로 | |
WO2009014747A1 (en) | Double stage compact charge pump circuit | |
JP2004222398A (ja) | チャージポンプ回路 | |
JP2004222399A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160704 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170705 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180712 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190709 Year of fee payment: 11 |