KR102035085B1 - 이이피롬의 크로스 커플 전하펌프 회로 - Google Patents

이이피롬의 크로스 커플 전하펌프 회로 Download PDF

Info

Publication number
KR102035085B1
KR102035085B1 KR1020180075282A KR20180075282A KR102035085B1 KR 102035085 B1 KR102035085 B1 KR 102035085B1 KR 1020180075282 A KR1020180075282 A KR 1020180075282A KR 20180075282 A KR20180075282 A KR 20180075282A KR 102035085 B1 KR102035085 B1 KR 102035085B1
Authority
KR
South Korea
Prior art keywords
pumping
coupled
voltage
cross
input voltage
Prior art date
Application number
KR1020180075282A
Other languages
English (en)
Inventor
김영희
김일준
Original Assignee
창원대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단 filed Critical 창원대학교 산학협력단
Priority to KR1020180075282A priority Critical patent/KR102035085B1/ko
Application granted granted Critical
Publication of KR102035085B1 publication Critical patent/KR102035085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 이이피롬의 크로스 커플 전하펌프 회로에서, 크로스 커플 전하펌프의 출력단 트랜지스터에 높은 전압이 걸려 브레이크 다운 현상이 발생되는 것을 방지할 수 있도록 한 기술에 관한 것이다.
이러한 본 발명은, 입력전압과 제1,2펌핑노드의 사이에 크로스 커플된 제1,2엔모스 트랜지스터; 상기 제1,2펌핑노드와 출력전압의 사이에 크로스 커플된 제1,2피모스 트랜지스터; 바클럭신호의 단자와 상기 제1펌핑노드의 사이에 연결된 제1펌핑 커패시터; 상기 바클럭신호의 반대 위상을 갖는 클럭신호의 단자와 상기 제2펌핑노드의 사이에 연결된 제2펌핑 커패시터; 상기 입력전압과 상기 제1펌핑노드의 사이에 연결되어 대기모드에서 상기 제1펌핑노드를 상기 입력전압으로 프리차징시키는 제1프리차징부; 및 상기 입력전압과 상기 제2펌핑노드의 사이에 연결되어 대기모드에서 상기 제2펌핑노드를 상기 입력전압으로 프리차징시키는 제2프리차징부를 포함하는 것을 특징으로 한다.

Description

이이피롬의 크로스 커플 전하펌프 회로{CROSS-COUPLED CHARGE PUMP CIRCUIT OF EEPROM}
본 발명은 저전압 단일 전원을 사용하는 이이피롬 아이피(EEPROM Intellectual Property)의 크로스 커플 전하펌프(cross-coupled charge pump)에 관한 것으로, 특히 크로스 커플 전하펌프의 출력단 트랜지스터에 높은 전압이 걸려 브레이크 다운 현상이 발생되는 것을 방지할 수 있도록 한 이이피롬의 크로스 커플 전하펌프 회로에 관한 것이다.
최근 들어, DRAM의 전원전압(Supply voltage)이 1.8V 또는 1.5V로 감소하고 있는 추세에 있는데, 이는 파워 소모량을 줄이고 소자의 크기가 줄어들면서 생기는 신뢰성 문제를 개선하기 위한 것이라고 볼 수 있다. 전원전압이 감소하면 그에 따라 DRAM 트랜지스터의 문턱전압(Vt)도 감소해야 한다. 그러나, 트랜지스터의 문턱전압이 감소할 경우, 낮은 문턱전압 때문에 증가하는 누설전류로 인하여 리프레시(Refresh) 특성에 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해 고전압 발생회로(VPP Generator)가 사용되고 있다. 고전압 발생회로는 선택된 트랜지스터들의 워드라인(Word-line) 전압을 상승시켜 DRAM에 사용되는 NMOS 트랜지스터의 문턱전압 문제를 해결해준다.
이러한 고전압 발생회로로서 인덕터를 사용하는 PWM(Pulse Width Modulation)방식과 스위치 커패시터(Switched Capacitor)를 사용하는 전하펌프(Charge Pump)방식이 주로 사용되는데, 일반적으로 DRAM에서는 면적 등의 측면에서 장점이 있는 전하펌프방식이 주로 사용된다. 이와 같이, 스위치 커패시터를 이용하여 공급전압으로부터 그보다 높은 고전압을 생성하도록 전하를 펌핑(pumping)하는 전하펌프는 다시 딕슨(Dickson) 전하펌프 방식과 크로스 커플 전하펌프(Cross coupled charge pump) 방식으로 나누어질 수 있다.
도 1은 종래 기술에 의한 딕슨 전하펌프 방식의 고전압 발생회로도로서 이에 도시한 바와 같이 입력전압(VIN)과 출력전압(VOUT)의 사이에 직렬 연결된 복수 개의 다이오드(D1), 바클럭신호(CLKb)의 단자와 상기 다이오드(D1)의 짝수번째 연결노드의 사이에 병렬 연결된 복수 개의 전하 펌핑용 MOS 커패시터(이하, '펌핑 커패시터'라 칭함)(C1) 및 상기 바클럭신호(CLKb)와 반대 위상차(180도 위상차)를 갖는 클럭신호(CLK)의 단자와 상기 다이오드(D)의 홀수번째 연결노드의 사이에 병렬 연결된 복수 개의 펌핑 커패시터(C2)를 포함한다.
입력전압(VIN)과 출력전압(VOUT)의 사이에 직렬 연결된 복수 개의 다이오드(D1), 상기 다이오드(D1)의 연결 노드에 교번되게 병렬 연결된 펌핑 커패시터(C1),(C2) 및 서로 상반된 위상을 갖는 클럭신호(CLK)와 바클럭신호(CLKb)를 이용하여 부스트 전압(Boosted Voltage)(VPP) 전압을 발생한다.
이와 같은 고전압 발생회로를 이용하여 부스트 전압(VPP)을 발생하는 경우 비교적 많은 단수를 필요로 한다. 예를 들어, 6.8V의 부스트 전압(VPP)을 발생하고자 하는 경우 34단을 필요로 한다.
그런데, 고전압 발생회로의 단수가 증가될수록 레이아웃 면적이 증가하고 각 단마다 다이오드의 컷-인 전압 손실이 발생되어 펌핑 효율이 저하된다. 따라서, 저전압(예: 5V이하)으로 목표로 하는 부스트 전압을 발생하는데 어려움이 있다.
이와 같은 이유로 인하여, 최근 들어 딕슨 전하펌프 방식의 고전압 발생회로 보다 크로스 커플 전하펌프 방식의 고전압 발생회로가 많이 사용되고 있다.
도 2는 종래 기술에 의한 크로스 커플 전하펌프 방식의 고전압 발생회로도로서 이에 도시한 바와 같이 입력전압(VIN)과 제1,2펌핑노드(N1),(N2)의 사이에 크로스 커플된 제1,2엔모스 트랜지스터(MN1),(MN2), 상기 제1,2펌핑노드(N1),(N2)와 출력전압(VOUT)의 사이에 크로스 커플된 제1,2 피모스 트랜지스터(MP1),(MP2), 바클럭신호(CLKb)의 단자와 상기 제1펌핑노드(N1)의 사이에 연결된 제1펌핑 커패시터(C1) 및 클럭신호(CLK)의 단자와 상기 제2펌핑노드(N2)의 사이에 연결된 제2펌핑 커패시터(C2)를 포함한다. 여기서, 'MN'은 N 채널의 MOS 트랜지스터를 의미하고,'MP'는 P 채널의 MOS 트랜지스터를 의미한다.
도 2와 같은 크로스 커플 전하펌프 방식의 고전압 발생회로를 이용하는 경우, 출력단 트랜지스터로서 크로스 커플된 제1,2 피모스 트랜지스터(MP1),(MP2)는 문턱전압 손실 없이 제1,2펌핑노드(N1),(N2)의 펌핑 전하를 출력전압(VOUT)이 출력되는 출력단으로 전달한다.
상기 제1,2 피모스 트랜지스터(MP1),(MP2)의 바디(body)가 부스트 전압(VPP)에 연결되어 있으므로, 제1,2펌핑노드(N1),(N2)에 전하가 펌핑될 때 그 제1,2 피모스 트랜지스터 (MP1),(MP2)의 바디 전압이 소스나 드레인의 전압보다 낮게 되어 활성 영역에 놓이게 된다.
이로 인하여, 종래의 크로스 커플 전하펌프 방식의 고전압 발생회로에서는 펌핑 노드의 펌핑 전하 중 일부가 출력단 트랜지스터를 통해 기판(p-substrate)으로 누설되어 전하 손실을 초래하는 문제점이 있다.
도 3은 종래 기술에 의한 크로스 커플 전하펌프 방식의 고전압 발생회로도로서 이에 도시한 바와 같이 입력전압(VIN)과 제1,2펌핑노드(N11),(N12)의 사이에 크로스 커플된 제1,2엔모스 트랜지스터(MN11),(MN12), 상기 제1,2펌핑노드(N11), (N12)와 출력전압(VOUT)의 사이에 크로스 커플된 제1,2피모스 트랜지스터(MP11), (MP12), 바클럭신호(CLKb)의 단자와 상기 제1펌핑노드(N11)의 사이에 연결된 제1펌핑 커패시터(C11), 클럭신호(CLK)의 단자와 상기 펌핑노드(N12)의 사이에 연결된 제2펌핑 커패시터(C12), 상기 제1엔모스 트랜지스터(MN11)에 연결된 제1벌크 포텐셜 바이어싱 회로(BPBC: Bulk-Potential Biasing Circuit)(11), 상기 제2엔모스 트랜지스터(MN12)에 연결된 제2벌크 포텐셜 바이어싱 회로(12), 상기 제1피모스 트랜지스터(MP11)에 연결된 제3벌크 포텐셜 바이어싱 회로(13) 및 상기 제2엔모스 트랜지스터(MN12)에 연결된 제4벌크 포텐셜 바이어싱 회로(14)를 포함한다.
제1,2엔모스 트랜지스터(MN11),(MN12) 및 제1,2피모스 트랜지스터(MP11), (MP12)중 해당 트랜지스터에 각기 연결된 제1-4벌크 포텐셜 바이어싱 회로(11),(12),(13), (14)는 전하 손실 문제를 해결하기 위해 연결된 것이다. 즉, 제1벌크 포텐셜 바이어싱 회로(11)는 일측 단자와 게이트가 크로스 커플된 제3,4엔모스 트랜지스터(MN13),(MN14)를 구비하여 이들의 드레인 전압과 소스 전압 중에서 낮은 전압이 제1엔모스 트랜지스터(MN11)의 바디 전압으로 바이어싱되게 하고 있다. 제2벌크 포텐셜 바이어싱 회로(12)는 상기와 같이 크로스 커플된 제5,6엔모스 트랜지스터(MN15),(MN16)를 구비하여 이들의 드레인 전압과 소스 전압 중에서 낮은 전압이 제2엔모스 트랜지스터(MN12)의 바디 전압으로 바이어싱되게 하고 있다.
마찬가지로, 제3벌크 포텐셜 바이어싱 회로(13)는 일측 단자와 게이트가 상기와 같이 크로스 커플된 제3,4피모스 트랜지스터(MP13),(MP14)를 구비하여 이들의 드레인 전압과 소스 전압 중에서 높은 전압이 제1피모스 트랜지스터(MP11)의 바디 전압으로 바이어싱되게 하고 있다. 제4벌크 포텐셜 바이어싱 회로(14)는 상기와 같이 크로스 커플된 제5,6피모스 트랜지스터(MP15),(MP16)를 구비하여 이들의 드레인 전압과 소스 전압 중에서 높은 전압이 트랜지스터(MP12)의 바디 전압으로 바이어싱되게 하고 있다.
그러나, 이와 같은 종래의 크로스 커플 전하펌프 방식의 고전압 발생회로는 목적한 레벨의 부스트 전압을 생성하기 위해 펌핑 단 수를 늘리다보면 대기 모드로 진입하면서 각 펌핑 단의 출력전압을 전원전압(VDD)으로 프리차징할 때 출력단의 트랜지스터에 고전압(8.53V)이 걸리게 되고, 이에 의해 정션 브레이크다운(junction breakdown)과 게이트 옥사이드 브레이크다운(gate oxide breakdown)이 발생되는데, 이로 인하여 그 출력단 트랜지스터가 파괴되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 출력단 노드를 전원전압으로 프리차징시키고, 펌핑 노드들을 각 펌핑 단의 입력전압으로 프리차징시켜 출력단 트랜지스터들이 고전압에 의해 브레이크 다운되는 것을 방지할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 이이피롬의 크로스 커플 전하펌프 회로는, 입력전압과 제1,2펌핑노드의 사이에 크로스 커플된 제1,2엔모스 트랜지스터; 상기 제1,2펌핑노드와 출력전압의 사이에 크로스 커플된 제1,2피모스 트랜지스터; 바클럭신호의 단자와 상기 제1펌핑노드의 사이에 연결된 제1펌핑 커패시터; 상기 바클럭신호의 반대 위상을 갖는 클럭신호의 단자와 상기 제2펌핑노드의 사이에 연결된 제2펌핑 커패시터; 크로스 커플된 제3,4피모스 트랜지스터를 구비하여, 상기 제1엔모스 트랜지스터에 연결된 제1벌크 포텐셜 바이어싱 회로; 크로스 커플된 제5,6피모스 트랜지스터를 구비하여, 상기 제2엔모스 트랜지스터에 연결된 제2벌크 포텐셜 바이어싱 회로; 상기 입력전압과 상기 제1펌핑노드의 사이에 연결되어 대기모드에서 상기 제1펌핑노드를 상기 입력전압으로 프리차징시키는 제1프리차징부; 및 상기 입력전압과 상기 제2펌핑노드의 사이에 연결되어 대기모드에서 상기 제2펌핑노드를 상기 입력전압으로 프리차징시키는 제2프리차징부를 포함하는 것을 특징으로 한다.
본 발명은 이이피롬의 크로스 커플 전하펌프 회로에서, 출력단 노드를 전원전압으로 프리차징시키고, 펌핑 노드들을 각 펌핑 단의 입력전압으로 프리차징시킴으로써, 출력단 트랜지스터들에 고전압이 걸려 정션 브레이크다운이나 게이트 옥사이드 브레이크다운이 발생되는 것이 방지되고, 이로 인하여 그 출력단 트랜지스터들이 파괴되는 것을 방지할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 딕슨 전하펌프 방식의 고전압 발생회로도.
도 2는 종래 기술에 의한 크로스 커플 전하펌프 방식의 고전압 발생회로도.
도 3은 종래 기술에 의한 또 다른 크로스 커플 전하펌프 방식의 고전압 발생회로도.
도 4는 본 발명에 의한 이이피롬의 크로스 커플 전하펌프 회로도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 이이피롬의 크로스 커플 전하펌프 회로도로서 이에 도시한 바와 같이 입력전압(VIN)과 제1,2펌핑노드(N21),(N22)의 사이에 크로스 커플된 제1,2엔모스 트랜지스터(MN21),(MN22), 상기 제1,2펌핑노드(N21),(N22)와 출력전압(VOUT)의 사이에 크로스 커플된 제1,2피모스 트랜지스터(MP21),(MP22), 바클럭신호(CLKb)의 단자와 상기 제1펌핑노드(N21)의 사이에 연결된 제1펌핑 커패시터(C21), 클럭신호(CLK)의 단자와 상기 제2펌핑노드(N22)의 사이에 연결된 제2펌핑 커패시터(C22), 크로스 커플된 제3,4피모스 트랜지스터(MP23,MP24)를 구비하여, 상기 제1엔모스 트랜지스터(MN21)에 연결된 제1벌크 포텐셜 바이어싱 회로(BPBC: Bulk-Potential Biasing Circuit)(21), 크로스 커플된 제5,6피모스 트랜지스터(MP25,MP26)를 구비하여, 상기 제2엔모스 트랜지스터(MN22)에 연결된 제2벌크 포텐셜 바이어싱 회로(22), 상기 입력전압(VIN)과 상기 제1펌핑노드(N21)의 사이에 연결된 제1프리차징부(23) 및 상기 입력전압(VIN)과 제2펌핑노드(N22)의 사이에 연결된 제2프리차징부(24)를 포함한다.
상기 제1프리차징부(23)는 일측 단자(소스)가 상기 입력전압(VIN)에 연결되고 타측 단자(드레인)가 벌크(Bulk)와 상기 제1펌핑노드(N21)에 연결된 제7피모스 트랜지스터(MP27), 일측 단자가 벌크와 상기 제1펌핑노드(N21)에 연결되고, 타측 단자가 상기 제7피모스 트랜지스터(MP27)의 게이트에 연결되고, 게이트에 차지펌핑 바인에이블신호(CP_ENb)가 공급되는 제8피모스 트랜지스터(MP28) 및 일측 단자가 상기 제7피모스 트랜지스터(MP27)의 게이트에 연결되고, 타측 단자가 벌크와 접지단자에 연결되고, 게이트에 상기 차지펌핑 바인에이블신호(CP_ENb)가 공급되는 제3엔모스 트랜지스터(MN23)를 구비한다.
상기 제2프리차징부(24)는 일측 단자가 상기 입력전압(VIN)에 연결되고 타측 단자가 벌크와 상기 제2펌핑노드(N22)에 연결된 제9피모스 트랜지스터(MP29), 일측 단자가 벌크와 상기 제2펌핑노드(N22)에 연결되고, 타측 단자가 상기 제9피모스 트랜지스터(MP29)의 게이트에 연결되고, 게이트에 상기 차지펌핑 바인에이블신호(CP_ENb)가 공급되는 제10피모스 트랜지스터(MP30) 및 일측 단자가 상기 제9피모스 트랜지스터(MP29)의 게이트에 연결되고, 타측 단자가 벌크와 접지단자에 연결되고, 게이트에 상기 차지펌핑 바인에이블신호(CP_ENb)가 공급되는 제4엔모스 트랜지스터(MN24)를 구비한다.
제1엔모스 트랜지스터(MN21)는 게이트에 공급되는 제2펌핑노드(N22)의 전압에 따라 스위칭 동작하여 입력전압(VIN)을 제1펌핑노드(N21)에 전달한다. 제2엔모스 트랜지스터(MN22)는 게이트에 공급되는 제1펌핑노드(N21)의 전압에 따라 스위칭 동작하여 입력전압(VIN)을 제2펌핑노드(N22)에 전달한다.
제1펌핑 커패시터(C21)에 공급되는 바클럭신호(CLKb)와 제2펌핑 커패시터(C22)에 공급되는 클럭신호(CLK)의 위상은 서로 반대이다. 따라서, 제1펌핑노드(N21)와 제2펌핑노드(N22)의 전압은 VIN - 2VIN으로 스위칭된다.
제1피모스 트랜지스터(MP21)는 게이트에 공급되는 제2펌핑노드(N22)의 전압에 따라 스위칭 동작하여 제1펌핑노드(N21)의 전압을 출력전압(VOUT)의 단자로 전달한다. 제2피모스 트랜지스터(MP22)는 게이트에 공급되는 제1펌핑노드(N21)의 전압에 따라 스위칭 동작하여 제2펌핑노드(N22)의 전압을 출력전압(VOUT)의 단자로 전달한다.
제1벌크 포텐셜 바이어싱 회로(21)는 일측 단자와 게이트가 서로 크로스 커플된 제3,4피모스 트랜지스터(MP23,MP24)를 이들의 드레인 전압과 소스 전압 중에서 높은 전압이 상기 제1피모스 트랜지스터(MP21)의 바디 전압으로 바이어싱되게 하고 있다. 제2벌크 포텐셜 바이어싱 회로(22)는 일측 단자와 게이트가 서로 크로스 커플된 제5,6피모스 트랜지스터(MP25),(MP26)를 구비하여 이들의 드레인 전압과 소스 전압 중에서 높은 전압이 제2피모스 트랜지스터(MP22)의 바디 전압으로 바이어싱되게 하고 있다.
제1프리차징부(23)는 삭제(erase) 또는 프로그램(program) 모드에서 빠져나와 대기모드로 진입할 때 제1펌핑노드(N21)를 입력전압(VIN)으로 프리차징시킨다. 즉, 대기 모드로 진입하면서 차지펌핑 바인에이블신호(CP_ENb)가 0V에서 전원전압(VDD)으로 스위칭되어 제23엔모스 트랜지스터(MN23)가 턴온된다. 이에 따라, 제3노드(N23)의 전압이 0V로 천이되고, 이에 의해 제7피모스 트랜지스터(MP27)가 턴온된다.
이때, 제2프리차징부(24)는 제2펌핑노드(N22)를 입력전압(VIN)으로 프리차징시킨다. 즉, 대기 모드로 진입하면서 차지펌핑 인에이블신호(CP_EN)가 0V에서 전원전압(VDD)으로 스위칭되어 제24엔모스 트랜지스터(MN24)가 턴온된다. 이에 따라, 제4노드(N24)의 전압이 0V로 천이되고, 이에 의해 제9피모스 트랜지스터(MP29)가 턴온된다.
따라서, 제1펌핑노드(N21)와 제2펌핑노드(N22)가 입력전압(VIN)으로 프리차징되고, 이와 동시에 입력전압(VIN)과 출력전압(VOUT)은 전원전압(VDD)으로 프리차징된다.
이와 같이, 소정의 정격전압(예: 5V)을 갖고 크로스 커플된 제1,2엔모스 트랜지스터(MN21),(MN22)와 제1,2피모스 트랜지스터(MP21),(MP22)가 연결된 입력전압(VIN), 출력전압(VOUT) 및 제1,2펌핑노드(N21),(N22)가 모두 전원전압(VDD)으로 프리차지되므로, 이 트랜지스터들에 정격전압 이상의 고전압이 걸리지 않아 정션 브레이크다운이나 게이트 옥사이드 브레이크다운이 발생되지 않는다.
그리고, 상기 제1,2엔모스 트랜지스터(MN21),(MN22)의 바디 노드가 입력전압(VIN)에 연결되므로 바디 이펙트(body effect)로 인한 영향이 제거된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
21 : 제1벌크 포텐셜 바이어싱 회로 22 : 제2벌크 포텐셜 바이어싱 회로
23 : 제1프리차징부 24 : 제2프리차징부

Claims (4)

  1. 입력전압과 제1,2펌핑노드의 사이에 크로스 커플된 제1,2엔모스 트랜지스터;
    상기 제1,2펌핑노드와 출력전압의 사이에 크로스 커플된 제1,2피모스 트랜지스터;
    바클럭신호의 단자와 상기 제1펌핑노드의 사이에 연결된 제1펌핑 커패시터;
    상기 바클럭신호의 반대 위상을 갖는 클럭신호의 단자와 상기 제2펌핑노드의 사이에 연결된 제2펌핑 커패시터;
    크로스 커플된 제3,4피모스 트랜지스터를 구비하여, 상기 제1엔모스 트랜지스터에 연결된 제1벌크 포텐셜 바이어싱 회로;
    크로스 커플된 제5,6피모스 트랜지스터를 구비하여, 상기 제2엔모스 트랜지스터에 연결된 제2벌크 포텐셜 바이어싱 회로;
    상기 입력전압과 상기 제1펌핑노드의 사이에 연결되어 대기모드에서 상기 제1펌핑노드를 상기 입력전압으로 프리차징시키는 제1프리차징부; 및
    상기 입력전압과 상기 제2펌핑노드의 사이에 연결되어 대기모드에서 상기 제2펌핑노드를 상기 입력전압으로 프리차징시키는 제2프리차징부를 포함하는 것을 특징으로 하는 이이피롬의 크로스 커플 전하펌프 회로.
  2. 제1항에 있어서, 상기 대기모드에서 상기 제1펌핑노드와 상기 제2펌핑노드가 상기 입력전압으로 프리차징될 때, 상기 입력전압과 상기 출력전압은 전원전압으로 프리차징되는 것을 특징으로 하는 이이피롬의 크로스 커플 전하펌프 회로.
  3. 제1항에 있어서, 상기 제1프리차징부는
    일측 단자가 상기 입력전압에 연결되고 타측 단자가 벌크와 상기 제1펌핑노드에 연결된 제7피모스 트랜지스터;
    일측 단자가 벌크와 상기 제1펌핑노드에 연결되고, 타측 단자가 상기 제7피모스 트랜지스터의 게이트에 연결되고, 게이트에 차지펌핑 바인에이블신호가 공급되는 제8피모스 트랜지스터; 및
    일측 단자가 상기 제7피모스 트랜지스터의 게이트에 연결되고, 타측 단자가 벌크와 접지단자에 연결되고, 게이트에 상기 차지펌핑 바인에이블신호가 공급되는 제3엔모스 트랜지스터를 포함하는 것을 특징으로 하는 이이피롬의 크로스 커플 전하펌프 회로.
  4. 제1항에 있어서, 상기 제2프리차징부는
    일측 단자가 상기 입력전압에 연결되고, 타측 단자가 벌크와 상기 제2펌핑노드에 연결된 제9피모스 트랜지스터;
    일측 단자가 벌크와 상기 제2펌핑노드에 연결되고, 타측 단자가 상기 제9피모스 트랜지스터의 게이트에 연결되고, 게이트에 차지펌핑 바인에이블신호가 공급되는 제10피모스 트랜지스터; 및
    일측 단자가 상기 제9피모스 트랜지스터의 게이트에 연결되고, 타측 단자가 벌크와 접지단자에 연결되고, 게이트에 상기 차지펌핑 바인에이블신호가 공급되는 제4엔모스 트랜지스터를 포함하는 것을 특징으로 하는 이이피롬의 크로스 커플 전하펌프 회로.
KR1020180075282A 2018-06-29 2018-06-29 이이피롬의 크로스 커플 전하펌프 회로 KR102035085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180075282A KR102035085B1 (ko) 2018-06-29 2018-06-29 이이피롬의 크로스 커플 전하펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180075282A KR102035085B1 (ko) 2018-06-29 2018-06-29 이이피롬의 크로스 커플 전하펌프 회로

Publications (1)

Publication Number Publication Date
KR102035085B1 true KR102035085B1 (ko) 2019-10-22

Family

ID=68420091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180075282A KR102035085B1 (ko) 2018-06-29 2018-06-29 이이피롬의 크로스 커플 전하펌프 회로

Country Status (1)

Country Link
KR (1) KR102035085B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909837B1 (ko) * 2007-08-14 2009-07-28 창원대학교 산학협력단 단위전하펌프

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909837B1 (ko) * 2007-08-14 2009-07-28 창원대학교 산학협력단 단위전하펌프

Similar Documents

Publication Publication Date Title
KR100900965B1 (ko) 고전압용 씨모스 전하 펌프
US7208996B2 (en) Charge pump circuit
US7098725B2 (en) Multi stage voltage pump circuit
US9013229B2 (en) Charge pump circuit
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US5905402A (en) Voltage pump circuit having an independent well-bias voltage
US7365591B2 (en) Voltage generating circuit
US5877635A (en) Full-swing buffer circuit with charge pump
US5757714A (en) Semiconductor memory device with on-chip boosted power supply voltage generator
KR100340866B1 (ko) 고전위 발생 장치
US8421522B2 (en) High voltage generator and method of generating high voltage
KR102035085B1 (ko) 이이피롬의 크로스 커플 전하펌프 회로
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
KR19990036519A (ko) 출력 버퍼의 출력 전류를 크게 할 수 있는 반도체 기억 장치
JP2006059440A (ja) 電圧生成回路
KR20060135366A (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
Ahmadi et al. A new CMOS charge pump for low voltage applications
US9024680B2 (en) Efficiency for charge pumps with low supply voltages
US20060097771A1 (en) Pumping circuit of semiconductor device
KR100206183B1 (ko) 반도체 메모리 장치의 고전압 발생 회로
KR100349349B1 (ko) 승압 전압 발생기
KR100986099B1 (ko) 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프
KR100569602B1 (ko) 고전압 발생 전하펌프회로
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR0177790B1 (ko) 고전압 발생회로 및 그 제어방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant