JP2006059440A - 電圧生成回路 - Google Patents
電圧生成回路 Download PDFInfo
- Publication number
- JP2006059440A JP2006059440A JP2004239813A JP2004239813A JP2006059440A JP 2006059440 A JP2006059440 A JP 2006059440A JP 2004239813 A JP2004239813 A JP 2004239813A JP 2004239813 A JP2004239813 A JP 2004239813A JP 2006059440 A JP2006059440 A JP 2006059440A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- supplied
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】 第1、第2のトランジスタ13、14は、入力端11と出力端12の間に接続されている。キャパシタ15の一端は、第1、第2のトランジスタ13、14の接続ノードに接続されている。制御信号生成部30は、第1、第2のトランジスタ13、14の各ゲート電極及びキャパシタ15の他端に供給される制御信号B、A、Cを生成し、この制御信号に応じて入力端に供給される第1の電圧VEXTとほぼ等しい第2の電圧VINTを出力端から出力させる。バックゲート電圧生成回路20は、第1の電圧VEXTと前記第2の電圧VINTを比較し、これら第1、第2の電圧のうちの低い電圧より低い第3の電圧VCLPを生成し、この第3の電圧を少なくとも第2のトランジスタのバックゲートに供給する。
【選択図】 図1
Description
図7は、本発明の第2の実施形態を示しており、図7において、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。NMOSトランジスタ13のゲート電極と制御信号入力端16との間には、キャパシタ71が接続され、NMOSトランジスタ13のゲート電極とキャパシタ71の接続ノードには、ダイオード73のカソードが接続されている。このダイオード73のアノードには、バックゲート電圧生成回路20から出力される電圧VCLPが供給されている。また、NMOSトランジスタ14のゲート電極と制御信号入力端18との間には、キャパシタ72が接続され、NMOSトランジスタ14のゲート電極とキャパシタ72の接続ノードには、ダイオード74のカソードが接続されている。このダイオード74のアノードには、バックゲート電圧生成回路20から出力される電圧VCLPが供給されている。バックゲート電圧生成回路20は、例えば図2に示す構成と同様である。
Claims (5)
- 入力端と出力端の間に接続された第1、第2のトランジスタと、前記第1、第2のトランジスタの接続ノードに一端が接続されたキャパシタとを有し、前記第1、第2のトランジスタの各ゲート電極及び前記キャパシタの他端に供給される制御信号に応じて前記入力端に供給される第1の電圧とほぼ等しい第2の電圧を前記出力端から出力させるポンプ回路と、
前記第1、第2の電圧のうちの低い電圧より低い前記第3の電圧を生成し、この第3の電圧を少なくとも前記第2の電圧を出力する前記第2のトランジスタのバックゲートに供給するバックゲート電圧生成回路と
を具備することを特徴とする電位生成回路。 - 入力端と出力端の間に接続された第1、第2のトランジスタと、前記第1、第2のトランジスタの接続ノードに一端が接続されたキャパシタとを有し、前記第1、第2のトランジスタの各ゲート電極及び前記キャパシタの他端に供給される制御信号に応じて前記入力端に供給される第1の電圧とほぼ等しい第2の電圧を前記出力端から出力させるポンプ回路と、
前記第1、第2の電圧のうちの低い電圧より低い前記第3の電圧を生成し、この第3の電圧を少なくとも前記第2のトランジスタのバックゲートに供給するバックゲート電圧生成回路と、
一端が前記第1のトランジスタのゲート電極に接続され、他端に前記制御信号が供給される第2のキャパシタと、
前記第1のトランジスタのゲート電極と前記第2のキャパシタの接続ノードにカソードが接続され、アノードに前記第3の電圧が供給される第1のダイオードと、
一端が前記第2のトランジスタのゲート電極に接続され、他端に前記制御信号が供給される第3のキャパシタと、
前記第2のトランジスタのゲート電極と前記第3のキャパシタの接続ノードにカソードが接続され、アノードに前記第3の電圧が供給される第2のダイオードと
を具備することを特徴とする電圧生成回路。 - 前記バックゲート電圧生成回路は、前記第2の電圧と第3の電圧とを比較する差動増幅器と、
前記差動増幅器の出力端にゲート電極が接続され、電流通路の一端に前記第1の電圧が供給され、電流通路の他端から前記第3の電圧を出力する第3のトランジスタと
を具備することを特徴とする請求項1又は2記載の電圧生成回路。 - 前記第3の電圧を電源とし、前記第2のトランジスタをオンとするタイミングで前記第3の電圧を出力する第1の出力回路をさらに具備することを特徴とする請求項3記載の電圧生成回路。
- 前記第3の電圧を電源とし、前記第1のトランジスタをオンとするタイミングで前記第3の電圧を出力し、前記第1のトランジスタのバックゲートに前記第3の電圧を供給する第2の出力回路とをさらに具備することを特徴とする請求項4記載の電圧生成回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239813A JP4143054B2 (ja) | 2004-08-19 | 2004-08-19 | 電圧生成回路 |
US11/004,864 US7315196B2 (en) | 2004-08-19 | 2004-12-07 | Voltage generating circuit that produces internal supply voltage from external supply voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239813A JP4143054B2 (ja) | 2004-08-19 | 2004-08-19 | 電圧生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059440A true JP2006059440A (ja) | 2006-03-02 |
JP4143054B2 JP4143054B2 (ja) | 2008-09-03 |
Family
ID=35909062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239813A Expired - Fee Related JP4143054B2 (ja) | 2004-08-19 | 2004-08-19 | 電圧生成回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7315196B2 (ja) |
JP (1) | JP4143054B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100784908B1 (ko) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | 전압 조절 장치 |
JP4968327B2 (ja) * | 2007-03-19 | 2012-07-04 | 富士通株式会社 | インバータ回路 |
US8228112B2 (en) * | 2007-07-13 | 2012-07-24 | International Business Machines Corporation | Switch with reduced insertion loss |
JP5233604B2 (ja) * | 2008-11-13 | 2013-07-10 | 富士通株式会社 | 半導体装置 |
JP2010250736A (ja) * | 2009-04-20 | 2010-11-04 | Toshiba Corp | Dc/dcコンバータ及び電源システム |
US8880014B2 (en) | 2010-06-07 | 2014-11-04 | Skyworks Solutions, Inc. | CMOS RF switch device and method for biasing the same |
KR101863199B1 (ko) * | 2011-02-10 | 2018-07-02 | 삼성디스플레이 주식회사 | 인버터 및 이를 이용한 주사 구동부 |
US9106223B2 (en) * | 2013-05-20 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing device |
US11451217B2 (en) * | 2019-10-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Match-slave latch with skewed clock |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3457435A (en) * | 1965-12-21 | 1969-07-22 | Rca Corp | Complementary field-effect transistor transmission gate |
JPS5787620A (en) * | 1980-11-20 | 1982-06-01 | Fujitsu Ltd | Clock generating circuit |
US5392205A (en) * | 1991-11-07 | 1995-02-21 | Motorola, Inc. | Regulated charge pump and method therefor |
JP2774244B2 (ja) | 1993-12-03 | 1998-07-09 | 松下電器産業株式会社 | レベル変換回路、半導体集積回路及びこれ等の制御方法 |
KR100189752B1 (ko) * | 1996-06-01 | 1999-06-01 | 구본준 | 독립적인 웰 바이어스 전압을 가진 전압 펌프회로 |
DE19627197C1 (de) * | 1996-07-05 | 1998-03-26 | Siemens Ag | Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung |
JPH10255469A (ja) * | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | 半導体集積回路 |
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
KR100257581B1 (ko) * | 1997-09-25 | 2000-06-01 | 윤종용 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어방법 |
US6204721B1 (en) * | 1998-05-20 | 2001-03-20 | Programmable Microelectronics Corp. | Method and apparatus for switching a well potential in response to an output voltage |
DE69823982D1 (de) * | 1998-05-29 | 2004-06-24 | St Microelectronics Srl | Monolithisch integrierter Umschalter für elektrisch programmierbare Speicherzellenvorrichtungen |
GB2369458B (en) * | 2000-11-22 | 2004-08-04 | Nec Technologies | Linear regulators |
JP2002191169A (ja) * | 2000-12-20 | 2002-07-05 | Mitsubishi Electric Corp | 半導体集積回路 |
TW519794B (en) * | 2001-01-16 | 2003-02-01 | Elan Microelectronics Corp | Automatic bias circuit of base stand |
KR100399359B1 (ko) * | 2001-07-07 | 2003-09-26 | 삼성전자주식회사 | 전하 펌프 회로 |
EP1349030A1 (en) * | 2001-12-20 | 2003-10-01 | Matsushita Electric Industrial Co., Ltd. | Potential generating circuit, potential generating apparatus, semiconductor device using the same, and driving method thereof |
US6552576B1 (en) * | 2002-03-12 | 2003-04-22 | Sun Microsystems, Inc. | Noise immune transmission gate |
JP3688689B2 (ja) * | 2003-04-22 | 2005-08-31 | 株式会社東芝 | Dc−dcコンバータ |
-
2004
- 2004-08-19 JP JP2004239813A patent/JP4143054B2/ja not_active Expired - Fee Related
- 2004-12-07 US US11/004,864 patent/US7315196B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4143054B2 (ja) | 2008-09-03 |
US7315196B2 (en) | 2008-01-01 |
US20060038607A1 (en) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
KR100381832B1 (ko) | 내부 전압 발생기 | |
US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
US6002599A (en) | Voltage regulation circuit with adaptive swing clock scheme | |
US7015684B2 (en) | Semiconductor device with a negative voltage regulator | |
US20080143401A1 (en) | Charge pump circuit | |
US6912159B2 (en) | Boosting circuit and non-volatile semiconductor storage device containing the same | |
US7642760B2 (en) | Power supply circuit | |
KR100381489B1 (ko) | 차지 펌프 회로 | |
JP2007014176A (ja) | 多電源供給回路および多電源供給方法 | |
JPH1173769A (ja) | 半導体装置 | |
JP4143054B2 (ja) | 電圧生成回路 | |
US20140307499A1 (en) | Booster circuit | |
JPH09231769A (ja) | 半導体装置 | |
CN109994469B (zh) | 半导体装置 | |
US8699292B2 (en) | Semiconductor device | |
US7816976B2 (en) | Power supply circuit using insulated-gate field-effect transistors | |
US20090284309A1 (en) | Power supply voltage dropping circuit in which nch (n-channel) transistor is used as output stage, semiconductor device, power supply voltage circuit, power supply voltage dropping method, and power supply voltage outputting method | |
JP4306821B2 (ja) | 半導体記憶装置 | |
US6297688B1 (en) | Current generating circuit | |
US7763991B2 (en) | Voltage generating circuit | |
JPH08205526A (ja) | 半導体集積回路の内部電圧昇圧回路 | |
JP7350942B2 (ja) | 半導体装置 | |
KR102291175B1 (ko) | 차지 펌프 회로, 반도체 장치 및 반도체 기억장치 | |
KR102035085B1 (ko) | 이이피롬의 크로스 커플 전하펌프 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |