JP2005012904A - 電源装置およびこれを用いた電子機器 - Google Patents
電源装置およびこれを用いた電子機器 Download PDFInfo
- Publication number
- JP2005012904A JP2005012904A JP2003173782A JP2003173782A JP2005012904A JP 2005012904 A JP2005012904 A JP 2005012904A JP 2003173782 A JP2003173782 A JP 2003173782A JP 2003173782 A JP2003173782 A JP 2003173782A JP 2005012904 A JP2005012904 A JP 2005012904A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- output
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】レベルや極性の異なる各種の昇圧電圧が必要な場合に、構成素子の部品点数を減少することができ、集積回路化の際のチップ面積の減少、実装面積の減少などを図る電源装置の提供。
【解決手段】この発明は、入力電圧の３倍の正の昇圧電圧を生成出力する３倍昇圧回路１と、この３倍昇圧回路１を構成するコンデンサＣ１の端子電圧を２倍昇圧として安定的に出力する出力回路２とを備え、入力電圧に対して２倍と３倍の昇圧電圧をそれぞれ同時に出力できる。出力回路２は、コンデンサＣ１の正側の端子と接続する出力ライン４と、この出力ライン４の途中に設けたスイッチング用のＭＯＳトランジスタＭ８と、出力ライン４とグランドとの間に接続される電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
【選択図】 図１
【解決手段】この発明は、入力電圧の３倍の正の昇圧電圧を生成出力する３倍昇圧回路１と、この３倍昇圧回路１を構成するコンデンサＣ１の端子電圧を２倍昇圧として安定的に出力する出力回路２とを備え、入力電圧に対して２倍と３倍の昇圧電圧をそれぞれ同時に出力できる。出力回路２は、コンデンサＣ１の正側の端子と接続する出力ライン４と、この出力ライン４の途中に設けたスイッチング用のＭＯＳトランジスタＭ８と、出力ライン４とグランドとの間に接続される電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、チャージポンプ方式により所望の電圧を得ることができる電源装置、およびその電源装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、チャージポンプ方式による正の２倍昇圧回路としては、例えば図２５に示すものが知られている。この２倍昇圧回路は、ＭＯＳトランジスタＭ１〜Ｍ４と、昇圧用のコンデンサＣ１と、出力用のコンデンサＣＯＡとを備えている。
このような構成からなる２倍昇圧回路の動作について、図２５および図２６を参照して説明する。
【０００３】
この２倍昇圧回路では、図２６に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの２倍の正電圧を生成出力する昇圧動作を行う。
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４がオンになり、入力電圧ＶＤＤ（例えば３Ｖ）によりコンデンサＣ１が３Ｖまで充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。一方、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３がオンになり、コンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されて６Ｖとなり、その６Ｖが出力電圧ＶＯＡとなる。
【０００４】
次に、従来のチャージポンプ方式による正の３倍昇圧回路としては、例えば図２７に示すものが知られている。この３倍昇圧回路は、ＭＯＳトランジスタＭ１〜７と、昇圧用のコンデンサＣ１，Ｃ２と、出力用のコンデンサＣＯＢとを備えている。
このような構成からなる３倍昇圧回路の動作について、図２７および図２８を参照して説明する。
【０００５】
この３倍昇圧回路では、図２７に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの３倍の正電圧を生成出力する昇圧動作を行う。
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は直前（前回）の期間Ａでの充電により充電電圧が６Ｖになっており、この充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その電圧９Ｖが出力電圧ＶＯＢとなる。
【０００６】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７がオンになり、入力電圧ＶＤＤにコンデンサＣ１の充電電圧３Ｖが加算され、コンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、これによりコンデンサＣ２が６Ｖまで充電される。
次に、従来のチャージポンプ方式による正の５倍昇圧回路としては、例えば図２９に示すものが知られている。この５倍昇圧回路は、ＭＯＳトランジスタＭ１〜１３と、昇圧用のコンデンサＣ３〜Ｃ６と、出力用のコンデンサＣＯＤと、を備えている。
【０００７】
このような構成からなる５倍昇圧回路の動作について、図２９および図３０を参照して説明する。
この５倍昇圧回路では、図３０に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの５倍の正電圧を生成出力する昇圧動作を行う。
【０００８】
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ３が充電され、その充電電圧３ＶがコンデンサＣ３の端子電圧Ｃ３Ｐとなる。このとき、コンデンサＣ４は、直前の期間Ａでの充電により充電電圧が６Ｖになっており、この６Ｖに入力電圧ＶＤＤの３Ｖが加算されて９Ｖとなり、この９ＶによりコンデンサＣ５が充電される。また、このときには、コンデンサＣ６は、直前の期間Ａでの充電により充電電圧が１２Ｖとなっており、この１２Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ６の端子電圧Ｃ６Ｐが１５Ｖとなり、その１５Ｖが出力電圧ＶＯＤとなる。
【０００９】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３がオンになる。このため、コンデンサＣ３は、直前の期間Ｂでの充電により充電電圧が３Ｖになっており、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されて６Ｖとなり、この６ＶによりコンデンサＣ４が充電される。このとき、コンデンサＣ５は、直前の期間Ｂでの充電により充電電圧が９Ｖになっており、この９Ｖに入力電圧ＶＤＤの３Ｖが加算されて１２Ｖとなり、この１２ＶによりコンデンサＣ６が充電される。
【００１０】
次に、従来のチャージポンプ方式による負の２倍昇圧回路としては、例えば図３１に示すものが知られている。この負の２倍昇圧回路は、ＭＯＳトランジスタＭ１〜４と、昇圧用のコンデンサＣ７と、出力用のコンデンサＣＯＥとを備えている。
このような構成からなる負の２倍昇圧回路の動作について、図３１および図３２を参照して説明する。
【００１１】
この負の２倍昇圧回路では、図３２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの２倍の負電圧を生成出力する昇圧動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３がオンになり、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このときには、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。
【００１２】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４がオンになり、このときには、コンデンサＣ７の端子電圧Ｃ７Ｐが０Ｖとなり、その端子電圧Ｃ７Ｎが−３Ｖとなって、−３Ｖが出力電圧ＶＯＥとなる。従って、入力端子の入力電圧３Ｖを基準にすると、出力端子の出力電圧は−６Ｖに相当することになる。
次に、従来のチャージポンプ方式による負の３倍昇圧回路としては、例えば図３３に示すものが知られている。この負の３倍昇圧回路は、ＭＯＳトランジスタＭ１〜７と、昇圧用のコンデンサＣ７，Ｃ８と、出力用のコンデンサＣＯＦとを備えている。
【００１３】
このような構成からなる負の３倍昇圧回路の動作について、図３３および図３４を参照して説明する。
この負の３倍昇圧回路では、図３４に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの３倍の負電圧を生成出力する昇圧動作を行う。
【００１４】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになり、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このとき、コンデンサＣ７は、端子電圧Ｃ７Ｎが０Ｖとなり、端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電電圧により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが出力電圧ＶＯＦとなる。従って、入力端子の入力電圧３Ｖを基準にすると、出力端子の出力電圧は−９Ｖに相当することになる。
【００１５】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになり、コンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。
以上のように、従来の昇圧回路では、入力電圧に対して２倍、３倍、あるいは５倍の正の昇圧電圧、または２倍あるいは３倍の負の昇圧電圧というように、個別の昇圧電圧しか得ることができない。
【００１６】
【発明が解決しようとする課題】
ところで、例えば入力電圧に対して２倍や３倍の昇圧電圧というように、レベルや極性の異なる各種の電圧を必要とする電源装置を必要とする場合がある。この場合には、例えば、従来の２倍の昇圧回路と３倍の昇圧回路とをそれぞれ独立に用意して単に１つに纏めることが考えられる。
【００１７】
しかし、そのように電源装置を構成すると、トランジスタの個数が多くなり、集積回路化する場合にはチップ面積が大きくなるという不具合がある。また、外付けのコンデンサの個数が多くなり、実装面積の増加や制作費用（コスト）が嵩むという不具合がある。
そこで、本発明の目的は、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少することができ、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現することができる電源装置を提供することにある。
【００１８】
また、本発明の他の目的は、その電源装置を用いた電子機器を提供することにある。
【００１９】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、少なくとも２個以上の昇圧用コンデンサを有し、これらの昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ方式の昇圧回路と、前記２個以上の昇圧用コンデンサのうちの所定の昇圧用コンデンサの所定の端子電圧が前記入力電圧のｍ倍（ｎ＞ｍ）に昇圧されたタイミングで、そのｍ倍の昇圧電圧を出力する出力回路と、を備えたものである。
【００２０】
第２の発明は、第１の発明の電源装置において、前記出力回路は、前記昇圧用コンデンサの端子電圧を前記タイミングで出力させるスイッチングトランジスタと、前記端子電圧により電荷を蓄積するコンデンサと、からなる。
第３の発明は、第１の発明または第２の発明の電源装置において、前記出力回路は、複数の出力回路からなり、その複数の各出力回路は、前記２個以上の昇圧用コンデンサのうちの対応する所定のコンデンサの所定の端子電圧が所定電圧になったタイミングで、その各所定電圧をそれぞれ出力するようになっている。
【００２１】
第４の発明は、第１の発明、第２の発明、または第３の発明の電源装置において、前記昇圧回路は、前記入力電圧に基づいてｎ倍の正または負の昇圧電圧を生成出力する正または負の昇圧回路であり、前記出力電圧は、前記正または負の昇圧回路に応じて前記入力電圧のｍ倍の正または負の昇圧電圧を出力する正または負の出力回路である。
【００２２】
第５の発明は、昇圧用コンデンサを有し、前記昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ式の第１昇圧回路と、前記第１昇圧回路の出力電圧に前記入力電圧を加算し、前記入力電圧の（ｎ＋１）倍の電圧を生成して出力する第２昇圧回路と、前記第１昇圧回路と前記第２昇圧回路の各出力電圧を加算し、前記入力電圧の（ｎ＋ｍ）倍（ただし、ｍ＝ｎ＋１）の電圧を生成して出力する第３昇圧回路と、前記第２昇圧回路または前記第３昇圧回路のいずれかの出力電圧の極性を反転する反転回路と、を備えている。
【００２３】
第６の発明は、電源回路を含み、かつ前記電源回路により駆動される駆動部を含む電子機器において、前記電源回路は、第１の発明乃至第５の発明のうちのいずれかの電源装置からなる。
第７の発明は、第６の発明の電子機器において、前記電子機器は、ＣＣＤカメラまたは液晶表示装置である。
【００２４】
このような構成からなる本発明によれば、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
本発明の電源装置の第１実施形態の構成について、図１を参照しながら説明する。
この第１実施形態は、入力電圧の３倍の正の昇圧電圧を生成出力するチャージポンプ方式の３倍昇圧回路１と、この３倍昇圧回路１を構成するコンデンサＣ１の端子電圧が入力電圧の２倍に昇圧されたタイミングでその昇圧電圧を安定的に出力する出力回路２とを備え、入力電圧に対して２倍と３倍の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００２６】
３倍昇圧回路１は、図１に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ７と、昇圧用のコンデンサＣ１，Ｃ２と、出力用のコンデンサＣＯＢとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ５が、出力ライン３とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部に、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とグランドとの間に、ＭＯＳトランジスタＭ６，Ｍ７が直列に接続されている。
【００２７】
ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とＭＯＳトランジスタＭ４，Ｍ５の共通接続部とに、コンデンサＣ１の両端が接続されている。ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ２の両端が接続されている。コンデンサＣＯＢは、その一端が出力ライン３に接続され、その他端がグランドに接続されている。
【００２８】
ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、オンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１〜Ｍ４，Ｍ６はＰ型からなり、ＭＯＳトランジスタＭ５，Ｍ７はＮ型からなる。
出力回路２は、図１に示すように、コンデンサＣ１の正側の端子と接続する出力ライン４と、この出力ライン４の途中に設けたスイッチング用のＰ型のＭＯＳトランジスタＭ８と、出力ライン４とグランドとの間に接続されて電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
【００２９】
ＭＯＳトランジスタＭ８は、コンデンサＣ１の端子電圧Ｃ１Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００３０】
次に、このような構成からなる第１実施形態の動作例について、図１〜図３を参照して説明する。
この第１実施形態では、図２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２は入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１は入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図３（Ａ）に示し、期間Ｂのときの等価回路を図３（Ｂ）に示す。
【００３１】
まず、期間Ｂでは、図３（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は、直前の期間Ａでの充電電圧が６Ｖであり、この６Ｖに入力電圧ＶＤＤの３Ｖが加算（印加）されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、この９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００３２】
一方、期間Ａでは、図３（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになる。このとき、コンデンサＣ１は、直前の期間Ｂでの充電電圧が３Ｖであり、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなる。この６ＶによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ１の端子電圧Ｃ１Ｐの６Ｖが、出力回路２の出力電圧ＶＯＡとなる。
【００３３】
以上説明したように、第１実施形態によれば、入力電圧ＶＤＤの２倍と３倍の各昇圧電圧を同時に得るために、３倍昇圧回路１と、出力回路２とを備えるようにしたので、図２５に示す従来の２倍昇圧回路と図２７に示す従来の３倍昇圧回路とを独立に構成して単に１つにまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００３４】
次に、本発明の電源装置の第２実施形態の構成について、図４を参照して説明する。
この第２実施形態は、図１に示す第１実施形態を基本にし、図１に示す出力回路２を、図４に示す出力回路２Ａに置き換えるようにしたものである。
すなわち、出力回路２Ａは、図１に示す出力回路２とその構成要素が同一であるが、出力ライン４の接続先をコンデンサＣ１の正側の端子からコンデンサＣ２の正側の出力端子に置き換えるようにした。
【００３５】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ２の端子電圧Ｃ２Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようにした。
ここで、第２実施形態の３倍昇圧回路１の構成は、図１に示す３倍昇圧回路１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
【００３６】
次に、このような構成からなる第２実施形態の動作例について、図４〜図６を参照して説明する。
この第２実施形態では、図５に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ａは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１は入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図６（Ａ）に示し、期間Ｂのときの等価回路を図６（Ｂ）に示す。
【００３７】
まず、期間Ｂでは、図６（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになり、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は、直前の期間Ａでの充電により充電電圧が６Ｖであり、この６Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、この９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００３８】
一方、期間Ａでは、図６（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになる。このとき、コンデンサＣ１は、直前の期間Ｂでの充電電圧が３Ｖであり、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなる。この６ＶによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ２の端子電圧Ｃ２Ｐの６Ｖが、出力回路２Ａの出力電圧ＶＯＡとなる。
【００３９】
以上説明したように、第２実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第３実施形態の構成について、図７を参照して説明する。
この第３実施形態は、図１に示す第１実施形態を基本にし、図１に示す出力回路２を、図７に示す出力回路２Ｂに置き換えるようにしたものである。
【００４０】
すなわち、出力回路２Ｂは、３倍昇圧回路１の内部に配置させたスイッチング用のＰ型のＭＯＳトランジスタＭ８と、そのＭＯＳトランジスタＭ８を介してコンデンサＣ１の正側の端子と接続する出力ライン４と、その出力ライン４とグランドとの間に接続させた出力用のコンデンサＣＯＡとを備えている。
ＭＯＳトランジスタＭ８は、図７に示すように、３倍昇圧回路１を構成するＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ３の間に介在されている。
【００４１】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ１の端子電圧Ｃ１Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００４２】
なお、第３実施形態の３倍昇圧回路１の構成は、図１に示す３倍昇圧回路１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第３実施形態の動作例について、図７〜図９を参照して説明する。
【００４３】
この第３実施形態では、図８に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ｂからは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１からは入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図９（Ａ）に示し、期間Ｂのときの等価回路を図９（Ｂ）に示す。
【００４４】
まず、期間Ｂでは、図９（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになり、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、直前の期間ＡでのコンデンサＣ２の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００４５】
一方、期間Ａでは、図９（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになり、直前の期間ＢでのコンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、その端子電圧Ｃ１ＰによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ１の端子電圧Ｃ１Ｐの６Ｖが、出力回路２Ｂの出力電圧ＶＯＡとなる。
【００４６】
以上説明したように、第３実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第４実施形態の構成について、図１０を参照して説明する。
この第４実施形態は、図７に示す第３実施形態の３倍昇圧回路１を、図１０に示す３倍昇圧回路１Ａに置き換えるようにしたものである。
【００４７】
すなわち、３倍昇圧回路１Ａは、図７に示す３倍昇圧回路１とその構成が同一であるが、ＭＯＳトランジスタＭ１〜Ｍ７のオンオフ制御の期間を後述のように行うようにしたものである。このため、ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、後述のようにオンオフする制御信号を制御回路（図示せず）から印加するようにしている。
【００４８】
なお、第４実施形態の出力回路２Ｂの構成は、図７に示す出力回路２Ｂの構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第４実施形態の動作例について、図１０〜図１２を参照して説明する。
【００４９】
この第４実施形態では、図１１に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ｂは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１Ａは入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図１２（Ａ）に示し、期間Ｂのときの等価回路を図１２（Ｂ）に示す。
【００５０】
まず、期間Ｂでは、図１２（Ｂ）に示すように、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、直前の期間Ａでの出力コンデンサＣＯＡの充電により、すなわち出力回路２Ｂの出力電圧ＶＯＡは６Ｖであり、これによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。
【００５１】
一方、期間Ａでは、図１２（Ａ）に示すように、ＭＯＳトランジスタＭ１，Ｍ８，Ｍ４，Ｍ６がオンになり、直前の期間ＢでのコンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、その端子電圧Ｃ１Ｐにより出力コンデンサＣＯＡが充電される。
また、このときには、直前の期間ＢでのコンデンサＣ２の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その９Ｖが３倍昇圧回路１Ａの出力電圧ＶＯＢとなる。
【００５２】
以上説明したように、第４実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第５実施形態の構成について、図１３を参照して説明する。
この５実施形態は、入力電圧ＶＤＤの５倍の正の昇圧電圧を生成出力するチャージポンプ方式の５倍昇圧回路１１と、この５倍昇圧回路１１を構成するコンデンサＣ３，Ｃ４，Ｃ５の各端子電圧を入力電圧ＶＤＤの２倍、３倍、および４倍の正電圧として安定的に出力する第１〜第３出力回路１２、１３、１４とを備え、入力電圧ＶＤＤに対して２倍、３倍、４倍、および５倍の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００５３】
５倍昇圧回路１１は、図１３に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ１３と、昇圧用のコンデンサＣ３，Ｃ４，Ｃ５，Ｃ６と、出力用のコンデンサＣＯＤとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ７が、出力ライン１５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ５，Ｍ６の共通接続部に、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ５，Ｍ６の共通接続部とグランドとに、ＭＯＳトランジスタＭ８，Ｍ９を直列接続した直列回路と、ＭＯＳトランジスタＭ１０，Ｍ１１を直列接続した直列回路と、ＭＯＳトランジスタＭ１２，Ｍ１３を直列接続した直列回路とが、並列に接続されている。
【００５４】
ＭＯＳトランジスタＭ４，Ｍ５の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ３の両端が接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とＭＯＳトランジスタＭ８，Ｍ９の共通接続部とに、コンデンサＣ４の両端が接続されている。ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とＭＯＳトランジスタＭ１０，Ｍ１１の共通接続部とに、コンデンサＣ５の両端が接続されている。ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ１２，Ｍ１３の共通接続部とに、コンデンサＣ６の両端が接続されている。出力ライン１５とグランドとの間に、コンデンサＣＯＤが接続されている。
【００５５】
ＭＯＳトランジスタＭ１〜Ｍ１３の各ゲートには、ＭＯＳトランジスタＭ１〜Ｍ１３をオンオフ制御をするための所定の制御信号が、制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１〜Ｍ６，Ｍ８，Ｍ１０，Ｍ１２はＰ型からなり、ＭＯＳトランジスタＭ７，Ｍ９，Ｍ１１，Ｍ１３はＮ型からなる。
【００５６】
第１出力回路１２は、図１３に示すように、コンデンサＣ３の正側の端子と接続する出力ライン１６と、この出力ライン１６の途中に設けたスイッチング用のＰ型のＭＯＳトランジスタＭ１６と、出力ライン１６とグランドとの間に接続され電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
第２出力回路１３は、図１３に示すように、コンデンサＣ４の正側の端子と接続する出力ライン１７と、この出力ライン１７の途中に設けたＭＯＳトランジスタＭ１５と、出力ライン１７とグランドとの間に接続される出力用のコンデンサＣＯＢと、を備えている。
【００５７】
第３出力回路１４は、図１３に示すように、コンデンサＣ５の正側の端子と接続する出力ライン１８と、この出力ライン１８の途中に設けたＭＯＳトランジスタＭ１４と、出力ライン１８とグランドとの間に接続される出力用のコンデンサＣＯＣと、を備えている。
ここで、ＭＯＳトランジスタＭ１４，Ｍ１５，Ｍ１６のゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００５８】
次に、このような構成からなる第５実施形態の動作例について、図１３および図１４を参照して説明する。
この第５実施形態では、図１４に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路１２、１３、１４は入力電圧ＶＤＤの２倍、３倍、および４倍の正電圧をそれぞれ出力し、５倍昇圧回路１１は入力電圧ＶＤＤの５倍の正電圧を生成出力する動作を行う。
【００５９】
まず、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ３が充電され、その充電電圧３ＶがコンデンサＣ３の端子電圧Ｃ３Ｐとなる。このとき、直前の期間ＡでのコンデンサＣ４の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ４の端子電圧Ｃ４Ｐは９Ｖとなり、その端子電圧Ｃ４ＰによりコンデンサＣ５が充電され、その充電電圧９ＶがコンデンサＣ５の端子電圧Ｃ５Ｐとなる。
【００６０】
また、このときには、ＭＯＳトランジスタＭ１５はオン状態にあるので、コンデンサＣ４の端子電圧Ｃ４Ｐの９Ｖの電圧が第２出力回路１３の出力電圧ＶＯＢとなる。さらに、このときには、直前の期間ＡでのコンデンサＣ６の充電電圧１２Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ６の端子電圧Ｃ６Ｐが１５Ｖとなり、その１５Ｖが５倍昇圧回路１１の出力電圧ＶＯＤとなる。
【００６１】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３がオンになる。このため、直前の期間ＢでのコンデンサＣ３の充電電圧３Ｖに入力電圧ＶＤＤの３Ｖが印加されてコンデンサＣ３の端子電圧Ｃ３Ｐが６Ｖとなり、その端子電圧Ｃ３ＰによりコンデンサＣ４が充電され、その充電電圧６ＶがコンデンサＣ４の端子電圧Ｃ４Ｐとなる。このときには、ＭＯＳトランジスタＭ１６はオン状態にあるので、コンデンサＣ３の端子電圧Ｃ３Ｐの６Ｖの電圧が第１出力回路１２の出力電圧ＶＯＡとなる。
【００６２】
また、このときには、直前の期間ＢでのコンデンサＣ５の充電電圧９Ｖに入力電圧ＶＤＤの３Ｖが印加されて、コンデンサＣ５の端子電圧Ｃ５Ｐが１２Ｖとなり、その端子電圧Ｃ５ＰによりコンデンサＣ６が充電され、その充電電圧１２ＶがコンデンサＣ６の端子電圧Ｃ６Ｐとなる。さらに、このときには、ＭＯＳトランジスタＭ１４はオン状態にあるので、コンデンサＣ５の端子電圧Ｃ５Ｐの１２Ｖの電圧が第３出力回路１４の出力電圧ＶＯＣとなる。
【００６３】
以上説明したように、第５実施形態では、入力電圧ＶＤＤの２倍、３倍、４倍、および５倍の各昇圧電圧を同時に得るために、５倍昇圧回路１１と、出力回路１２〜１４とを備えるだけで良い。このため、図２５に示す２倍昇圧回路、図２７に示す３倍昇圧回路、４倍昇圧回路（図示せず）、および図２９に示す５倍昇圧回路をそれぞれ独立に構成して１つのまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。従って、集積回路化の際のチップ面積の大幅な減少、実装面積の大幅な減少、および制作コストの大幅な抑制を実現できる。
【００６４】
次に、本発明の電源装置の第６実施形態の構成について、図１５を参照して説明する。
この６実施形態は、入力電圧の３倍の負の昇圧電圧を生成出力するチャージポンプ方式の負の３倍昇圧回路２１と、この負の３倍昇圧回路２１を構成するコンデンサＣ７の端子電圧が入力電圧の−２倍になったタイミングでその電圧を安定的に出力する出力回路２２とを備え、入力電圧に対して２倍と３倍の負の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００６５】
負の３倍昇圧回路２１は、図１５に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ７と、昇圧用のコンデンサＣ７，Ｃ８と、出力用のコンデンサＣＯＦとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ５，Ｍ６，Ｍ７が、入力ライン２３と出力ライン２４との間に直列に接続されている。入力ライン２３には、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ２，Ｍ５の共通接続部は、グランドに接続されている。入力ライン２３とグランドとの間に、ＭＯＳトランジスタＭ３，Ｍ４が直列に接続されている。
【００６６】
ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ５，Ｍ６の共通接続部とに、コンデンサＣ７の両端が接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ８の両端が接続されている。出力ライン２４は、コンデンサＣＯＦを介してグランドに接続されている。
【００６７】
ＭＯＳトランジスタＭ１〜Ｍ７の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１，Ｍ３はＰ型からなり、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ５〜Ｍ７はＮ型からなる。
出力回路２２は、図１５に示すように、コンデンサＣ７の負側の端子と接続する出力ライン２５と、この出力ライン２５の途中に設けたスイッチング用のＮ型のＭＯＳトランジスタＭ８と、出力ライン２５とグランドとの間に接続され電荷を蓄積する出力用のコンデンサＣＯＥと、を備えている。
【００６８】
ＭＯＳトランジスタＭ８は、コンデンサＣ７の端子電圧Ｃ７Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００６９】
次に、このような構成からなる第６実施形態の動作例について、図１５および図１６を参照して説明する。
この第６実施形態では、図１６に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２は入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１は入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
【００７０】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。従って、入力端子の入力電圧３Ｖを基準にすると、その出力電圧ＶＯＦは入力電圧の−３倍の−９Ｖに相当することになる。
【００７１】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになる。このため、入力電圧ＶＤＤにより、コンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が出力回路２２の出力電圧ＶＯＥとなる。従って、入力端子の入力電圧３Ｖを基準にすると、その出力電圧ＶＯＥは入力電圧の−２倍の−６Ｖに相当することになる。
【００７２】
以上説明したように、第６実施形態によれば、入力電圧ＶＤＤの２倍と３倍の負の各昇圧電圧を同時に得るために、負の３倍昇圧回路２１と、出力回路２２とを備えるようにしたので、図３１に示す負の２倍昇圧回路と図３３に示す負の３倍昇圧回路とを独立に構成して１つにまとめた場合に比べて、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００７３】
次に、本発明の電源装置の第７実施形態の構成について、図１７を参照して説明する。
この第７実施形態は、図１５に示す第６実施形態を基本にし、図１５に示す出力回路２２を、図１７に示す出力回路２２Ａに置き換えたものである。
すなわち、出力回路２２Ａは、図１５に示す出力回路２２とその構成要素が同一であるが、出力ライン２５の接続先をコンデンサＣ７の負側の端子からコンデンサＣ８の負側の出力端子に置き換えるようにした。
【００７４】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ８の端子電圧Ｃ８Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようにした。
ここで、第７実施形態の負の３倍昇圧回路２１の構成は、図１５に示す負の３倍昇圧回路２１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
【００７５】
次に、このような構成からなる第７実施形態の動作例について、図１７および図１８を参照して説明する。
この第７実施形態では、図１８に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ａは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１は入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
【００７６】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このとき、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。
【００７７】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ８の端子電圧Ｃ８Ｎの−３Ｖの電圧が出力回路２２Ａの出力電圧ＶＯＥとなる。
【００７８】
以上説明したように、第７実施形態によれば、第６実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第８実施形態の構成について、図１９を参照して説明する。
この第８実施形態は、図１５に示す第６実施形態を基本にし、図１５に示す出力回路２２を、図１９に示す出力回路２２Ｂに置き換えたものである。
【００７９】
すなわち、出力回路２２Ｂは、負の３倍昇圧回路２１の内部に配置させたスイッチング用のＮ型のＭＯＳトランジスタＭ８と、このＭＯＳトランジスタＭ８を介してコンデンサＣ７の負側の端子と接続する出力ライン２５と、この出力ライン２５とグランドとの間に接続させて電荷を蓄積する出力用のコンデンサＣＯＥとを備えている。
【００８０】
ＭＯＳトランジスタＭ８は、図１９に示すように、負の３倍昇圧回路２１を構成するＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ６の間に介在されている。また、ＭＯＳトランジスタＭ８は、コンデンサＣ７の端子電圧Ｃ７Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようにした。
【００８１】
ここで、第８実施形態の負の３倍昇圧回路２１の構成は、図１５に示す負の３倍昇圧回路２１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第８実施形態の動作例について、図１９および図２０を参照して説明する。
【００８２】
この第８実施形態では、図２０に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ｂからは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１からは入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。
【００８３】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６，Ｍ８がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が、出力回路２２Ｂの出力電圧ＶＯＥとなる。
【００８４】
以上説明したように、第８実施形態によれば、第６実施形態と同様の効果が実現できる。
次に、本発明の電源装置の第９実施形態の構成について、図２１を参照して説明する。
この第９実施形態は、図１９に示す第８実施形態の負の３倍昇圧回路２１を、図２１に示す負の３倍昇圧回路２１Ａに置き換えたものである。
【００８５】
すなわち、負の３倍昇圧回路２１Ａは、図１９に示す負の３倍昇圧回路２１とその構成が同一であるが、ＭＯＳトランジスタＭ１〜Ｍ７のオンオフ制御のタイミングを後述のように行うようにしたものである。このため、ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、後述のようにそれらをオンオフする制御信号を制御回路（図示せず）から印加するようにしている。
【００８６】
なお、第９実施形態の出力回路２２Ｂの構成は、図１９に示す出力回路２２Ｂの構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第９実施形態の動作例について、図２１および図２２を参照して説明する。
【００８７】
この第９実施形態では、図２２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ｂは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１Ａは入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７，Ｃ８，ＣＯＥがそれぞれ充電される。この結果、コンデンサＣ７は、端子電圧Ｃ７Ｎが０Ｖ、端子電圧Ｃ７Ｐが＋３Ｖとなり、コンデンサＣ８は、端子電圧Ｃ８Ｎが−３Ｖ、端子電圧Ｃ８Ｐが＋３Ｖとなる。
【００８８】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ８，Ｍ７がオンになる。このため、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１Ａの出力電圧ＶＯＦとなる。
また、このときには、直前の期間ＡでのコンデンサＣ７の充電電圧が、すなわちコンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖが、出力回路２２Ｂの出力電圧ＶＯＥとして出力される。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が，出力回路２２Ｂの出力電圧ＶＯＥとなる。
【００８９】
以上説明したように、第９実施形態によれば、第６実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第１０実施形態の構成について、図２３を参照して説明する。
この第１０実施形態は、入力電圧ＶＤＤの２倍の正電圧を生成出力する第１昇圧回路３１と、この第１昇圧回路３１の出力電圧に入力電圧ＶＤＤを加算して３倍の正電圧を生成出力する第２昇圧回路３２と、第１昇圧回路３１の出力電圧と第２昇圧回路３２の出力電圧とを加算して入力電圧ＶＤＤの５倍の正電圧を生成出力する第３昇圧回路３３と、第２昇圧回路の出力電圧を負電圧に極性を反転する反転回路３４と、を備えている。
【００９０】
この第１０実施形態の各部の機能を一般化すると、以下のようになる。
すなわち、第１昇圧回路３１は、入力電圧ＶＤＤのｎ倍の正電圧を生成出力するものである。この例では、ｎ＝２の場合である。
第２昇圧回路３２は、第１昇圧回路３１の出力電圧（ｎ×ＶＤＤ）に入力電圧ＶＤＤを加算し、入力電圧ＶＤＤの（ｎ＋１）倍の正電圧を生成出力するものである。ここで（ｎ＋１）＝ｍとおくと、この例ではｍ＝３の場合である。
【００９１】
第３昇圧回路３３は、第１昇圧回路３１の出力電圧と第２昇圧回路３２の出力電圧とを加算し、入力電圧ＶＤＤの（ｎ＋ｍ）倍の正電圧を生成出力するものである。この例では、（ｎ＋ｍ）＝５の場合である。
反転回路３４は、第１昇圧回路３１、第２昇圧回路３２、または第３昇圧回路３３のいずれかの正の出力電圧を、負の出力電圧に反転する回路である。この例では、第２昇圧回路３２の出力電圧を負電圧に反転させるようにしている。
【００９２】
次に、各部の詳細について説明すると、第１昇圧回路３１は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ４と、昇圧用のコンデンサＣ１１と、出力用のコンデンサＣ１３とを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ４は、自己の出力ライン３５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ２，Ｍ３の共通接続部には、入力電圧ＶＤＤが印加されるようになっている。コンデンサＣ１１の両端は、ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ３，Ｍ４の共通接続部とに接続されている。出力用のコンデンサＣ１３は、その一端が自己の出力ライン３５に接続され、その他端がグランドに接続されている。
【００９３】
ＭＯＳトランジスタＭ１〜Ｍ４の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ１〜Ｍ３はＰ型からなり、ＭＯＳトランジスタＭ４はＮ型からなる。
第２昇圧回路３２は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ５〜Ｍ８と、昇圧用のコンデンサＣ１２と、出力用のコンデンサＣ１６とを備えている。
【００９４】
さらに詳述すると、ＭＯＳトランジスタＭ５、Ｍ６が、自己の出力ライン３６と第１昇圧回路３１の出力ライン３５との間に直列に接続されている。ＭＯＳトランジスタＭ７、Ｍ８が、ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とグランドとの間に直列に接続されている。コンデンサＣ１２の両端は、ＭＯＳトランジスタＭ５，Ｍ６の共通接続部とＭＯＳトランジスタＭ７，Ｍ８の共通接続部とに接続されている。コンデンサＣ１６は、その一端が自己の出力ライン３６に接続され、その他端がグランドに接続されている。
【００９５】
ＭＯＳトランジスタＭ５〜Ｍ８の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ５〜Ｍ７はＰ型からなり、ＭＯＳトランジスタＭ８はＮ型からなる。
第３昇圧回路３３は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ９〜Ｍ１２と、昇圧用のコンデンサＣ１４と、出力用のコンデンサＣ１５とを備えている。
【００９６】
さらに詳述すると、ＭＯＳトランジスタＭ９、Ｍ１０が、自己の出力ライン３７と第２昇圧回路３２の出力ライン３６との間に直列に接続されている。ＭＯＳトランジスタＭ１１、Ｍ１２が、第１昇圧回路３１の出力ライン３５とグランドとの間に直列に接続されている。コンデンサＣ１４の両端は、ＭＯＳトランジスタＭ９，Ｍ１０の共通接続部とＭＯＳトランジスタＭ１１，Ｍ１２の共通接続部とに接続されている。出力用のコンデンサＣ１５は、その一端が自己の出力ライン３７に接続され、その他端がグランドに接続されている。
【００９７】
ＭＯＳトランジスタＭ９〜Ｍ１２の各ゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ９〜Ｍ１１はＰ型からなり、ＭＯＳトランジスタＭ１２はＮ型からなる。
反転回路３４は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ１３〜Ｍ１６と、昇圧用のコンデンサＣ１７と、出力用のコンデンサＣ１８とを備えている。
【００９８】
さらに詳述すると、ＭＯＳトランジスタＭ１３〜Ｍ１６が、第２昇圧回路３２の出力ライン３６と自己の出力ライン３８との間に直列に接続されている。ＭＯＳトランジスタＭ１４、Ｍ１５の共通接続部が、グランドに接続されている。コンデンサＣ１７の両端は、ＭＯＳトランジスタＭ１３，Ｍ１４の共通接続部とＭＯＳトランジスタＭ１５，Ｍ１６の共通接続部とに接続されている。出力用のコンデンサＣ１８は、その一端が自己の出力ライン３８に接続され、その他端がグランドに接続されている。
【００９９】
ＭＯＳトランジスタＭ１３〜Ｍ１６の各ゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ１３はＰ型からなり、ＭＯＳトランジスタＭ１４〜Ｍ１６はＮ型からなる。
次に、このような構成からなる第１０実施形態の動作例について、図２３を参照して説明する。
【０１００】
この第１０実施形態では、後述する第１動作モードと第２動作モードを交互に繰り返すことにより、第１昇圧回路３１、第２昇圧回路３２、第３昇圧回路３３、および反転回路３４が所定の電圧を生成出力する動作を行う。
すなわち、第１動作モードでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ５，Ｍ７，Ｍ９，Ｍ１１，Ｍ１３，Ｍ１５がオンになる。このため、第１昇圧回路３１のコンデンサＣ１１は、入力電圧ＶＤＤ（例えば３Ｖ）により３Ｖに充電される。また、このときには、第２昇圧回路３２のコンデンサＣ１２は、直前の第２動作モードの充電によりその充電電圧は６Ｖになっており、この充電電圧６Ｖに入力電圧３Ｖが加算（印加）され、その加算された９Ｖの電圧が第２昇圧回路３２の出力電圧となる。
【０１０１】
このとき、その第２昇圧回路３２の出力電圧により、反転回路３４のコンデンサＣ１７が充電される。さらに、第１動作モードでは、第３昇圧回路３３のコンデンサ１３は、直前の第２動作モードの充電によりその充電電圧が９Ｖとなっており、この充電電圧９Ｖに第１昇圧回路３１の出力電圧６Ｖが加算され、その加算された１５Ｖが第３昇圧回路３３の出力電圧となる。
【０１０２】
一方、第２動作モードでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ６，Ｍ８，Ｍ１０，Ｍ１２，Ｍ１４，Ｍ１６がオンになる。このとき、第１昇圧回路３１のコンデンサ１１は、直前の第１動作モードの充電によりその充電電圧が３Ｖとなっており、この充電電圧３Ｖに入力電圧３Ｖが加算され、その加算された６Ｖが第１昇圧回路３１の出力電圧となる。このとき、その６Ｖの電圧により、第２昇圧回路３２のコンデンサＣ１２が充電され、充電電圧が６Ｖとなる。
【０１０３】
また、第２動作モードでは、第３昇圧回路３３のコンデンサＣ１４が、第２昇圧回路３２の出力電圧により充電される。さらに、第２動作モードでは、反転回路３４のコンデンサＣ１７の極性が反転するので、反転回路３４からは−９Ｖの電圧が出力される。
ここで、第１昇圧回路３１の入力電圧ＶＤＤが３Ｖとし、この入力電圧ＶＤＤを基準に考えると、反転回路３４の出力電圧−９Ｖは、入力電圧ＶＤＤを４倍した負の電圧に相当する。
【０１０４】
以上説明したように、第１０実施形態によれば、入力電圧ＶＤＤの２倍と５倍の正の電圧と、入力電圧ＶＤＤの４倍の負の電圧を同時に得るために、上記のように構成するようにした。このため、図２５に示す正の２倍昇圧回路、図２９に示す正の５倍昇圧回路、および図３３に示す負の４倍昇圧回路を独立に構成して１つにまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。従って、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【０１０５】
次に、本発明の電源装置の第１１実施形態の構成について、図２４を参照して説明する。
この第１１実施形態は、図２３に示す第１１実施形態を基本にし、図２３に示す第１昇圧回路３１を、図２４に示す第１昇圧回路３１Ａに置き換えたものである。
【０１０６】
すなわち、第１昇圧回路３１Ａは、図２３に示す第１昇圧回路３１にスイッチング用のＭＯＳトランジスタＭ１７〜Ｍ２０と、昇圧用のコンデンサＣ１９とを追加するようにしたものである。
さらに詳述すると、ＭＯＳトランジスタＭ１７〜Ｍ２０が、自己の出力ライン３５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ１８，Ｍ１９の共通接続部には、入力電圧ＶＤＤが供給されるようになっている。コンデンサＣ１９の両端は、ＭＯＳトランジスタＭ１７，Ｍ１８の共通接続部とＭＯＳトランジスタＭ１９，Ｍ２０の共通接続部とに接続されている。
【０１０７】
ＭＯＳトランジスタＭ１７〜Ｍ２０は、上記の第１動作モードの場合にＭＯＳトランジスタＭ１７，Ｍ１９がオンし、上記の第２動作モードの場合にＭＯＳトランジスタＭ１８，Ｍ２０がオンするようになっている。ＭＯＳトランジスタＭ１７〜Ｍ１９はＰ型からなり、ＭＯＳトランジスタＭ２０はＮ型からなる。
なお、第１１実施形態の他の部分の構成は、図２３の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。また、ＭＯＳトランジスタＭ１〜Ｍ１６がオンオフするタイミングも、図２３に示すＭＯＳトランジスタＭ１〜Ｍ１６と同様である。
【０１０８】
このような構成からなる第１１実施形態の動作は、第１昇圧回路３１ＡのＭＯＳトランジスタＭ１７〜Ｍ２０の動作を除けば、上記の第１０実施形態と同様であるので、その動作説明は省略する。
以上説明した本発明の電源装置の各実施形態は、入力電圧を昇圧することにより２以上の出力電圧を得ることができるものである。このため、上記の各実施形態は、本発明の電子機器に適用できるので、その適用例について説明する。
【０１０９】
まず、本発明の電子機器の具体例をＣＣＤカメラとした場合について説明する。ＣＣＤカメラでは、ＣＣＤ固体撮像素子を駆動する撮像素子駆動回路を含み、かつ、この駆動回路などを駆動する電源回路を含んでいる。そこで、その電源回路として、本発明の電源装置の第１０実施形態や第１１実施形態などを使用するようにした。
【０１１０】
なお、本発明の電子機器は上記のＣＣＤカメラに限定されるものではなく、その他の具体例としては、液晶表示装置や携帯端末などが挙げられる。従って、その具体的な電子機器の電源回路に応じて、本発明の電源装置の各実施形態を選択して使用することができる。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【図面の簡単な説明】
【図１】本発明の電源装置の第１実施形態の構成を示す回路図である。
【図２】その第１実施形態の各部の波形を示す波形図である。
【図３】その第１実施形態の動作状態を説明する等価回路である。
【図４】本発明の電源装置の第２実施形態の構成を示す回路図である。
【図５】その第２実施形態の各部の波形を示す波形図である。
【図６】その第２実施形態の動作状態を説明する等価回路である。
【図７】本発明の電源装置の第３実施形態の構成を示す回路図である。
【図８】その第３実施形態の各部の波形を示す波形図である。
【図９】その第３実施形態の動作状態を説明する等価回路である。
【図１０】本発明の電源装置の第４実施形態の構成を示す回路図である。
【図１１】その第４実施形態の各部の波形を示す波形図である。
【図１２】その第４実施形態の動作状態を説明する等価回路である。
【図１３】本発明の電源装置の第５実施形態の構成を示す回路図である。
【図１４】その第５実施形態の各部の波形を示す波形図である。
【図１５】本発明の電源装置の第６実施形態の構成を示す回路図である。
【図１６】その第６実施形態の各部の波形を示す波形図である。
【図１７】本発明の電源装置の第７実施形態の構成を示す回路図である。
【図１８】その第７実施形態の各部の波形を示す波形図である。
【図１９】本発明の電源装置の第８実施形態の構成を示す回路図である。
【図２０】その第８実施形態の各部の波形を示す波形図である。
【図２１】本発明の電源装置の第９実施形態の構成を示す回路図である。
【図２２】その第９実施形態の各部の波形を示す波形図である。
【図２３】本発明の電源装置の第１０実施形態の構成を示す回路図である。
【図２４】本発明の電源装置の第１１実施形態の構成を示す回路図である。
【図２５】従来の正の２倍昇圧回路の回路図である。
【図２６】その２倍昇圧回路の各部の波形を示す波形図である。
【図２７】従来の正の３倍昇圧回路の回路図である。
【図２８】その３倍昇圧回路の各部の波形を示す波形図である。
【図２９】従来の正の５倍昇圧回路の回路図である。
【図３０】その５倍昇圧回路の各部の波形を示す波形図である。
【図３１】従来の負の２倍昇圧回路の回路図である。
【図３２】その２倍昇圧回路の各部の波形を示す波形図である。
【図３３】従来の負の３倍昇圧回路の回路図である。
【図３４】その３倍昇圧回路の各部の波形を示す波形図である。
【符号の説明】
１，１Ａは３倍昇圧回路、２，２Ａ，２Ｂは出力回路、３、４は出力ライン、１１は５倍昇圧回路、１２は第１出力回路、１３は第２出力回路、１４は第３出力回路、２１，２１Ａは負の３倍昇圧回路、２２，２２Ａ，２２Ｂは出力回路、２３は入力ライン、２４、２５は出力ライン、３１は第１昇圧回路、３２は第２昇圧回路、３３は第３昇圧回路、３４は反転回路である。
【発明の属する技術分野】
本発明は、チャージポンプ方式により所望の電圧を得ることができる電源装置、およびその電源装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、チャージポンプ方式による正の２倍昇圧回路としては、例えば図２５に示すものが知られている。この２倍昇圧回路は、ＭＯＳトランジスタＭ１〜Ｍ４と、昇圧用のコンデンサＣ１と、出力用のコンデンサＣＯＡとを備えている。
このような構成からなる２倍昇圧回路の動作について、図２５および図２６を参照して説明する。
【０００３】
この２倍昇圧回路では、図２６に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの２倍の正電圧を生成出力する昇圧動作を行う。
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４がオンになり、入力電圧ＶＤＤ（例えば３Ｖ）によりコンデンサＣ１が３Ｖまで充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。一方、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３がオンになり、コンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されて６Ｖとなり、その６Ｖが出力電圧ＶＯＡとなる。
【０００４】
次に、従来のチャージポンプ方式による正の３倍昇圧回路としては、例えば図２７に示すものが知られている。この３倍昇圧回路は、ＭＯＳトランジスタＭ１〜７と、昇圧用のコンデンサＣ１，Ｃ２と、出力用のコンデンサＣＯＢとを備えている。
このような構成からなる３倍昇圧回路の動作について、図２７および図２８を参照して説明する。
【０００５】
この３倍昇圧回路では、図２７に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの３倍の正電圧を生成出力する昇圧動作を行う。
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は直前（前回）の期間Ａでの充電により充電電圧が６Ｖになっており、この充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その電圧９Ｖが出力電圧ＶＯＢとなる。
【０００６】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７がオンになり、入力電圧ＶＤＤにコンデンサＣ１の充電電圧３Ｖが加算され、コンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、これによりコンデンサＣ２が６Ｖまで充電される。
次に、従来のチャージポンプ方式による正の５倍昇圧回路としては、例えば図２９に示すものが知られている。この５倍昇圧回路は、ＭＯＳトランジスタＭ１〜１３と、昇圧用のコンデンサＣ３〜Ｃ６と、出力用のコンデンサＣＯＤと、を備えている。
【０００７】
このような構成からなる５倍昇圧回路の動作について、図２９および図３０を参照して説明する。
この５倍昇圧回路では、図３０に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの５倍の正電圧を生成出力する昇圧動作を行う。
【０００８】
すなわち、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ３が充電され、その充電電圧３ＶがコンデンサＣ３の端子電圧Ｃ３Ｐとなる。このとき、コンデンサＣ４は、直前の期間Ａでの充電により充電電圧が６Ｖになっており、この６Ｖに入力電圧ＶＤＤの３Ｖが加算されて９Ｖとなり、この９ＶによりコンデンサＣ５が充電される。また、このときには、コンデンサＣ６は、直前の期間Ａでの充電により充電電圧が１２Ｖとなっており、この１２Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ６の端子電圧Ｃ６Ｐが１５Ｖとなり、その１５Ｖが出力電圧ＶＯＤとなる。
【０００９】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３がオンになる。このため、コンデンサＣ３は、直前の期間Ｂでの充電により充電電圧が３Ｖになっており、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されて６Ｖとなり、この６ＶによりコンデンサＣ４が充電される。このとき、コンデンサＣ５は、直前の期間Ｂでの充電により充電電圧が９Ｖになっており、この９Ｖに入力電圧ＶＤＤの３Ｖが加算されて１２Ｖとなり、この１２ＶによりコンデンサＣ６が充電される。
【００１０】
次に、従来のチャージポンプ方式による負の２倍昇圧回路としては、例えば図３１に示すものが知られている。この負の２倍昇圧回路は、ＭＯＳトランジスタＭ１〜４と、昇圧用のコンデンサＣ７と、出力用のコンデンサＣＯＥとを備えている。
このような構成からなる負の２倍昇圧回路の動作について、図３１および図３２を参照して説明する。
【００１１】
この負の２倍昇圧回路では、図３２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの２倍の負電圧を生成出力する昇圧動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３がオンになり、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このときには、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。
【００１２】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４がオンになり、このときには、コンデンサＣ７の端子電圧Ｃ７Ｐが０Ｖとなり、その端子電圧Ｃ７Ｎが−３Ｖとなって、−３Ｖが出力電圧ＶＯＥとなる。従って、入力端子の入力電圧３Ｖを基準にすると、出力端子の出力電圧は−６Ｖに相当することになる。
次に、従来のチャージポンプ方式による負の３倍昇圧回路としては、例えば図３３に示すものが知られている。この負の３倍昇圧回路は、ＭＯＳトランジスタＭ１〜７と、昇圧用のコンデンサＣ７，Ｃ８と、出力用のコンデンサＣＯＦとを備えている。
【００１３】
このような構成からなる負の３倍昇圧回路の動作について、図３３および図３４を参照して説明する。
この負の３倍昇圧回路では、図３４に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、入力電圧ＶＤＤの３倍の負電圧を生成出力する昇圧動作を行う。
【００１４】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになり、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このとき、コンデンサＣ７は、端子電圧Ｃ７Ｎが０Ｖとなり、端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電電圧により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが出力電圧ＶＯＦとなる。従って、入力端子の入力電圧３Ｖを基準にすると、出力端子の出力電圧は−９Ｖに相当することになる。
【００１５】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになり、コンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。
以上のように、従来の昇圧回路では、入力電圧に対して２倍、３倍、あるいは５倍の正の昇圧電圧、または２倍あるいは３倍の負の昇圧電圧というように、個別の昇圧電圧しか得ることができない。
【００１６】
【発明が解決しようとする課題】
ところで、例えば入力電圧に対して２倍や３倍の昇圧電圧というように、レベルや極性の異なる各種の電圧を必要とする電源装置を必要とする場合がある。この場合には、例えば、従来の２倍の昇圧回路と３倍の昇圧回路とをそれぞれ独立に用意して単に１つに纏めることが考えられる。
【００１７】
しかし、そのように電源装置を構成すると、トランジスタの個数が多くなり、集積回路化する場合にはチップ面積が大きくなるという不具合がある。また、外付けのコンデンサの個数が多くなり、実装面積の増加や制作費用（コスト）が嵩むという不具合がある。
そこで、本発明の目的は、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少することができ、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現することができる電源装置を提供することにある。
【００１８】
また、本発明の他の目的は、その電源装置を用いた電子機器を提供することにある。
【００１９】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、少なくとも２個以上の昇圧用コンデンサを有し、これらの昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ方式の昇圧回路と、前記２個以上の昇圧用コンデンサのうちの所定の昇圧用コンデンサの所定の端子電圧が前記入力電圧のｍ倍（ｎ＞ｍ）に昇圧されたタイミングで、そのｍ倍の昇圧電圧を出力する出力回路と、を備えたものである。
【００２０】
第２の発明は、第１の発明の電源装置において、前記出力回路は、前記昇圧用コンデンサの端子電圧を前記タイミングで出力させるスイッチングトランジスタと、前記端子電圧により電荷を蓄積するコンデンサと、からなる。
第３の発明は、第１の発明または第２の発明の電源装置において、前記出力回路は、複数の出力回路からなり、その複数の各出力回路は、前記２個以上の昇圧用コンデンサのうちの対応する所定のコンデンサの所定の端子電圧が所定電圧になったタイミングで、その各所定電圧をそれぞれ出力するようになっている。
【００２１】
第４の発明は、第１の発明、第２の発明、または第３の発明の電源装置において、前記昇圧回路は、前記入力電圧に基づいてｎ倍の正または負の昇圧電圧を生成出力する正または負の昇圧回路であり、前記出力電圧は、前記正または負の昇圧回路に応じて前記入力電圧のｍ倍の正または負の昇圧電圧を出力する正または負の出力回路である。
【００２２】
第５の発明は、昇圧用コンデンサを有し、前記昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ式の第１昇圧回路と、前記第１昇圧回路の出力電圧に前記入力電圧を加算し、前記入力電圧の（ｎ＋１）倍の電圧を生成して出力する第２昇圧回路と、前記第１昇圧回路と前記第２昇圧回路の各出力電圧を加算し、前記入力電圧の（ｎ＋ｍ）倍（ただし、ｍ＝ｎ＋１）の電圧を生成して出力する第３昇圧回路と、前記第２昇圧回路または前記第３昇圧回路のいずれかの出力電圧の極性を反転する反転回路と、を備えている。
【００２３】
第６の発明は、電源回路を含み、かつ前記電源回路により駆動される駆動部を含む電子機器において、前記電源回路は、第１の発明乃至第５の発明のうちのいずれかの電源装置からなる。
第７の発明は、第６の発明の電子機器において、前記電子機器は、ＣＣＤカメラまたは液晶表示装置である。
【００２４】
このような構成からなる本発明によれば、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
本発明の電源装置の第１実施形態の構成について、図１を参照しながら説明する。
この第１実施形態は、入力電圧の３倍の正の昇圧電圧を生成出力するチャージポンプ方式の３倍昇圧回路１と、この３倍昇圧回路１を構成するコンデンサＣ１の端子電圧が入力電圧の２倍に昇圧されたタイミングでその昇圧電圧を安定的に出力する出力回路２とを備え、入力電圧に対して２倍と３倍の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００２６】
３倍昇圧回路１は、図１に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ７と、昇圧用のコンデンサＣ１，Ｃ２と、出力用のコンデンサＣＯＢとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ５が、出力ライン３とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部に、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とグランドとの間に、ＭＯＳトランジスタＭ６，Ｍ７が直列に接続されている。
【００２７】
ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とＭＯＳトランジスタＭ４，Ｍ５の共通接続部とに、コンデンサＣ１の両端が接続されている。ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ２の両端が接続されている。コンデンサＣＯＢは、その一端が出力ライン３に接続され、その他端がグランドに接続されている。
【００２８】
ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、オンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１〜Ｍ４，Ｍ６はＰ型からなり、ＭＯＳトランジスタＭ５，Ｍ７はＮ型からなる。
出力回路２は、図１に示すように、コンデンサＣ１の正側の端子と接続する出力ライン４と、この出力ライン４の途中に設けたスイッチング用のＰ型のＭＯＳトランジスタＭ８と、出力ライン４とグランドとの間に接続されて電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
【００２９】
ＭＯＳトランジスタＭ８は、コンデンサＣ１の端子電圧Ｃ１Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００３０】
次に、このような構成からなる第１実施形態の動作例について、図１〜図３を参照して説明する。
この第１実施形態では、図２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２は入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１は入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図３（Ａ）に示し、期間Ｂのときの等価回路を図３（Ｂ）に示す。
【００３１】
まず、期間Ｂでは、図３（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は、直前の期間Ａでの充電電圧が６Ｖであり、この６Ｖに入力電圧ＶＤＤの３Ｖが加算（印加）されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、この９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００３２】
一方、期間Ａでは、図３（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになる。このとき、コンデンサＣ１は、直前の期間Ｂでの充電電圧が３Ｖであり、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなる。この６ＶによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ１の端子電圧Ｃ１Ｐの６Ｖが、出力回路２の出力電圧ＶＯＡとなる。
【００３３】
以上説明したように、第１実施形態によれば、入力電圧ＶＤＤの２倍と３倍の各昇圧電圧を同時に得るために、３倍昇圧回路１と、出力回路２とを備えるようにしたので、図２５に示す従来の２倍昇圧回路と図２７に示す従来の３倍昇圧回路とを独立に構成して単に１つにまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００３４】
次に、本発明の電源装置の第２実施形態の構成について、図４を参照して説明する。
この第２実施形態は、図１に示す第１実施形態を基本にし、図１に示す出力回路２を、図４に示す出力回路２Ａに置き換えるようにしたものである。
すなわち、出力回路２Ａは、図１に示す出力回路２とその構成要素が同一であるが、出力ライン４の接続先をコンデンサＣ１の正側の端子からコンデンサＣ２の正側の出力端子に置き換えるようにした。
【００３５】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ２の端子電圧Ｃ２Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようにした。
ここで、第２実施形態の３倍昇圧回路１の構成は、図１に示す３倍昇圧回路１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
【００３６】
次に、このような構成からなる第２実施形態の動作例について、図４〜図６を参照して説明する。
この第２実施形態では、図５に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ａは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１は入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図６（Ａ）に示し、期間Ｂのときの等価回路を図６（Ｂ）に示す。
【００３７】
まず、期間Ｂでは、図６（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになり、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は、直前の期間Ａでの充電により充電電圧が６Ｖであり、この６Ｖに入力電圧ＶＤＤの３Ｖが加算されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、この９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００３８】
一方、期間Ａでは、図６（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになる。このとき、コンデンサＣ１は、直前の期間Ｂでの充電電圧が３Ｖであり、この３Ｖに入力電圧ＶＤＤの３Ｖが加算されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなる。この６ＶによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ２の端子電圧Ｃ２Ｐの６Ｖが、出力回路２Ａの出力電圧ＶＯＡとなる。
【００３９】
以上説明したように、第２実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第３実施形態の構成について、図７を参照して説明する。
この第３実施形態は、図１に示す第１実施形態を基本にし、図１に示す出力回路２を、図７に示す出力回路２Ｂに置き換えるようにしたものである。
【００４０】
すなわち、出力回路２Ｂは、３倍昇圧回路１の内部に配置させたスイッチング用のＰ型のＭＯＳトランジスタＭ８と、そのＭＯＳトランジスタＭ８を介してコンデンサＣ１の正側の端子と接続する出力ライン４と、その出力ライン４とグランドとの間に接続させた出力用のコンデンサＣＯＡとを備えている。
ＭＯＳトランジスタＭ８は、図７に示すように、３倍昇圧回路１を構成するＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ３の間に介在されている。
【００４１】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ１の端子電圧Ｃ１Ｐが入力電圧ＶＤＤの２倍の電圧（この例では６Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００４２】
なお、第３実施形態の３倍昇圧回路１の構成は、図１に示す３倍昇圧回路１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第３実施形態の動作例について、図７〜図９を参照して説明する。
【００４３】
この第３実施形態では、図８に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ｂからは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１からは入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図９（Ａ）に示し、期間Ｂのときの等価回路を図９（Ｂ）に示す。
【００４４】
まず、期間Ｂでは、図９（Ｂ）に示すように、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになり、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、直前の期間ＡでのコンデンサＣ２の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その９Ｖが３倍昇圧回路１の出力電圧ＶＯＢとなる。
【００４５】
一方、期間Ａでは、図９（Ａ）に示すように、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ７，Ｍ８がオンになり、直前の期間ＢでのコンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、その端子電圧Ｃ１ＰによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、そのコンデンサＣ１の端子電圧Ｃ１Ｐの６Ｖが、出力回路２Ｂの出力電圧ＶＯＡとなる。
【００４６】
以上説明したように、第３実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第４実施形態の構成について、図１０を参照して説明する。
この第４実施形態は、図７に示す第３実施形態の３倍昇圧回路１を、図１０に示す３倍昇圧回路１Ａに置き換えるようにしたものである。
【００４７】
すなわち、３倍昇圧回路１Ａは、図７に示す３倍昇圧回路１とその構成が同一であるが、ＭＯＳトランジスタＭ１〜Ｍ７のオンオフ制御の期間を後述のように行うようにしたものである。このため、ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、後述のようにオンオフする制御信号を制御回路（図示せず）から印加するようにしている。
【００４８】
なお、第４実施形態の出力回路２Ｂの構成は、図７に示す出力回路２Ｂの構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第４実施形態の動作例について、図１０〜図１２を参照して説明する。
【００４９】
この第４実施形態では、図１１に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２Ｂは入力電圧ＶＤＤの２倍の正電圧を出力し、３倍昇圧回路１Ａは入力電圧ＶＤＤの３倍の正電圧を生成出力する動作を行う。また、期間Ａのときの等価回路を図１２（Ａ）に示し、期間Ｂのときの等価回路を図１２（Ｂ）に示す。
【００５０】
まず、期間Ｂでは、図１２（Ｂ）に示すように、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ１が充電され、その充電電圧３Ｖが端子電圧Ｃ１Ｐとなる。このとき、直前の期間Ａでの出力コンデンサＣＯＡの充電により、すなわち出力回路２Ｂの出力電圧ＶＯＡは６Ｖであり、これによりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧Ｃ２Ｐは６Ｖとなる。
【００５１】
一方、期間Ａでは、図１２（Ａ）に示すように、ＭＯＳトランジスタＭ１，Ｍ８，Ｍ４，Ｍ６がオンになり、直前の期間ＢでのコンデンサＣ１の充電電圧に入力電圧ＶＤＤが印加されてコンデンサＣ１の端子電圧Ｃ１Ｐが６Ｖとなり、その端子電圧Ｃ１Ｐにより出力コンデンサＣＯＡが充電される。
また、このときには、直前の期間ＢでのコンデンサＣ２の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ２の端子電圧Ｃ２Ｐが９Ｖとなり、その９Ｖが３倍昇圧回路１Ａの出力電圧ＶＯＢとなる。
【００５２】
以上説明したように、第４実施形態によれば、第１実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第５実施形態の構成について、図１３を参照して説明する。
この５実施形態は、入力電圧ＶＤＤの５倍の正の昇圧電圧を生成出力するチャージポンプ方式の５倍昇圧回路１１と、この５倍昇圧回路１１を構成するコンデンサＣ３，Ｃ４，Ｃ５の各端子電圧を入力電圧ＶＤＤの２倍、３倍、および４倍の正電圧として安定的に出力する第１〜第３出力回路１２、１３、１４とを備え、入力電圧ＶＤＤに対して２倍、３倍、４倍、および５倍の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００５３】
５倍昇圧回路１１は、図１３に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ１３と、昇圧用のコンデンサＣ３，Ｃ４，Ｃ５，Ｃ６と、出力用のコンデンサＣＯＤとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ７が、出力ライン１５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ５，Ｍ６の共通接続部に、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ５，Ｍ６の共通接続部とグランドとに、ＭＯＳトランジスタＭ８，Ｍ９を直列接続した直列回路と、ＭＯＳトランジスタＭ１０，Ｍ１１を直列接続した直列回路と、ＭＯＳトランジスタＭ１２，Ｍ１３を直列接続した直列回路とが、並列に接続されている。
【００５４】
ＭＯＳトランジスタＭ４，Ｍ５の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ３の両端が接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とＭＯＳトランジスタＭ８，Ｍ９の共通接続部とに、コンデンサＣ４の両端が接続されている。ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とＭＯＳトランジスタＭ１０，Ｍ１１の共通接続部とに、コンデンサＣ５の両端が接続されている。ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ１２，Ｍ１３の共通接続部とに、コンデンサＣ６の両端が接続されている。出力ライン１５とグランドとの間に、コンデンサＣＯＤが接続されている。
【００５５】
ＭＯＳトランジスタＭ１〜Ｍ１３の各ゲートには、ＭＯＳトランジスタＭ１〜Ｍ１３をオンオフ制御をするための所定の制御信号が、制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１〜Ｍ６，Ｍ８，Ｍ１０，Ｍ１２はＰ型からなり、ＭＯＳトランジスタＭ７，Ｍ９，Ｍ１１，Ｍ１３はＮ型からなる。
【００５６】
第１出力回路１２は、図１３に示すように、コンデンサＣ３の正側の端子と接続する出力ライン１６と、この出力ライン１６の途中に設けたスイッチング用のＰ型のＭＯＳトランジスタＭ１６と、出力ライン１６とグランドとの間に接続され電荷を蓄積する出力用のコンデンサＣＯＡと、を備えている。
第２出力回路１３は、図１３に示すように、コンデンサＣ４の正側の端子と接続する出力ライン１７と、この出力ライン１７の途中に設けたＭＯＳトランジスタＭ１５と、出力ライン１７とグランドとの間に接続される出力用のコンデンサＣＯＢと、を備えている。
【００５７】
第３出力回路１４は、図１３に示すように、コンデンサＣ５の正側の端子と接続する出力ライン１８と、この出力ライン１８の途中に設けたＭＯＳトランジスタＭ１４と、出力ライン１８とグランドとの間に接続される出力用のコンデンサＣＯＣと、を備えている。
ここで、ＭＯＳトランジスタＭ１４，Ｍ１５，Ｍ１６のゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００５８】
次に、このような構成からなる第５実施形態の動作例について、図１３および図１４を参照して説明する。
この第５実施形態では、図１４に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路１２、１３、１４は入力電圧ＶＤＤの２倍、３倍、および４倍の正電圧をそれぞれ出力し、５倍昇圧回路１１は入力電圧ＶＤＤの５倍の正電圧を生成出力する動作を行う。
【００５９】
まず、期間Ｂでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ８，Ｍ１１，Ｍ１２がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ３が充電され、その充電電圧３ＶがコンデンサＣ３の端子電圧Ｃ３Ｐとなる。このとき、直前の期間ＡでのコンデンサＣ４の充電電圧６Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ４の端子電圧Ｃ４Ｐは９Ｖとなり、その端子電圧Ｃ４ＰによりコンデンサＣ５が充電され、その充電電圧９ＶがコンデンサＣ５の端子電圧Ｃ５Ｐとなる。
【００６０】
また、このときには、ＭＯＳトランジスタＭ１５はオン状態にあるので、コンデンサＣ４の端子電圧Ｃ４Ｐの９Ｖの電圧が第２出力回路１３の出力電圧ＶＯＢとなる。さらに、このときには、直前の期間ＡでのコンデンサＣ６の充電電圧１２Ｖに入力電圧ＶＤＤの３Ｖが印加されるので、コンデンサＣ６の端子電圧Ｃ６Ｐが１５Ｖとなり、その１５Ｖが５倍昇圧回路１１の出力電圧ＶＯＤとなる。
【００６１】
一方、期間Ａでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ６，Ｍ９，Ｍ１０，Ｍ１３がオンになる。このため、直前の期間ＢでのコンデンサＣ３の充電電圧３Ｖに入力電圧ＶＤＤの３Ｖが印加されてコンデンサＣ３の端子電圧Ｃ３Ｐが６Ｖとなり、その端子電圧Ｃ３ＰによりコンデンサＣ４が充電され、その充電電圧６ＶがコンデンサＣ４の端子電圧Ｃ４Ｐとなる。このときには、ＭＯＳトランジスタＭ１６はオン状態にあるので、コンデンサＣ３の端子電圧Ｃ３Ｐの６Ｖの電圧が第１出力回路１２の出力電圧ＶＯＡとなる。
【００６２】
また、このときには、直前の期間ＢでのコンデンサＣ５の充電電圧９Ｖに入力電圧ＶＤＤの３Ｖが印加されて、コンデンサＣ５の端子電圧Ｃ５Ｐが１２Ｖとなり、その端子電圧Ｃ５ＰによりコンデンサＣ６が充電され、その充電電圧１２ＶがコンデンサＣ６の端子電圧Ｃ６Ｐとなる。さらに、このときには、ＭＯＳトランジスタＭ１４はオン状態にあるので、コンデンサＣ５の端子電圧Ｃ５Ｐの１２Ｖの電圧が第３出力回路１４の出力電圧ＶＯＣとなる。
【００６３】
以上説明したように、第５実施形態では、入力電圧ＶＤＤの２倍、３倍、４倍、および５倍の各昇圧電圧を同時に得るために、５倍昇圧回路１１と、出力回路１２〜１４とを備えるだけで良い。このため、図２５に示す２倍昇圧回路、図２７に示す３倍昇圧回路、４倍昇圧回路（図示せず）、および図２９に示す５倍昇圧回路をそれぞれ独立に構成して１つのまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。従って、集積回路化の際のチップ面積の大幅な減少、実装面積の大幅な減少、および制作コストの大幅な抑制を実現できる。
【００６４】
次に、本発明の電源装置の第６実施形態の構成について、図１５を参照して説明する。
この６実施形態は、入力電圧の３倍の負の昇圧電圧を生成出力するチャージポンプ方式の負の３倍昇圧回路２１と、この負の３倍昇圧回路２１を構成するコンデンサＣ７の端子電圧が入力電圧の−２倍になったタイミングでその電圧を安定的に出力する出力回路２２とを備え、入力電圧に対して２倍と３倍の負の昇圧電圧をそれぞれ同時に出力できるようにしたものである。
【００６５】
負の３倍昇圧回路２１は、図１５に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ７と、昇圧用のコンデンサＣ７，Ｃ８と、出力用のコンデンサＣＯＦとを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ５，Ｍ６，Ｍ７が、入力ライン２３と出力ライン２４との間に直列に接続されている。入力ライン２３には、入力電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ２，Ｍ５の共通接続部は、グランドに接続されている。入力ライン２３とグランドとの間に、ＭＯＳトランジスタＭ３，Ｍ４が直列に接続されている。
【００６６】
ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ５，Ｍ６の共通接続部とに、コンデンサＣ７の両端が接続されている。ＭＯＳトランジスタＭ３，Ｍ４の共通接続部とＭＯＳトランジスタＭ６，Ｍ７の共通接続部とに、コンデンサＣ８の両端が接続されている。出力ライン２４は、コンデンサＣＯＦを介してグランドに接続されている。
【００６７】
ＭＯＳトランジスタＭ１〜Ｍ７の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。なお、ＭＯＳトランジスタＭ１，Ｍ３はＰ型からなり、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ５〜Ｍ７はＮ型からなる。
出力回路２２は、図１５に示すように、コンデンサＣ７の負側の端子と接続する出力ライン２５と、この出力ライン２５の途中に設けたスイッチング用のＮ型のＭＯＳトランジスタＭ８と、出力ライン２５とグランドとの間に接続され電荷を蓄積する出力用のコンデンサＣＯＥと、を備えている。
【００６８】
ＭＯＳトランジスタＭ８は、コンデンサＣ７の端子電圧Ｃ７Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようになっている。このために、ＭＯＳトランジスタＭ８のゲートには、そのような動作をするように所定の制御信号が制御回路（図示せず）から供給されるようになっている。
【００６９】
次に、このような構成からなる第６実施形態の動作例について、図１５および図１６を参照して説明する。
この第６実施形態では、図１６に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２は入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１は入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
【００７０】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。従って、入力端子の入力電圧３Ｖを基準にすると、その出力電圧ＶＯＦは入力電圧の−３倍の−９Ｖに相当することになる。
【００７１】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになる。このため、入力電圧ＶＤＤにより、コンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が出力回路２２の出力電圧ＶＯＥとなる。従って、入力端子の入力電圧３Ｖを基準にすると、その出力電圧ＶＯＥは入力電圧の−２倍の−６Ｖに相当することになる。
【００７２】
以上説明したように、第６実施形態によれば、入力電圧ＶＤＤの２倍と３倍の負の各昇圧電圧を同時に得るために、負の３倍昇圧回路２１と、出力回路２２とを備えるようにしたので、図３１に示す負の２倍昇圧回路と図３３に示す負の３倍昇圧回路とを独立に構成して１つにまとめた場合に比べて、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【００７３】
次に、本発明の電源装置の第７実施形態の構成について、図１７を参照して説明する。
この第７実施形態は、図１５に示す第６実施形態を基本にし、図１５に示す出力回路２２を、図１７に示す出力回路２２Ａに置き換えたものである。
すなわち、出力回路２２Ａは、図１５に示す出力回路２２とその構成要素が同一であるが、出力ライン２５の接続先をコンデンサＣ７の負側の端子からコンデンサＣ８の負側の出力端子に置き換えるようにした。
【００７４】
また、ＭＯＳトランジスタＭ８は、コンデンサＣ８の端子電圧Ｃ８Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようにした。
ここで、第７実施形態の負の３倍昇圧回路２１の構成は、図１５に示す負の３倍昇圧回路２１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
【００７５】
次に、このような構成からなる第７実施形態の動作例について、図１７および図１８を参照して説明する。
この第７実施形態では、図１８に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ａは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１は入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
【００７６】
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、このとき、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。
【００７７】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ８の端子電圧Ｃ８Ｎの−３Ｖの電圧が出力回路２２Ａの出力電圧ＶＯＥとなる。
【００７８】
以上説明したように、第７実施形態によれば、第６実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第８実施形態の構成について、図１９を参照して説明する。
この第８実施形態は、図１５に示す第６実施形態を基本にし、図１５に示す出力回路２２を、図１９に示す出力回路２２Ｂに置き換えたものである。
【００７９】
すなわち、出力回路２２Ｂは、負の３倍昇圧回路２１の内部に配置させたスイッチング用のＮ型のＭＯＳトランジスタＭ８と、このＭＯＳトランジスタＭ８を介してコンデンサＣ７の負側の端子と接続する出力ライン２５と、この出力ライン２５とグランドとの間に接続させて電荷を蓄積する出力用のコンデンサＣＯＥとを備えている。
【００８０】
ＭＯＳトランジスタＭ８は、図１９に示すように、負の３倍昇圧回路２１を構成するＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ６の間に介在されている。また、ＭＯＳトランジスタＭ８は、コンデンサＣ７の端子電圧Ｃ７Ｎが入力電圧ＶＤＤの−２倍の電圧（この例では−３Ｖ）になるタイミングで、オン動作をするようにした。
【００８１】
ここで、第８実施形態の負の３倍昇圧回路２１の構成は、図１５に示す負の３倍昇圧回路２１の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第８実施形態の動作例について、図１９および図２０を参照して説明する。
【００８２】
この第８実施形態では、図２０に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ｂからは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１からは入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ４，Ｍ５，Ｍ７がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７が充電され、コンデンサＣ７の端子電圧Ｃ７Ｎが０Ｖとなり、その端子電圧Ｃ７Ｐが＋３Ｖとなる。また、このときには、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１の出力電圧ＶＯＦとなる。
【００８３】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６，Ｍ８がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ８が充電され、コンデンサＣ８の端子電圧Ｃ８Ｐが３Ｖ、その端子電圧Ｃ８Ｎが−３Ｖとなる。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が、出力回路２２Ｂの出力電圧ＶＯＥとなる。
【００８４】
以上説明したように、第８実施形態によれば、第６実施形態と同様の効果が実現できる。
次に、本発明の電源装置の第９実施形態の構成について、図２１を参照して説明する。
この第９実施形態は、図１９に示す第８実施形態の負の３倍昇圧回路２１を、図２１に示す負の３倍昇圧回路２１Ａに置き換えたものである。
【００８５】
すなわち、負の３倍昇圧回路２１Ａは、図１９に示す負の３倍昇圧回路２１とその構成が同一であるが、ＭＯＳトランジスタＭ１〜Ｍ７のオンオフ制御のタイミングを後述のように行うようにしたものである。このため、ＭＯＳトランジスタＭ１〜Ｍ７のゲートには、後述のようにそれらをオンオフする制御信号を制御回路（図示せず）から印加するようにしている。
【００８６】
なお、第９実施形態の出力回路２２Ｂの構成は、図１９に示す出力回路２２Ｂの構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。
次に、このような構成からなる第９実施形態の動作例について、図２１および図２２を参照して説明する。
【００８７】
この第９実施形態では、図２２に示すように、期間Ａと期間Ｂの動作を交互に繰り返すことにより、出力回路２２Ｂは入力電圧ＶＤＤの２倍の負電圧を出力し、負の３倍昇圧回路２１Ａは入力電圧ＶＤＤの３倍の負電圧を生成出力する動作を行う。
すなわち、期間Ａでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ５，Ｍ６がオンになる。このため、入力電圧ＶＤＤによりコンデンサＣ７，Ｃ８，ＣＯＥがそれぞれ充電される。この結果、コンデンサＣ７は、端子電圧Ｃ７Ｎが０Ｖ、端子電圧Ｃ７Ｐが＋３Ｖとなり、コンデンサＣ８は、端子電圧Ｃ８Ｎが−３Ｖ、端子電圧Ｃ８Ｐが＋３Ｖとなる。
【００８８】
一方、期間Ｂでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ８，Ｍ７がオンになる。このため、直前の期間ＢでのコンデンサＣ８の充電により、コンデンサＣ８の端子電圧Ｃ８Ｐが０Ｖ、その端子電圧Ｃ８Ｎが−６Ｖとなり、この−６Ｖが負の３倍昇圧回路２１Ａの出力電圧ＶＯＦとなる。
また、このときには、直前の期間ＡでのコンデンサＣ７の充電電圧が、すなわちコンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖが、出力回路２２Ｂの出力電圧ＶＯＥとして出力される。また、このときには、ＭＯＳトランジスタＭ８がオン状態にあるので、コンデンサＣ７の端子電圧Ｃ７Ｎの−３Ｖの電圧が，出力回路２２Ｂの出力電圧ＶＯＥとなる。
【００８９】
以上説明したように、第９実施形態によれば、第６実施形態と同様の効果を実現できる。
次に、本発明の電源装置の第１０実施形態の構成について、図２３を参照して説明する。
この第１０実施形態は、入力電圧ＶＤＤの２倍の正電圧を生成出力する第１昇圧回路３１と、この第１昇圧回路３１の出力電圧に入力電圧ＶＤＤを加算して３倍の正電圧を生成出力する第２昇圧回路３２と、第１昇圧回路３１の出力電圧と第２昇圧回路３２の出力電圧とを加算して入力電圧ＶＤＤの５倍の正電圧を生成出力する第３昇圧回路３３と、第２昇圧回路の出力電圧を負電圧に極性を反転する反転回路３４と、を備えている。
【００９０】
この第１０実施形態の各部の機能を一般化すると、以下のようになる。
すなわち、第１昇圧回路３１は、入力電圧ＶＤＤのｎ倍の正電圧を生成出力するものである。この例では、ｎ＝２の場合である。
第２昇圧回路３２は、第１昇圧回路３１の出力電圧（ｎ×ＶＤＤ）に入力電圧ＶＤＤを加算し、入力電圧ＶＤＤの（ｎ＋１）倍の正電圧を生成出力するものである。ここで（ｎ＋１）＝ｍとおくと、この例ではｍ＝３の場合である。
【００９１】
第３昇圧回路３３は、第１昇圧回路３１の出力電圧と第２昇圧回路３２の出力電圧とを加算し、入力電圧ＶＤＤの（ｎ＋ｍ）倍の正電圧を生成出力するものである。この例では、（ｎ＋ｍ）＝５の場合である。
反転回路３４は、第１昇圧回路３１、第２昇圧回路３２、または第３昇圧回路３３のいずれかの正の出力電圧を、負の出力電圧に反転する回路である。この例では、第２昇圧回路３２の出力電圧を負電圧に反転させるようにしている。
【００９２】
次に、各部の詳細について説明すると、第１昇圧回路３１は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ１〜Ｍ４と、昇圧用のコンデンサＣ１１と、出力用のコンデンサＣ１３とを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１〜Ｍ４は、自己の出力ライン３５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ２，Ｍ３の共通接続部には、入力電圧ＶＤＤが印加されるようになっている。コンデンサＣ１１の両端は、ＭＯＳトランジスタＭ１，Ｍ２の共通接続部とＭＯＳトランジスタＭ３，Ｍ４の共通接続部とに接続されている。出力用のコンデンサＣ１３は、その一端が自己の出力ライン３５に接続され、その他端がグランドに接続されている。
【００９３】
ＭＯＳトランジスタＭ１〜Ｍ４の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ１〜Ｍ３はＰ型からなり、ＭＯＳトランジスタＭ４はＮ型からなる。
第２昇圧回路３２は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ５〜Ｍ８と、昇圧用のコンデンサＣ１２と、出力用のコンデンサＣ１６とを備えている。
【００９４】
さらに詳述すると、ＭＯＳトランジスタＭ５、Ｍ６が、自己の出力ライン３６と第１昇圧回路３１の出力ライン３５との間に直列に接続されている。ＭＯＳトランジスタＭ７、Ｍ８が、ＭＯＳトランジスタＭ２，Ｍ３の共通接続部とグランドとの間に直列に接続されている。コンデンサＣ１２の両端は、ＭＯＳトランジスタＭ５，Ｍ６の共通接続部とＭＯＳトランジスタＭ７，Ｍ８の共通接続部とに接続されている。コンデンサＣ１６は、その一端が自己の出力ライン３６に接続され、その他端がグランドに接続されている。
【００９５】
ＭＯＳトランジスタＭ５〜Ｍ８の各ゲートには、それらをオンオフ制御をするための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ５〜Ｍ７はＰ型からなり、ＭＯＳトランジスタＭ８はＮ型からなる。
第３昇圧回路３３は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ９〜Ｍ１２と、昇圧用のコンデンサＣ１４と、出力用のコンデンサＣ１５とを備えている。
【００９６】
さらに詳述すると、ＭＯＳトランジスタＭ９、Ｍ１０が、自己の出力ライン３７と第２昇圧回路３２の出力ライン３６との間に直列に接続されている。ＭＯＳトランジスタＭ１１、Ｍ１２が、第１昇圧回路３１の出力ライン３５とグランドとの間に直列に接続されている。コンデンサＣ１４の両端は、ＭＯＳトランジスタＭ９，Ｍ１０の共通接続部とＭＯＳトランジスタＭ１１，Ｍ１２の共通接続部とに接続されている。出力用のコンデンサＣ１５は、その一端が自己の出力ライン３７に接続され、その他端がグランドに接続されている。
【００９７】
ＭＯＳトランジスタＭ９〜Ｍ１２の各ゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ９〜Ｍ１１はＰ型からなり、ＭＯＳトランジスタＭ１２はＮ型からなる。
反転回路３４は、図２３に示すように、スイッチング用のＭＯＳトランジスタＭ１３〜Ｍ１６と、昇圧用のコンデンサＣ１７と、出力用のコンデンサＣ１８とを備えている。
【００９８】
さらに詳述すると、ＭＯＳトランジスタＭ１３〜Ｍ１６が、第２昇圧回路３２の出力ライン３６と自己の出力ライン３８との間に直列に接続されている。ＭＯＳトランジスタＭ１４、Ｍ１５の共通接続部が、グランドに接続されている。コンデンサＣ１７の両端は、ＭＯＳトランジスタＭ１３，Ｍ１４の共通接続部とＭＯＳトランジスタＭ１５，Ｍ１６の共通接続部とに接続されている。出力用のコンデンサＣ１８は、その一端が自己の出力ライン３８に接続され、その他端がグランドに接続されている。
【００９９】
ＭＯＳトランジスタＭ１３〜Ｍ１６の各ゲートには、それらをオンオフ制御するための所定の制御信号が制御回路（図示せず）から供給されるようになっている。ＭＯＳトランジスタＭ１３はＰ型からなり、ＭＯＳトランジスタＭ１４〜Ｍ１６はＮ型からなる。
次に、このような構成からなる第１０実施形態の動作例について、図２３を参照して説明する。
【０１００】
この第１０実施形態では、後述する第１動作モードと第２動作モードを交互に繰り返すことにより、第１昇圧回路３１、第２昇圧回路３２、第３昇圧回路３３、および反転回路３４が所定の電圧を生成出力する動作を行う。
すなわち、第１動作モードでは、ＭＯＳトランジスタＭ２，Ｍ４，Ｍ５，Ｍ７，Ｍ９，Ｍ１１，Ｍ１３，Ｍ１５がオンになる。このため、第１昇圧回路３１のコンデンサＣ１１は、入力電圧ＶＤＤ（例えば３Ｖ）により３Ｖに充電される。また、このときには、第２昇圧回路３２のコンデンサＣ１２は、直前の第２動作モードの充電によりその充電電圧は６Ｖになっており、この充電電圧６Ｖに入力電圧３Ｖが加算（印加）され、その加算された９Ｖの電圧が第２昇圧回路３２の出力電圧となる。
【０１０１】
このとき、その第２昇圧回路３２の出力電圧により、反転回路３４のコンデンサＣ１７が充電される。さらに、第１動作モードでは、第３昇圧回路３３のコンデンサ１３は、直前の第２動作モードの充電によりその充電電圧が９Ｖとなっており、この充電電圧９Ｖに第１昇圧回路３１の出力電圧６Ｖが加算され、その加算された１５Ｖが第３昇圧回路３３の出力電圧となる。
【０１０２】
一方、第２動作モードでは、ＭＯＳトランジスタＭ１，Ｍ３，Ｍ６，Ｍ８，Ｍ１０，Ｍ１２，Ｍ１４，Ｍ１６がオンになる。このとき、第１昇圧回路３１のコンデンサ１１は、直前の第１動作モードの充電によりその充電電圧が３Ｖとなっており、この充電電圧３Ｖに入力電圧３Ｖが加算され、その加算された６Ｖが第１昇圧回路３１の出力電圧となる。このとき、その６Ｖの電圧により、第２昇圧回路３２のコンデンサＣ１２が充電され、充電電圧が６Ｖとなる。
【０１０３】
また、第２動作モードでは、第３昇圧回路３３のコンデンサＣ１４が、第２昇圧回路３２の出力電圧により充電される。さらに、第２動作モードでは、反転回路３４のコンデンサＣ１７の極性が反転するので、反転回路３４からは−９Ｖの電圧が出力される。
ここで、第１昇圧回路３１の入力電圧ＶＤＤが３Ｖとし、この入力電圧ＶＤＤを基準に考えると、反転回路３４の出力電圧−９Ｖは、入力電圧ＶＤＤを４倍した負の電圧に相当する。
【０１０４】
以上説明したように、第１０実施形態によれば、入力電圧ＶＤＤの２倍と５倍の正の電圧と、入力電圧ＶＤＤの４倍の負の電圧を同時に得るために、上記のように構成するようにした。このため、図２５に示す正の２倍昇圧回路、図２９に示す正の５倍昇圧回路、および図３３に示す負の４倍昇圧回路を独立に構成して１つにまとめた場合に比べて、構成素子の部品点数を大幅に減少できる。従って、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【０１０５】
次に、本発明の電源装置の第１１実施形態の構成について、図２４を参照して説明する。
この第１１実施形態は、図２３に示す第１１実施形態を基本にし、図２３に示す第１昇圧回路３１を、図２４に示す第１昇圧回路３１Ａに置き換えたものである。
【０１０６】
すなわち、第１昇圧回路３１Ａは、図２３に示す第１昇圧回路３１にスイッチング用のＭＯＳトランジスタＭ１７〜Ｍ２０と、昇圧用のコンデンサＣ１９とを追加するようにしたものである。
さらに詳述すると、ＭＯＳトランジスタＭ１７〜Ｍ２０が、自己の出力ライン３５とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ１８，Ｍ１９の共通接続部には、入力電圧ＶＤＤが供給されるようになっている。コンデンサＣ１９の両端は、ＭＯＳトランジスタＭ１７，Ｍ１８の共通接続部とＭＯＳトランジスタＭ１９，Ｍ２０の共通接続部とに接続されている。
【０１０７】
ＭＯＳトランジスタＭ１７〜Ｍ２０は、上記の第１動作モードの場合にＭＯＳトランジスタＭ１７，Ｍ１９がオンし、上記の第２動作モードの場合にＭＯＳトランジスタＭ１８，Ｍ２０がオンするようになっている。ＭＯＳトランジスタＭ１７〜Ｍ１９はＰ型からなり、ＭＯＳトランジスタＭ２０はＮ型からなる。
なお、第１１実施形態の他の部分の構成は、図２３の構成と同様であるので、同一構成要素には同一符号を付してその構成の説明は省略する。また、ＭＯＳトランジスタＭ１〜Ｍ１６がオンオフするタイミングも、図２３に示すＭＯＳトランジスタＭ１〜Ｍ１６と同様である。
【０１０８】
このような構成からなる第１１実施形態の動作は、第１昇圧回路３１ＡのＭＯＳトランジスタＭ１７〜Ｍ２０の動作を除けば、上記の第１０実施形態と同様であるので、その動作説明は省略する。
以上説明した本発明の電源装置の各実施形態は、入力電圧を昇圧することにより２以上の出力電圧を得ることができるものである。このため、上記の各実施形態は、本発明の電子機器に適用できるので、その適用例について説明する。
【０１０９】
まず、本発明の電子機器の具体例をＣＣＤカメラとした場合について説明する。ＣＣＤカメラでは、ＣＣＤ固体撮像素子を駆動する撮像素子駆動回路を含み、かつ、この駆動回路などを駆動する電源回路を含んでいる。そこで、その電源回路として、本発明の電源装置の第１０実施形態や第１１実施形態などを使用するようにした。
【０１１０】
なお、本発明の電子機器は上記のＣＣＤカメラに限定されるものではなく、その他の具体例としては、液晶表示装置や携帯端末などが挙げられる。従って、その具体的な電子機器の電源回路に応じて、本発明の電源装置の各実施形態を選択して使用することができる。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、レベルや極性の異なる各種の電圧が必要な場合に、構成素子の部品点数を減少できる。このため、集積回路化の際のチップ面積の減少、実装面積の減少、および制作コストの抑制を実現できる。
【図面の簡単な説明】
【図１】本発明の電源装置の第１実施形態の構成を示す回路図である。
【図２】その第１実施形態の各部の波形を示す波形図である。
【図３】その第１実施形態の動作状態を説明する等価回路である。
【図４】本発明の電源装置の第２実施形態の構成を示す回路図である。
【図５】その第２実施形態の各部の波形を示す波形図である。
【図６】その第２実施形態の動作状態を説明する等価回路である。
【図７】本発明の電源装置の第３実施形態の構成を示す回路図である。
【図８】その第３実施形態の各部の波形を示す波形図である。
【図９】その第３実施形態の動作状態を説明する等価回路である。
【図１０】本発明の電源装置の第４実施形態の構成を示す回路図である。
【図１１】その第４実施形態の各部の波形を示す波形図である。
【図１２】その第４実施形態の動作状態を説明する等価回路である。
【図１３】本発明の電源装置の第５実施形態の構成を示す回路図である。
【図１４】その第５実施形態の各部の波形を示す波形図である。
【図１５】本発明の電源装置の第６実施形態の構成を示す回路図である。
【図１６】その第６実施形態の各部の波形を示す波形図である。
【図１７】本発明の電源装置の第７実施形態の構成を示す回路図である。
【図１８】その第７実施形態の各部の波形を示す波形図である。
【図１９】本発明の電源装置の第８実施形態の構成を示す回路図である。
【図２０】その第８実施形態の各部の波形を示す波形図である。
【図２１】本発明の電源装置の第９実施形態の構成を示す回路図である。
【図２２】その第９実施形態の各部の波形を示す波形図である。
【図２３】本発明の電源装置の第１０実施形態の構成を示す回路図である。
【図２４】本発明の電源装置の第１１実施形態の構成を示す回路図である。
【図２５】従来の正の２倍昇圧回路の回路図である。
【図２６】その２倍昇圧回路の各部の波形を示す波形図である。
【図２７】従来の正の３倍昇圧回路の回路図である。
【図２８】その３倍昇圧回路の各部の波形を示す波形図である。
【図２９】従来の正の５倍昇圧回路の回路図である。
【図３０】その５倍昇圧回路の各部の波形を示す波形図である。
【図３１】従来の負の２倍昇圧回路の回路図である。
【図３２】その２倍昇圧回路の各部の波形を示す波形図である。
【図３３】従来の負の３倍昇圧回路の回路図である。
【図３４】その３倍昇圧回路の各部の波形を示す波形図である。
【符号の説明】
１，１Ａは３倍昇圧回路、２，２Ａ，２Ｂは出力回路、３、４は出力ライン、１１は５倍昇圧回路、１２は第１出力回路、１３は第２出力回路、１４は第３出力回路、２１，２１Ａは負の３倍昇圧回路、２２，２２Ａ，２２Ｂは出力回路、２３は入力ライン、２４、２５は出力ライン、３１は第１昇圧回路、３２は第２昇圧回路、３３は第３昇圧回路、３４は反転回路である。
Claims (7)
- 少なくとも２個以上の昇圧用コンデンサを有し、これらの昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ方式の昇圧回路と、
前記２個以上の昇圧用コンデンサのうちの所定の昇圧用コンデンサの所定の端子電圧が前記入力電圧のｍ倍（ｎ＞ｍ）に昇圧されたタイミングで、そのｍ倍の昇圧電圧を出力する出力回路と、
を備えたことを特徴とする電源装置。 - 前記出力回路は、
前記昇圧用コンデンサの端子電圧を前記タイミングで出力させるスイッチングトランジスタと、前記端子電圧により電荷を蓄積するコンデンサと、からなることを特徴とする請求項１に記載の電源装置。 - 前記出力回路は、複数の出力回路からなり、
その複数の各出力回路は、前記２個以上の昇圧用コンデンサのうちの対応する所定のコンデンサの所定の端子電圧が所定電圧になったタイミングで、その各所定電圧をそれぞれ出力するようになっていることを特徴とする請求項１または請求項２に記載の電源装置。 - 前記昇圧回路は、前記入力電圧に基づいてｎ倍の正または負の昇圧電圧を生成出力する正または負の昇圧回路であり、
前記出力電圧は、前記正または負の昇圧回路に応じて前記入力電圧のｍ倍の正または負の昇圧電圧を出力する正または負の出力回路であることを特徴とする請求項１、請求項２または請求項３に記載の電源装置。 - 昇圧用コンデンサを有し、前記昇圧用コンデンサを用いて入力電圧をｎ倍に昇圧させ、そのｎ倍の昇圧電圧を出力するチャージポンプ式の第１昇圧回路と、
前記第１昇圧回路の出力電圧に前記入力電圧を加算し、前記入力電圧の（ｎ＋１）倍の電圧を生成して出力する第２昇圧回路と、
前記第１昇圧回路と前記第２昇圧回路の各出力電圧を加算し、前記入力電圧の（ｎ＋ｍ）倍（ただし、ｍ＝ｎ＋１）の電圧を生成して出力する第３昇圧回路と、
前記第２昇圧回路または前記第３昇圧回路のいずれかの出力電圧の極性を反転する反転回路と、
を備えたことを特徴とする電源装置。 - 電源回路を含み、かつ前記電源回路により駆動される駆動部を含む電子機器において、
前記電源回路は、請求項１乃至請求項５のうちのいずれかに記載の電源装置からなることを特徴とする電子機器。 - 前記電子機器は、ＣＣＤカメラまたは液晶表示装置であることを特徴とする請求項６に記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173782A JP2005012904A (ja) | 2003-06-18 | 2003-06-18 | 電源装置およびこれを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173782A JP2005012904A (ja) | 2003-06-18 | 2003-06-18 | 電源装置およびこれを用いた電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012904A true JP2005012904A (ja) | 2005-01-13 |
Family
ID=34097510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173782A Withdrawn JP2005012904A (ja) | 2003-06-18 | 2003-06-18 | 電源装置およびこれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012904A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167523A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 昇圧回路 |
| JP2009201231A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | Ｄｃ／ｄｃ電力変換装置 |
| JP2009207337A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 昇圧回路 |
| JP2010246322A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | Ｄｃ／ｄｃ電力変換装置 |
-
2003
- 2003-06-18 JP JP2003173782A patent/JP2005012904A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167523A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 昇圧回路 |
| JP2009201231A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | Ｄｃ／ｄｃ電力変換装置 |
| JP4675983B2 (ja) * | 2008-02-21 | 2011-04-27 | 三菱電機株式会社 | Ｄｃ／ｄｃ電力変換装置 |
| JP2009207337A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 昇圧回路 |
| JP2010246322A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | Ｄｃ／ｄｃ電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417262B2 (ja) | チャージポンプ回路 | |
| JP5038706B2 (ja) | 昇圧回路 | |
| US20020130704A1 (en) | Charge pump circuit | |
| US20060244513A1 (en) | Charge pump | |
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| KR20080036607A (ko) | 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기 | |
| JP4193462B2 (ja) | 昇圧回路 | |
| JP2008092667A (ja) | 昇圧回路を有する電子機器 | |
| JPH0833323A (ja) | 容量性負荷駆動用ｄｃ−ｄｃブーストコンバータ | |
| US20130257522A1 (en) | High input voltage charge pump | |
| JP4974520B2 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JPS58151719A (ja) | パルス発生回路 | |
| US20050012542A1 (en) | Power supply | |
| JP2005012904A (ja) | 電源装置およびこれを用いた電子機器 | |
| JP5211355B2 (ja) | 電源回路及び携帯機器 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| US20070103225A1 (en) | Charge pump circuit | |
| CN107358903B (zh) | 显示面板及其驱动电路 | |
| JP2001286125A (ja) | チャージポンプ回路 | |
| JP2011147247A (ja) | ブートストラップ回路及び集積回路 | |
| JP4474709B2 (ja) | 電源装置 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| JP2010152369A (ja) | 電源装置 | |
| JP4281359B2 (ja) | チャージポンプ回路 | |
| JP2005102375A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090309 |