JP4675983B2 - Ｄｃ／ｄｃ電力変換装置 - Google Patents

Description

この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、ＤＣ／ＤＣ電力変換装置に関するものである。

従来のＤＣ／ＤＣ電力変換装置としてのＤＣ／ＤＣコンバータは、正の電位に接続する半導体スイッチと負の電位に接続する半導体スイッチとを備えた少なくとも２個以上の半導体スイッチを具備するインバータ回路と、直列に接続される複数の整流器と直列に接続される複数のコンデンサとを備えた多倍圧整流回路で構成され、インバータ回路で交流電圧を作り、更に、多倍圧整流回路で高圧直流電圧を作り負荷に供給する（例えば、特許文献１参照）。

特開平９−１９１６３８号公報

このような従来のＤＣ／ＤＣ電力変換装置では、インバータ回路や整流回路を構成する回路素子が短絡状態で故障したり、開放状態で故障したりした場合、直流／直流の電圧変換ができなくなるため、装置を停止させるとともに、このＤＣ／ＤＣ電力変換装置を含んだシステム全体を停止させなければならないといった問題点があった。

この発明は、上記のような問題点を解消するために成されたものであって、駆動用インバータ回路と整流回路とから成る複数の回路毎に平滑コンデンサを並列配置し、エネルギ移行用コンデンサの充放電を利用するＤＣ／ＤＣ電力変換装置において、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、継続して直流／直流の電力変換動作を行うことを目的とする。

この発明による第１のＤＣ／ＤＣ電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによる複数の回路を直列接続して備える。また、上記複数の回路の内、所定の１回路を第１の回路、他の各回路を第２の回路として、上記第１の回路を、上記高圧側素子および低圧側素子を直列接続したセル回路をｍ個並列接続して上記平滑コンデンサの正負端子間に接続して構成すると共に、これら各回路の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記各セル回路と上記各第２の回路との間となる上記中間端子間にエネルギ移行用コンデンサを備えて、上記セル回路、上記第２の回路および上記エネルギ移行用コンデンサをそれぞれ有するｍ個の列回路を構成する。そして、上記各列回路毎の故障を検出する故障検出回路と、上記各第２の回路の上記平滑コンデンサの正負端子間を短絡する短絡回路とを備える。

またこの発明による第２のＤＣ／ＤＣ電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによる複数の回路を直列に接続すると共に、上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記回路間となる上記中間端子間にエネルギ移行用コンデンサと遮断用スイッチとを配する。また、上記複数の回路の内、所定の１回路を第１の回路、他の各回路を第２の回路として、上記各第２の回路毎の故障を検出する故障検出回路と、上記各第２の回路の上記平滑コンデンサの正負端子間を短絡する短絡回路とを備える。

この発明による第１のＤＣ／ＤＣ電力変換装置は、ｍ個の列回路を構成して、各列回路毎の故障を検出する故障検出回路と平滑コンデンサの正負端子間を短絡する短絡回路とを備えたため、故障した列回路を除いて動作させることが可能になり、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、直流／直流の電力変換動作を継続でき信頼性が向上する。
またこの発明による第２のＤＣ／ＤＣ電力変換装置は、所定の１回路以外の各第２の回路毎の故障を検出する故障検出回路と平滑コンデンサの正負端子間を短絡する短絡回路と遮断用スイッチとを備えたため、故障した回路を除いて動作させることが可能になり、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、直流／直流の電力変換動作を継続でき信頼性が向上する。

実施の形態１．
以下、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置について説明する。
図１はこの発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の回路構成を示すものである。このＤＣ／ＤＣ電力変換装置は、直流から直流へ電力変換する機能の電力変換回路部分と、故障検出回路および短絡回路を備えて異常時に動作を継続させる機能の付加回路部分とを有する。

（電力変換回路部分の説明）
（構成の説明）
まず、直流から直流へ電力変換する機能の電力変換回路部分の説明を行なう。
図１に示すように、ＤＣ／ＤＣ電力変換装置の電力変換回路部分は、複数（この場合３個）のセル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚを並列接続した第１の回路としての回路Ａ１、および複数（この場合３個）の第２の回路としての回路Ａ２〜Ａ４から成る複数段（この場合４段）の回路Ａ１〜Ａ４で構成される。また駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化しエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路200と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する機能を有する。

回路Ａ１は、低圧側素子、高圧側素子としての２つのMOSFET（M1LX、M1HX）（M1LY、M1HY）（M1LZ、M1HZ）を直列接続したセル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚを並列接続して、平滑コンデンサCs1の両端子間に接続して構成される。また、低圧側素子、高圧側素子としての２つのMOSFET（M2L、M2H）（M3L、M3H）（M4L、M4H）を直列接続して、各平滑コンデンサCs2、Cs3、Cs4の両端子間に接続した３つの回路Ａ２、Ａ３、Ａ４と回路Ａ１とを直列接続して４段回路が構成される。

そして、各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚおよび回路Ａ２、Ａ３、Ａ４内の２つのMOSFETの接続点を中間端子として、セル回路Ａ１Ｘと回路Ａ２との中間端子間に、エネルギ移行用のコンデンサCr12およびインダクタLr12の直列体で構成されエネルギ移行素子として機能するＬＣ直列体LC12を接続する。同様に、セル回路Ａ１Ｙと回路Ａ３との中間端子間、セル回路Ａ１Ｚと回路Ａ４との中間端子間に、エネルギ移行用のコンデンサCr13、Cr14およびインダクタLr13、Lr14の直列体で構成されエネルギ移行素子として機能するＬＣ直列体LC13、LC14を接続する。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。
これにより、セル回路Ａ１Ｘ、回路Ａ２およびＬＣ直列体LC12で構成される列回路Ｘと、セル回路Ａ１Ｙ、回路Ａ３およびＬＣ直列体LC13で構成される列回路Ｙと、セル回路Ａ１Ｚ、回路Ａ４およびＬＣ直列体LC14で構成される列回路Ｚとの３つの列回路Ｘ、Ｙ、ＺがＤＣ／ＤＣ電力変換装置内に構成される。

また、ＤＣ／ＤＣ電力変換装置は、各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚおよび回路Ａ２、Ａ３、Ａ４内のMOSFETを駆動するための、ゲート駆動回路111X、111Y、111Z、112〜114およびフォトカプラ（122L、122H）、（123L、123H）、（124L、124H）を備える。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。

次に、この電力変換回路部分において、接続の詳細について説明する。
平滑コンデンサCs1の両端子は、それぞれ電圧端子VLとVcomに接続され、電圧端子Vcomは接地されている。平滑コンデンサCs1のVL側電圧端子は、平滑コンデンサCs2の一方の端子に接続され、平滑コンデンサCs2の他方の端子は平滑コンデンサCs3の一方の端子に、平滑コンデンサCs3の他方の端子は平滑コンデンサCs4の一方の端子に、平滑コンデンサCs4の他方の端子は電圧端子VHに接続されている。
M1LX、M1LY、M1LZのソース端子は電圧端子Vcomに、ドレイン端子はM1HX、M1HY、M1HZのソース端子に、M1HX、M1HY、M1HZのドレイン端子は電圧端子VLに接続されている。M2Lのソース端子は平滑コンデンサCs2の低電圧側の端子に、M2Lのドレイン端子はM2Hのソース端子に、M2Hのドレイン端子は平滑コンデンサCs2の高電圧側の端子に接続されている。M3Lのソース端子は平滑コンデンサCs3の低電圧側の端子に、M3Lのドレイン端子はM3Hのソース端子に、M3Hのドレイン端子は平滑コンデンサCs3の高電圧側の端子に接続されている。M4Lのソース端子は平滑コンデンサCs4の低電圧側の端子に、M4Lのドレイン端子はM4Hのソース端子に、M4Hのドレイン端子は平滑コンデンサCs4の高電圧側の端子に接続されている。

ＬＣ直列体LC12の一端は、M1LXとM1HXの接続点に接続され、他端はM2LとM2Hの接続点に接続されている。ＬＣ直列体LC13の一端は、M1LYとM1HYの接続点に接続され、他端はM3LとM3Hの接続点に接続されている。ＬＣ直列体LC14の一端は、M1LZとM1HZの接続点に接続され、他端はM4LとM4Hの接続点に接続されている。
（M1LX、M1HX）、（M1LY、M1HY）、（M1LZ、M1HZ）の各ゲート端子はゲート駆動回路111X、111Y、111Zの出力端子に接続され、ゲート駆動回路111X、111Y、111Zの入力端子には、電圧端子Vcomの電圧を基準としたそれぞれのゲート駆動信号が入力される。
（M2L、M2H）〜（M4L、M4H）の各ゲート端子はゲート駆動回路112〜114の出力端子に接続され、ゲート駆動回路112〜114の入力端子には、M2L〜M4Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。なお、ゲート駆動回路111X、111Y、111Z、112〜114は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。

（M1LX、M1HX）、（M1LY、M1HY）、（M1LZ、M1HZ）の駆動用のゲート駆動信号は、制御回路200から直接出力されたゲート信号が用いられる。M2L〜M4L駆動用のゲート駆動信号はフォトカプラ122L〜124Lから、M2H〜M4H駆動用のゲート駆動信号はフォトカプラ122H〜124Hから出力される。制御回路200からは、各列回路Ｘ、Ｙ、Ｚ毎にゲート信号（GLX、GHX）、（GLY、GHY）、（GLZ、GHZ）が出力される。この場合、制御回路200内のマイクロコンピュータ等の信号処理回路において、ゲート信号を生成している。そして、列回路Ｘのゲート駆動回路111Xとフォトカプラ122Lには、ゲート信号GLXが入力され、ゲート駆動回路111Xとフォトカプラ122Hには、ゲート信号GHXが入力される。また、列回路Ｙのゲート駆動回路111Yとフォトカプラ123Lには、ゲート信号GLYが入力され、ゲート駆動回路111Yとフォトカプラ123Hには、ゲート信号GHYが入力される。列回路Ｚのゲート駆動回路111Zとフォトカプラ124Lには、ゲート信号GLZが入力され、ゲート駆動回路111Zとフォトカプラ124Hには、ゲート信号GHZが入力される。

電源Vs1は、M1LXとM1LYとM1LZのソース端子を基準とした、MOSFET、ゲート駆動回路を駆動するために備えられた電源であり、電源Vs2、Vs3、Vs4は、それぞれ、M2L、M3L、M4Lのソース端子を基準とした、MOSFET、ゲート駆動回路、フォトカプラを駆動するために備えられた電源である。フォトカプラは、ゲート信号とゲート駆動信号を電気的に絶縁するために配置されている。回路A1X〜A1Zにフォトカプラを配置しないのは、電圧端子Vcomと制御回路200の基準電圧を同じにしているためである。もちろん、回路A2〜A4のようにフォトカプラを用いて信号を絶縁してもよい。

（昇圧動作の説明）
次に、上記のように構成される電力変換回路部分の動作について説明する。
まず、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する場合について説明する。
第１の回路である回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、回路Ａ１を構成する各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚ内のMOSFETのオンオフ動作により高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚが駆動用インバータ回路として用いられる。
列回路Ｘでは、セル回路Ａ１Ｘが、電圧端子VL−Vcom間に入力されるエネルギをMOSFET（M1LX、M1HX）のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路Ａ２が、セル回路Ａ１Ｘで駆動された電流を整流しエネルギを高電圧側へ移行する整流回路として動作する。列回路Ｙでは、セル回路Ａ１Ｙが、電圧端子VL−Vcom間に入力されるエネルギをMOSFET（M1LY、M1HY）のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路Ａ３が、セル回路Ａ１Ｙで駆動された電流を整流しエネルギを高電圧側へ移行する整流回路として動作する。列回路Ｚでは、セル回路Ａ１Ｚが電圧端子VL−Vcom間に入力されるエネルギをMOSFET（M1LZ、M1HZ）のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路Ａ４が、セル回路Ａ１Ｚで駆動された電流を整流しエネルギを高電圧側へ移行する整流回路として動作する。

制御回路200から各列回路Ｘ、Ｙ、Ｚ毎にゲート信号（GLX、GHX）、（GLY、GHY）、（GLZ、GHZ）が出力され、これらのゲート信号により各列回路Ｘ、Ｙ、Ｚが駆動される。
列回路Ｘのゲート信号（GHX、GLX）と、駆動用インバータ回路Ａ１Ｘおよび整流回路Ａ２内の低圧側MOSFET（M1LX、M2L）に流れる電流と高圧側MOSFET（M1HX、M2H）に流れる電流とを図２に示す。駆動用インバータ回路Ａ１Ｘ内のMOSFETではドレインからソースに電流が流れ、整流回路Ａ２内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。
図２に示すように、ゲート信号（GLX、GHX）は、LrとCrによるＬＣ直列体LC12、LC13、LC14にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。なお、列回路Ｙ、Ｚのゲート信号（GLY、GHY）、（GLZ、GHZ）および各列回路Ｙ、Ｚ内のMOSFETを流れる電流も、図２と同様である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。

セル回路Ａ１Ｘ、回路Ａ２およびＬＣ直列体LC12で構成される列回路Ｘの動作について説明する。
低圧側MOSFETへのゲート信号GLXによりセル回路Ａ１Ｘおよび回路Ａ２の低圧側MOSFETであるM1LX、M2Lがオン状態となると、電圧差があるため、平滑コンデンサCs1に蓄えられた一部のエネルギが、
Cs1⇒M2L⇒Lr12⇒Cr12⇒M1LX
の経路でコンデンサCr12に移行する。
次いで、高圧側MOSFETへのゲート信号GHXによりセル回路Ａ１Ｘおよび回路Ａ２の高圧側MOSFETであるM1HX、M2Hがオン状態となると、電圧差があるため、コンデンサCr12に充電されたエネルギが、
Cr12⇒Lr12⇒M2H⇒Cs2⇒M1HX
の経路で平滑コンデンサCs2に移行する。

次に、セル回路Ａ１Ｙ、回路Ａ３およびＬＣ直列体LC13で構成される列回路Ｙの動作について説明する。
低圧側MOSFETへのゲート信号GLYによりセル回路Ａ１Ｙおよび回路Ａ３の低圧側MOSFETであるM1LY、M3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒M3L⇒Lr13⇒Cr13⇒M1LY
の経路でコンデンサCr13に移行する。
次いで、高圧側MOSFETへのゲート信号GHYによりセル回路Ａ１Ｙおよび回路Ａ３の高圧側MOSFETであるM1HY、M3Hがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒M3H⇒Cs3⇒Cs2⇒M1HY
の経路で平滑コンデンサCs2、Cs3に移行する。

次に、セル回路Ａ１Ｚ、回路Ａ４およびＬＣ直列体LC14で構成される列回路Ｚの動作について説明する。
低圧側MOSFETへのゲート信号GLZによりセル回路Ａ１Ｚおよび回路Ａ４の低圧側MOSFETであるM1LZ、M4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒Cs3⇒M4L⇒Lr14⇒Cr14⇒M1LZ
の経路でコンデンサCr14に移行する。
次いで、高圧側MOSFETへのゲート信号GHZによりセル回路Ａ１Ｚおよび回路Ａ４の高圧側MOSFETであるM1HZ、M4Hがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒M4H⇒Cs4⇒Cs3⇒Cs2⇒M1HZ
の経路で平滑コンデンサCs2、Cs3、Cs4に移行する。

このように各列回路Ｘ、Ｙ、Ｚが動作し、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてＬＣ直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
またこの実施の形態では、整流回路Ａ２〜Ａ４にMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

以上のように各列回路Ｘ、Ｙ、Ｚは動作するものであるが、３つの列回路Ｘ、Ｙ、Ｚを備えたＤＣ／ＤＣ電力変換装置全体の動作について、以下に説明する。
図３に、各列回路Ｘ、Ｙ、Ｚ内の高圧側MOSFETを駆動するゲート信号GHX、GHY、GHZを示す。図２で示したように、このゲート信号GHX、GHY、GHZの反転信号が、低圧側MOSFETを駆動するGLX、GLY、GLZである。
図３に示すように、各列回路Ｘ、Ｙ、Ｚを駆動する駆動信号は、周期をＴとして一致させると共に、各列回路間で位相をＴ／3ずつずらして駆動している。これにより、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、平滑コンデンサCs1、Cs2、Cs3に流れる電流が１周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs1、Cs2、Cs3に流れる交流電流（リプル電流）が低減する。

（降圧動作の説明）
次に、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する場合の動作について説明する。
この場合、各列回路Ｘ、Ｙ、Ｚ内の回路Ａ２、Ａ３、Ａ４は駆動用インバータ回路として動作し、回路Ａ１は、駆動用インバータ回路で駆動された電流を整流し、エネルギを低電圧側へ移行する整流回路として動作する。即ち、各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚが整流回路として用いられる。
列回路Ｘでは、回路Ａ２が駆動用インバータ回路として動作し、セル回路Ａ１Ｘが整流回路として動作する。列回路Ｙでは、回路Ａ３が駆動用インバータ回路として動作し、セル回路Ａ１Ｙが整流回路として動作する。列回路Ｚでは、回路Ａ４が駆動用インバータ回路として動作し、セル回路Ａ１Ｚが整流回路として動作する。

制御回路200から各列回路Ｘ、Ｙ、Ｚ毎にゲート信号（GLX、GHX）、（GLY、GHY）、（GLZ、GHZ）が出力され、これらゲート信号により各列回路Ｘ、Ｙ、Ｚが駆動される。
列回路Ｘのゲート信号（GHX、GLX）と、駆動用インバータ回路Ａ２および整流回路Ａ１Ｘ内の低圧側MOSFET（M2L、M1LX）に流れる電流と高圧側MOSFET（M2H、M1HX）に流れる電流とを図４に示す。駆動用インバータ回路Ａ２内のMOSFETではドレインからソースに電流が流れ、整流回路Ａ１Ｘ内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。
図４に示すように、ゲート信号（GLX、GHX）は、LrとCrによるＬＣ直列体LC12、LC13、LC14にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。なお、列回路Ｙ、Ｚのゲート信号（GLY、GHY）、（GLZ、GHZ）および各列回路Ｙ、Ｚ内のMOSFETを流れる電流も、図４と同様である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。
電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。

セル回路Ａ１Ｘ、回路Ａ２およびＬＣ直列体LC12で構成される列回路Ｘの動作について説明する。
高圧側MOSFETへのゲート信号GHXによりセル回路Ａ１Ｘおよび回路Ａ２の高圧側MOSFETであるM1HX、M2Hがオン状態となると、電圧差があるため、コンデンサCs2に蓄えられた一部のエネルギが、
Cs2⇒M2H⇒Lr12⇒Cr12⇒M1HX
の経路でコンデンサCr12に移行する。
次いで、低圧側MOSFETへのゲート信号GLXによりセル回路Ａ１Ｘおよび回路Ａ２の低圧側MOSFETであるM1LX、M2Lがオン状態となると、電圧差があるため、平滑コンデンサCｒ12に充電されたエネルギが、
Cr12⇒Lr12⇒M2L⇒Cs1⇒M1LX
の経路で平滑コンデンサCs1に移行する。

次に、セル回路Ａ１Ｙ、回路Ａ３およびＬＣ直列体LC13で構成される列回路Ｙの動作について説明する。
高圧側MOSFETへのゲート信号GHYによりセル回路Ａ１Ｙおよび回路Ａ３の高圧側MOSFETであるM1HY、M3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒M3H⇒Lr13⇒Cr13⇒M1HY
の経路でコンデンサCr13に移行する。
次いで、低圧側MOSFETへのゲート信号GLYによりセル回路Ａ１Ｙおよび回路Ａ３の低圧側MOSFETであるM1LY、M3Lがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒M3H⇒Cs2⇒Cs1⇒M1LY
の経路で平滑コンデンサCs1、Cs2に移行する。

次に、セル回路Ａ１Ｚ、回路Ａ４およびＬＣ直列体LC14で構成される列回路Ｚの動作について説明する。
高圧側MOSFETへのゲート信号GHZによりセル回路Ａ１Ｚおよび回路Ａ４の高圧側MOSFETであるM1HZ、M4Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒Cs4⇒M4H⇒Lr14⇒Cr14⇒M1HZ
の経路でコンデンサCr14に移行する。
次いで、低圧側MOSFETへのゲート信号GLZによりセル回路Ａ１Ｚおよび回路Ａ４の低圧側MOSFETであるM1LZ、M4Lがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒M4L⇒Cs3⇒Cs2⇒Cs1⇒M1LZ
の経路で平滑コンデンサCs1、Cs2、Cs3に移行する。

このように各列回路Ｘ、Ｙ、Ｚが動作し、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてＬＣ直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
また、整流回路Ａ1内のセル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１ＺにMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

以上のように各列回路Ｘ、Ｙ、Ｚは動作するものであるが、各列回路Ｘ、Ｙ、Ｚを駆動する駆動信号は、昇圧動作時と同様に、周期をＴとして一致させると共に、各列回路間で位相をＴ／3ずつずらして駆動する（図３参照）。これにより、同様に、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、平滑コンデンサCs1、Cs2、Cs3に流れる電流が１周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs1、Cs2、Cs3に流れる交流電流（リプル電流）が低減する。

このように、４段の回路Ａ１、Ａ２、Ａ３、Ａ４の内、昇圧動作では駆動用インバータ回路として動作し、降圧動作では整流回路として動作する第１の回路であるＡ１を３個のセル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚを並列接続して構成することで、ＤＣ／ＤＣ電力変換装置内に３つの列回路Ｘ、Ｙ、Ｚを構成した。そして、各列回路Ｘ、Ｙ、Ｚを、駆動周期を一致させると共に各列回路毎に位相を２π／３（rad）ずらして駆動した。これにより、昇圧，降圧いずれの電力変換においても、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、平滑コンデンサCs1、Cs2、Cs3に流れる電流が１周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs1、Cs2、Cs3に流れるリプル電流が低減する。

このような平滑コンデンサのリプル電流低減により、以下のような効果がある。
平滑コンデンサの発熱が抑制され信頼性が向上する。また、電流低減により抵抗分による損失が低減し電力変換効率が向上する。また、平滑コンデンサに必要な容量を低下でき平滑コンデンサのサイズを小さくでき、装置構成の小型化を促進できる。
さらにまた、誘電損失は大きいがサイズが小さいセラミックコンデンサを平滑コンデンサに採用することが可能になり、平滑コンデンサのサイズをさらに小さくできる。

なお、上記実施の形態では、列回路を３個としたが、２以上のｎ段の回路Ａ１〜Ａｎを備えて昇圧比ｎであるＤＣ／ＤＣ電力変換装置において、駆動用インバータ回路として動作する第１の回路Ａ１を（ｎ−１）個のセル回路を並列接続して構成し、ＤＣ／ＤＣ電力変換装置内に（ｎ−１）個の列回路を構成しても良い。その場合、各列回路を、駆動周期を一致させると共に各列回路毎に２π／（ｎ−１）（rad）ずつ位相をずらして駆動することにより、平滑コンデンサのリプル電流が減少する効果が得られる。また、列回路の数を増加するほど平滑コンデンサに流れる電流が１周期内でさらに分散して発生するため、効果的にリプル電流が低減できる。

（付加回路部分の説明）
（構成の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる機能の付加回路部分について説明する。
図１に示すように、ＤＣ／ＤＣ電力変換装置は、セル回路Ａ１ＸのMOSFET（M1LX、M1HX）に対して故障検出回路131X、セル回路Ａ１ＹのMOSFET（M1LY、M1HY）に対して故障検出回路131Y、セル回路Ａ１ＺのMOSFET（M1LZ、M1HZ）に対して故障検出回路131Zを備える。また、回路Ａ２のMOSFET（M2L、M2H）に対して故障検出回路132とフォトカプラ142、回路Ａ３のMOSFET（M3L、M3H）に対して故障検出回路133とフォトカプラ143、回路Ａ４のMOSFET（M4L、M4H）に対して故障検出回路134とフォトカプラ144を備える。また、列回路Ｘに対応して論理回路OR1、列回路Ｙに対応して論理回路OR2、列回路Ｚに対応して論理回路OR3を備える。
また、平滑コンデンサの電圧端子間を短絡させる短絡回路として、平滑コンデンサCs2に対応して短絡回路152、平滑コンデンサCs3に対応して短絡回路153、平滑コンデンサCs4に対応して短絡回路154を備える。

接続の詳細について説明する。
故障検出回路131X、131Y、131Zには、電源電圧Vs1と、平滑コンデンサCs1の高電圧側端子（VL）および低電圧側端子（Vcom）とが接続されている。故障検出回路131Xには、セル回路Ａ１ＸのM1LXとM1HXの接続点となる中間端子（VmX）が接続され、制御回路200から出力されるゲート信号GLXおよびGHXが入力されている。故障検出回路131Yには、セル回路Ａ１ＹのM1LYとM1HYの接続点となる中間端子（VmY）が接続され、制御回路200から出力されるゲート信号GLYおよびGHYが入力されている。故障検出回路131Zには、セル回路Ａ１ＺのM1LZとM1HZの接続点となる中間端子（VmZ）が接続され、制御回路200から出力されるゲート信号GLZおよびGHZが入力されている。また、故障検出回路131X、131Y、131Zからは判定信号ASX、ASY、ASZが出力される。

故障検出回路132には、電源電圧Vs2と、平滑コンデンサCs2の高電圧側端子（Vh2）および低電圧側端子（VL）と、回路Ａ２のM2LとM2Hの接続点となる中間端子（Vm2）が接続され、フォトカプラ122L、122Hの出力信号であるゲート駆動信号GLX*およびGHX*が入力されている。故障検出回路132から出力された信号はフォトカプラ142を介して判定信号AS2として出力される。フォトカプラ142には電源Vs1の正負電圧端子が接続され、判定信号を、平滑コンデンサCs2の低電圧側端子の電圧基準の信号から電圧端子Vcomの電圧基準の信号AS2に変換する。

同様に、故障検出回路133には、電源電圧Vs3と、平滑コンデンサCs3の高電圧側端子（Vh3）および低電圧側端子（Vh2）と、回路Ａ３のM3LとM3Hの接続点となる中間端子（Vm3）が接続され、フォトカプラ123L、123Hの出力信号であるゲート駆動信号GLY*およびGHY*が入力されている。故障検出回路133から出力された信号はフォトカプラ143を介して判定信号AS3として出力される。フォトカプラ143には電源Vs1の正負電圧端子が接続され、判定信号を、平滑コンデンサCs3の低電圧側端子の電圧基準の信号から電圧端子Vcomの電圧基準の信号AS3に変換する。
また故障検出回路134には、電源電圧Vs4と、平滑コンデンサCs4の高電圧側端子（VH）および低電圧側端子（Vh3）と、回路Ａ４のM4LとM4Hの接続点となる中間端子（Vm4）が接続され、フォトカプラ124L、124Hの出力信号であるゲート駆動信号GLZ*およびGHZ*が入力されている。故障検出回路134から出力された信号はフォトカプラ144を介して判定信号AS4として出力される。フォトカプラ144には電源Vs1の正負電圧端子が接続され、判定信号を、平滑コンデンサCs4の低電圧側端子の電圧基準の信号から電圧端子Vcomの電圧基準の信号AS4に変換する。

判定信号ASXとAS2は論理回路OR1に入力され、その出力信号は制御回路200に入力される。同様に、判定信号ASYとAS3は論理回路OR2に入力され、その出力信号は制御回路200に入力される。また判定信号ASZとAS4は論理回路OR3に入力され、その出力信号は制御回路200に入力される。これら論理回路OR1、OR2、OR3からの出力信号が各列回路Ｘ、Ｙ、Ｚの故障検出信号となる。

短絡回路152には、電源Vs2と、平滑コンデンサCs2の正負電圧端子が接続され、制御回路200から出力される短絡用ゲート信号G2が入力される。短絡回路153には、電源Vs3と、平滑コンデンサCs3の正負電圧端子が接続され、制御回路200から出力される短絡用ゲート信号G3が入力される。短絡回路154には、電源Vs4と、平滑コンデンサCs4の正負電圧端子が接続され、制御回路200から出力される短絡用ゲート信号G4が入力される。

ここで故障検出回路132〜134、131X〜131Zの詳細について説明する。
図５（ａ）〜図５（ｃ）、図６（ａ）〜図６（ｃ）に、故障検出回路134〜132、131X〜131Zの回路構成について示す。各故障検出回路134〜132、131X〜131Zは、入出力電圧や信号が異なるが回路構成は同様であるので、図５（ａ）に示す故障検出回路134の構成のみをここでは説明する。なお、故障検出回路134は、回路Ａ４のMOSFET直列体（M4L、M4H）に対して故障検出を行うものである。
平滑コンデンサCs4の高電圧側端子VHは抵抗により分圧されて、差動増幅回路OP14のプラス端子に接続され、MOSFET直列体の中間端子Vm4は抵抗により分圧されて、OP14のマイナス端子に接続される。差動増幅回路OP14の出力は比較回路CP14のプラス端子に、電源Vs4の電圧から形成される基準電圧はCP14のマイナス端子に接続される。比較回路CP14の出力は論理回路AND14の一方に入力され、ゲート駆動信号GHZ*はAND14の他方に入力される。

また、MOSFET直列体の中間端子Vm4は抵抗により分圧されて、比較回路CP24のプラス端子に接続され、上記基準電圧はCP24のマイナス端子に接続される。比較回路CP24の出力は論理回路AND24の一方に入力され、ゲート駆動信号GLZ*はAND24の他方に入力される。論理回路AND14、AND24の出力は論理回路OR14に入力され、OR14の出力端子は、フォトカプラ144の入力に接続される。
図中、各回路を駆動するための電源や差動増幅回路の入出力やフィードバックの抵抗等は省略されている。

次に、短絡回路152〜154の詳細について説明する。図７（ａ）〜図７（ｃ）に短絡回路154〜152の回路構成について示す。各短絡回路154〜152は、入出力電圧や信号が異なるが回路構成は同様であるので、図７（ａ）に示す短絡回路154の構成のみをここでは説明する。
短絡回路154は、第１のスイッチ素子としてのMOSFETであるM4Bと抵抗RM4との直列体と、第２のスイッチ素子としてのMOSFETであるM4Aとの並列回路を平滑コンデンサCs4の端子間に接続する。接続の詳細を説明すると、M4Bのソース端子、コンデンサCG4の一方の端子、ゲート駆動回路DR4の電源端子の一方、フォトカプラFC4の電源端子の一方は、平滑コンデンサCs4の低電圧側端子に接続される。M4Aのドレイン端子は直接、M4Bのドレイン端子は抵抗RM4を介して、平滑コンデンサCs4の高電圧側端子に接続される。M4Aのゲート端子は、コンデンサCG4の他方の端子と抵抗RG4の一方の端子と接続され、抵抗RG4の他方の端子とM4Bのゲート端子は、ゲート駆動回路DR4の出力端子に接続される。ゲート駆動回路DR4の入力端子とフォトカプラFC4の出力端子は接続され、フォトカプラFC4の入力端子には短絡用ゲート信号G4が入力される。ゲート駆動回路DR4、フォトカプラFC4には、電源Vs4からの電圧が入力される。

（動作の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる付加回路部分の動作について説明する。ここでは、セル回路Ａ１Ｚ、回路Ａ４およびＬＣ直列体LC14で構成される列回路Ｚを例にして動作について説明する。
故障検出回路131Zは、セル回路Ａ１Ｚ内の各MOSFET（M1LZ、M1HZ）のソース端子を基準として、オン動作時のドレイン−ソース間の電圧を検出し、設定した基準電圧を超えたら故障と判断し、ハイ電圧を論理回路OR3へ出力する。また、故障検出回路134は、回路Ａ４内の各MOSFET（M4L、M4H）のソース端子を基準として、オン動作時のドレイン−ソース間電圧を検出し、設定した基準電圧を超えたら故障と判断し、ハイ電圧を論理回路OR3へ出力する。

例えば、セル回路Ａ１Ｚ内のM1HZが短絡して故障したり、M1LZが開放で故障したり、コンデンサCr14が短絡したりした場合、昇圧動作時ならば、M1LZのドレイン−ソース間電圧は、そのオン動作期間、短絡故障の場合は過電流が流れるため、開放故障の場合はM1LZのドレイン電圧が定まらないため大きく上昇する。M1LZのドレイン−ソース間電圧が大きくなり、設定した基準電圧よりも大きくなった場合、比較回路CP2Zの出力がハイ電圧となり、論理回路AND2Zに入力される。ゲート信号GLZがAND2Zに入力されているため、ゲート信号GLZがハイ電圧時、即ちM1LZがオン動作時にAND2Zの出力はハイ電圧となる。AND2Zの出力がハイ電圧となると、論理回路OR1Zの出力そして論理回路OR3から出力される故障検出信号もハイ電圧となる。この故障検出信号は制御回路200に入力され、制御回路200は、列回路Ｚのどこかに故障が発生したことを認識する。
ゲート信号GLZがロウ電圧でM1LZがオフ動作時には、AND2Z回路を介して信号を出力する構成であるため、故障の検出は行なわない。通常の動作でM1LZがオフ動作のとき、ドレイン−ソース間電圧は、基準電圧値を超えてしまうので、それによる誤動作を防止している。

このように、M1HZが短絡故障した場合、セル回路Ａ１Ｚ内の他方のMOSFETであるM1LZがオン動作したときに流れる過電流をM1LZのドレイン−ソース間電圧の大きさで検出し、故障を検出する。また、コンデンサCr14が短絡故障した場合、M1LZがオン動作したときに流れる過電流をM1LZに発生する電圧で検出し、故障を検出する。なお、このコンデンサの短絡故障の場合、M1HZがオンしたときもM1HZに過電流が流れるので、M1HZの電圧でも検出できる。また、M1LZが開放故障した場合、M1LZがオン動作すべき時にM1LZの電圧が下がらない、即ちオン動作しないのを検出し、故障を検出する。その他M1HZや回路Ａ４内のM4L、M4Hのドレイン−ソース間の電圧を検出することにより、昇圧動作時、降圧動作時の列回路Ｚの故障を検出することができる。
また、列回路ＹやＸについても、上記列回路Ｚと同様に、故障を検出することができる。

上記のように、故障検出回路131X〜131Z、132〜134により故障が検出されると、各列回路に対応した制御回路200に入力される故障検出信号がハイ電圧となり、どの列回路に故障が発生したかを制御回路200が認識する。この故障検出動作後、制御回路200から故障した列回路のMOSFETを動作させるすべてのゲート信号をロウ電圧とし、MOSFETをオフ状態とする。
故障した列回路のMOSFETをオフ状態とした後、制御回路200は、故障した列回路内の第２の回路（Ａ２〜Ａ４）に対応する短絡回路のMOSFETをオン動作させるため、通常ロウ電圧状態の短絡用ゲート信号をハイ電圧にする。例えば、列回路Ｚが故障すると、回路Ａ４に対応する短絡回路154への短絡用ゲート信号G4がロウ電圧からハイ電圧となり、短絡回路154内のMOSFET（M4B、M4A）がオン動作する。このとき、短絡用ゲート信号G4により、M4Bが始めにオンし、M4Aはゲート端子に抵抗RG4とコンデンサCG4があるため、M4Bに比べて遅れてオンする。始めにM4Bがオンすることにより、平滑コンデンサCs4のエネルギを抵抗RM4を介して、電流を抑制しながら放電し、その後M4Aがオンすることにより、平滑コンデンサCs4の端子間を短絡する。

上記動作を短時間で終了すると、故障していない列回路、例えば列回路Ｘ、Ｙには、制御回路200からハイ電圧、ロウ電圧が繰り返されるゲート信号が入力されて動作が継続され、故障した列回路Ｚは動作が停止しバイパスされる。そして、制御回路200から外部のシステムのコントローラへ、故障の発生と故障列回路の数をARM信号で伝える。１つの列回路が故障した場合には、入出力電圧の比が４から３に減少することになる。また、１つの列回路の動作を停止することから、停止させる列回路の数に応じて出力電力も故障前よりも小さくなるように、外部のコントローラの指令によりこのＤＣ／ＤＣ電力変換装置を含んだシステムで最大出力電力量を調整する。

また定常時には、上述したように、各列回路Ｘ、Ｙ、Ｚを、駆動周期を一致させると共に各列回路毎に位相を２π／３（rad）ずらして駆動したが、列回路Ｚが故障すると、残りの２つの列回路Ｘ、Ｙを、駆動周期は変えず位相をπ（rad）ずらして駆動するようにゲート信号間の位相を変更する。仮に、ゲート信号間の位相を故障前と同じ状態で動作させると、システムが出力電力を調整しても、平滑コンデンサのリプル電流は故障前よりも大きくなってしまう。このため、リプル電流を抑制して最小にするために、動作させる列回路の数ｎに応じて各列回路毎に位相を２π／ｎ（rad）ずらして駆動させる。

以上のようにこの実施の形態では、４段の回路Ａ１、Ａ２、Ａ３、Ａ４の内、第１の回路Ａ１を３個のセル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚを並列接続して構成することで、ＤＣ／ＤＣ電力変換装置内に３つの列回路Ｘ、Ｙ、Ｚを構成した。そして、故障検出回路132〜134、131X〜131Zにより、各列回路Ｘ、Ｙ、Ｚ毎に故障を検出し、故障した列回路を停止し、該故障した列回路内の第２の回路（Ａ２〜Ａ４）の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させた。このため、故障した列回路を除いて動作させることが可能になり、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、直流／直流の電力変換動作を継続でき信頼性が向上する。

また、定常時には、各列回路Ｘ、Ｙ、Ｚを、駆動周期を一致させると共に各列回路毎に位相を２π／３（rad）ずらして駆動した。これにより、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、平滑コンデンサCs1、Cs2、Cs3に流れる電流が１周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs1、Cs2、Cs3に流れる交流電流（リプル電流）が低減する。このようにｍ個の列回路を、駆動周期は一致させ各列回路間で位相を２π／ｍ（rad）ずらして駆動させることにより、平滑コンデンサに流れるリプル電流を効果的に低減でき、コンデンサの発熱を抑制し、電力変換効率の低下やコンデンサの劣化を防止でき、また装置構成の小型化も図れる。
そして、故障検出回路がｍ個の列回路のうちｋ個の列回路について故障を検出すると、該ｋ個の列回路を停止させ、残りの（ｍ−ｋ）個の列回路を駆動する各ゲート信号を、列回路毎に位相を２π／（ｍ−ｋ）ずつずらすように変更することで、故障した列回路を除いて動作させる場合も、平滑コンデンサに流れるリプル電流を効果的に低減できる。

なお、ｍ個の列回路を、各列回路間で位相を２π／ｍ（rad）ずらして駆動させるのが、平滑コンデンサに流れるリプル電流を低減するには最も効果的であるが、位相差はこれに限らず各列回路間で位相をずらすことにより、平滑コンデンサに流れるリプル電流を低減する効果は得られる。

また、故障検出により停止した列回路の数に応じて、最大出力電力量を低下させて動作させるため、ＤＣ／ＤＣ電力変換装置を構成する回路素子の最大定格を超えないように、動作を継続することができ、素子の劣化を防止し信頼性が向上する。

また、列回路Ｘ、Ｙ、Ｚ内の各セル回路Ａ１Ｘ、Ａ１Ｙ、Ａ１Ｚ、第２の回路Ａ２〜Ａ４を構成する高圧側MOSFETおよび低圧側MOSFETの各端子間電圧を検出することで、各列回路毎の故障検出を行うため、容易で確実に故障検出が行える。

また、平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡する短絡回路152〜154は、第１のスイッチ素子（MOSFET）および抵抗RMの直列体と第２のスイッチ素子（MOSFET）との並列回路を該平滑コンデンサCs2、Cs3、Cs4の正負端子間に接続して構成し、第１のスイッチ素子をオンして平滑コンデンサCs2、Cs3、Cs4を抵抗RMを介して放電させた後、第２のスイッチ素子をオンして平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡する。このため、平滑コンデンサCs2、Cs3、Cs4の放電時に流れる電流のピーク値を抑制でき、短絡回路152〜154内の素子の発熱を抑制して素子の劣化を防止し信頼性が向上する。

なお、この実施の形態のＤＣ／ＤＣ電力変換装置では、電圧V1からV2の昇圧動作と、電圧V2からV1の降圧動作との双方向の電力変換を可能としたが、電圧V1からV2の昇圧動作のみ、電圧V2からV1の降圧動作のみの片方向の電力変換に限定して動作させてもよい。
ＤＣ／ＤＣ電力変換装置を昇圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作する回路Ａ２〜Ａ４内のMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路112〜114やフォトカプラ122L〜124L、122H〜124H、電源Vs2〜Vs4が不要になり装置構成が簡略となるメリットがある。
また、ＤＣ／ＤＣ電力変換装置を降圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作するセル回路Ａ１Ｘ〜Ａ１ＺのMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路111X〜111Zが不要になり装置構成が簡略となるメリットがある。

また、ＤＣ／ＤＣ電力変換装置内のＬＣ直列体LC12、LC13、LC14をコンデンサCr12、Cr13、Cr14のみに置き換えて、ＬＣ共振を用いない構成にしても、電力変換効率が悪くなるが、上記のように故障検出回路や短絡回路を付加することにより、同様に、一部分に故障が発生しても動作の継続が可能となる。

また、ＤＣ／ＤＣ電力変換装置内の全ての列回路Ｘ、Ｙ、Ｚが故障した場合は、３つの平滑コンデンサCs2、Cs3、Cs4の正負端子間が短絡され、電圧端子VH−Vcom間の電圧V2は、平滑コンデンサCs1の電圧で電圧端子VL−Vcom間の電圧V1に等しくなる。この場合、入出力電圧比は１となるが、装置全体を停止することなく継続して動作することが可能となる。
また、ＤＣ／ＤＣ電力変換装置を構成する複数段の回路をＡ１、Ａ２の２段で構成して列回路Ｘのみの構成としても良く、その場合、故障検出により平滑コンデンサCs2の正負端子間が短絡され、電圧端子VH−Vcom間の電圧V2は電圧端子VL−Vcom間の電圧V1に等しくなる。

また、この実施の形態では、列回路の故障した場合に、制御回路200にて故障した列回路を除いて動作させるようにしたが、何らかの要求により、故障していなくても所望の列回路のみ除いてＤＣ／ＤＣ電力変換装置を動作させることも可能である。その場合も、動作に用いない列回路を停止し、該列回路内の第２の回路（Ａ２〜Ａ４）の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させる。

実施の形態２．
上記実施の形態１によるＤＣ／ＤＣ電力変換装置を用いたシステムの例を説明する。図８は、この発明によるＤＣ／ＤＣ電力変換装置を用いたハイブリッド自動車の電気駆動システムの概略構成を示す図である。
ＤＣ／ＤＣ電力変換装置100の低電圧側端子VL−Vcom間にバッテリ300が接続され、高電圧側端子VH−Vcom間にはインバータ400のDC電圧端子（直流側電圧端子）が接続されている。インバータ400のAC電圧端子（交流側電圧端子）にはモータ500が接続され、モータ500は自動車の車輪の軸（図示せず）とエンジン600の回転軸に接続されている。ＤＣ／ＤＣ電力変換装置100からのARM信号は、インバータに入力されている。

この電気駆動システムは、バッテリ300からの直流電力をＤＣ／ＤＣ電力変換装置100にて昇圧してインバータ400のDC電圧端子に伝え、その直流電力をインバータ400により３相の交流電力に変換してモータ500に伝えて、車輪の軸を回転させる。また、エンジン600により回転された車輪の軸からの回転エネルギをモータ500により３相の交流電力に変換し、それをインバータ400により電力や電圧を調整して直流電力に変換して、その直流電力をＤＣ／ＤＣ電力変換装置100により降圧してバッテリ300に移行する。

上記実施の形態１で示したように、ＤＣ／ＤＣ電力変換装置100に故障が発生した場合、ＤＣ／ＤＣ電力変換装置100では故障した部分を除いて動作を継続すると共に、ARM信号により故障の状態がインバータ400に伝えられ、インバータ400は電力を抑制してモータ500を駆動したり、モータ500からの電力を電圧や電力を抑制してＤＣ／ＤＣ電力変換装置100へ出力したりする。このように、ＤＣ／ＤＣ電力変換装置100に故障が発生しても、ハイブリッド自動車の電気駆動システムを停止することなく、出力を抑制して動作を継続することが可能になる。電気駆動システムを継続して動作させるため、エンジン600の駆動のみとなるのが回避でき燃費の悪化を抑制できる。また、継続してバッテリ300への充電ができることから、バッテリ電圧の低下によるその他自動車内の電気機器の停止といった問題を回避することができる。

実施の形態３．
次に、この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置について説明する。
図９はこの発明の実施の形態３によるＤＣ／ＤＣ電力変換装置の回路構成を示すものである。このＤＣ／ＤＣ電力変換装置は、直流から直流へ電力変換する機能の電力変換回路部分と、故障検出回路、短絡回路を備えて異常時に動作を継続させる機能の付加回路部分とを有する。

（電力変換回路部分の説明）
（構成の説明）
まず、直流から直流へ電力変換する機能の電力変換回路部分の説明を行なう。
図９に示すように、ＤＣ／ＤＣ電力変換装置は、第１の回路としての回路Ａ１、および複数（この場合３個）の第２の回路としての回路Ａ２〜Ａ４から成る複数段（この場合４段）の回路Ａ１〜Ａ４で構成される。また駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化しエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路200と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する機能を有する。

上記実施の形態１と異なる部分について説明する。
回路Ａ１は、低圧側素子、高圧側素子としての２つのMOSFET（M1L、M1H）を直列接続した回路を平滑コンデンサCs1の両端子間に接続して構成される。回路Ａ２〜Ａ４は実施の形態１と同様である。そして、回路Ａ１および回路Ａ２、Ａ３、Ａ４内の２つのMOSFETの接続点を中間端子として、回路Ａ１と回路Ａ２との中間端子間に、ＬＣ直列体LC12と遮断用スイッチとしての遮断用MOSFET（M12）の直列体を接続する。同様に、回路Ａ１と回路Ａ３との中間端子間にＬＣ直列体LC13と遮断用スイッチとしての遮断用MOSFET（M13）の直列体を接続し、回路Ａ１とＡ４との中間端子間にＬＣ直列体LC14と遮断用スイッチとしての遮断用MOSFET（M14）の直列体を接続する。上記実施の形態１と同様に、各ＬＣ直列体はインダクタLrとエネルギ移行用のコンデンサCrとの直列体で、各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

また、回路Ａ１内のMOSFETを駆動するためのゲート駆動回路111を備えている。回路Ａ２〜Ａ４は、実施の形態１と同様である。さらに、遮断用MOSFETであるM12、M13、M14を駆動するためのゲート駆動回路111A、111B、111Cを備える。なお、ここでも各MOSFETおよび遮断用MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。

次に、この電力変換回路部分において、接続の詳細について説明する。ここでも実施の形態１と異なる部分について説明する。
M1Lのソース端子は電圧端子Vcomに、ドレイン端子はM1Hのソース端子に、M1Hのドレイン端子は電圧端子VLに接続されている。LC直列体LC12の一端は、M2LとM2Hの接続点に接続され、他端はM12のドレイン端子に接続されている。LC直列体LC13の一端は、M3LとM3Hの接続点に接続され、他端はM13のドレイン端子に接続されている。LC直列体LC14の一端は、M4LとM4Hの接続点に接続され、他端はM14のドレイン端子に接続されている。そして、M12、M13、M14のソース端子は、M1LとM1Hの接続点に接続されている。

M1L、M1Hの各ゲート端子はゲート駆動回路111の出力端子に、M12、M13、M14の各ゲート端子は、ゲート駆動回路111A、111B、111Cの出力端子に接続されている。ゲート駆動回路111、111A〜111Cの入力端子には、電圧端子Vcomの電圧を基準としたそれぞれのゲート駆動信号が入力される。なお、ゲート駆動回路111、111A〜111Cは、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。その他の部分は、実施の形態１と同様である。

制御回路200からは、回路Ａ１〜Ａ４内のMOSFETを駆動するためのゲート信号（GL、GH）および遮断用MOSFETを駆動するための遮断用ゲート信号G12、G13、G14が出力される。この場合、制御回路200内のマイクロコンピュータ等の信号処理回路において、ゲート信号を生成している。そして、ゲート駆動回路111とフォトカプラ122L、123L、124Lには、ゲート信号GLが入力され、ゲート駆動回路111とフォトカプラ122H、123H、124Hには、ゲート信号GHが入力される。また、ゲート駆動回路111A、111B、111Cには、遮断用ゲート信号G12、G13、G14が入力される。

電源Vs1は、MOSFET M1Lのソース端子を基準とした、M1H、M1L、M12、M13、M14、ゲート駆動回路111、111A〜111Cを駆動するために備えられた電源である。電源Vs2、Vs3、Vs4は、実施の形態１で説明した通りである。

（昇圧動作の説明）
次に、上記のように構成される電力変換回路部分の動作について説明する。
まず、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する場合について説明する。
第１の回路である回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、回路Ａ１内のMOSFETのオンオフ動作により高電圧側に送る駆動用インバータ回路として動作する。このとき、M12、M13、M14は常時オン状態となっている。回路Ａ２〜Ａ４は、回路Ａ１で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として動作する。

制御回路200からゲート信号（GL、GH）が出力され、これらのゲート信号により各回路Ａ１〜Ａ４内のMOSFETが駆動される。各MOSFETに流れる電流の方向や形状は、図２で示した上記実施の形態１のものと同様であるが、MOSFET（M1L、M1H）に流れる電流の大きさは、（M2L、M2H）〜（M4L、M4H）に流れる電流の３倍の大きさとなる。ゲート信号（GL、GH）は、実施の形態１と同様にLrとCrによるＬＣ直列体LC12、LC13、LC14にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。
動作中における回路内部のエネルギの流れは、上記実施の形態１のM1LX〜M1LZをM1Lに、M1HX〜M1HZをM1Hに置き換えたものと同じである。

上記実施の形態１と同様に、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてＬＣ直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
またこの実施の形態では、整流回路Ａ２〜Ａ４にMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

（降圧動作の説明）
次に、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する場合の動作について説明する。
この場合、回路Ａ２、Ａ３、Ａ４は駆動用インバータ回路として動作し、回路Ａ１は、駆動用インバータ回路で駆動された電流を整流し、エネルギを低電圧側へ移行する整流回路として動作する。このとき、M12、M13、M14は常時オン状態となっている。
制御回路200からゲート信号（GL、GH）が出力され、これらのゲート信号により各回路Ａ１〜Ａ４内のMOSFETが駆動される。各MOSFETに流れる電流の方向や形状は、図４に示した上記実施の形態１のものと同様であるが、MOSFET（M1L、M1H）に流れる電流の大きさは、（M2L、M2H）〜（M4L、M4H）に流れる電流の３倍の大きさとなる。ゲート信号（GL、GH）は、同様にLrとCrによるＬＣ直列体LC12、LC13、LC14にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。
電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。
動作中における回路内部のエネルギの流れは、上記実施の形態１のM1LX〜M1LZをM1Lに、M1HX〜M1HZをM1Hに置き換えたものと同じである。

このように、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてＬＣ直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
また、整流回路Ａ１内にMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

なお、この実施の形態３では、上記実施の形態１とは異なり、昇圧や降圧動作時、整流回路Ａ２、Ａ３、Ａ４間で位相をずらして動作させるものではなく、平滑コンデンサCs1、Cs2、Cs3に流れるリプル電流を低減するものではない。

（付加回路部分の説明）
（構成の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる機能の付加回路部分について説明する。
図９に示すように、ＤＣ／ＤＣ電力変換装置は、回路Ａ２のMOSFET（M2L、M2H）に対して故障検出回路132Aとフォトカプラ142、回路Ａ３のMOSFET（M3L、M3H）に対して故障検出回路133Aとフォトカプラ143、回路Ａ４のMOSFET（M4L、M4H）に対して故障検出回路134Aとフォトカプラ144を備える。
また、平滑コンデンサの電圧端子間を短絡させる短絡回路として、平滑コンデンサCs2に対応して短絡回路152、平滑コンデンサCs3に対応して短絡回路153、平滑コンデンサCs4に対応して短絡回路154を備える。

接続の詳細について説明する。
故障検出回路132A〜134A、フォトカプラ142〜144と、制御回路200や電力変換回路部分との接続は、上記実施の形態１において、故障検出回路132、133、134を132A、133A、134Aに置き換えたものと同様である。故障検出回路132A〜134Aからフォトカプラ142〜144を介して出力される判定信号AS2、AS3、AS4は、この実施の形態では、各回路Ａ２、Ａ３、Ａ４の故障検出信号として制御回路200に直接入力される。
短絡回路152〜154と、制御回路200や電力変換回路部分との接続は、上記実施の形態１と同様である。

ここで故障検出回路132A〜134Aの詳細について説明する。なお、短絡回路152〜154については、上記実施の形態１の図７で示したものと同じであるため説明は省略する。
図１０（ａ）〜図１０（ｃ）に故障検出回路134A〜132Aの回路構成について示す。各故障検出回路132A〜134Aは、入出力電圧や信号が異なるが回路構成は同様であるので、図１０（ａ）に示す故障検出回路134Aの構成のみをここでは説明する。なお、故障検出回路134Aは、回路Ａ４のMOSFET直列体（M4L、M4H）に対して故障検出を行うものである。
平滑コンデンサCs4の高電圧側端子VHは抵抗により分圧されて、差動増幅回路OP14のプラス端子と差動増幅回路OP24のマイナス端子に接続され、MOSFET直列体の中間端子Vm4は抵抗により分圧されて、OP14のマイナス端子とOP24のプラス端子と差動増幅回路OP34のマイナス端子に接続される。平滑コンデンサCs3の高圧側電圧の電圧Vh3は、OP34のプラス端子に接続されている。

差動増幅回路OP14の出力は比較回路CP14のプラス端子に、電源Vs4の電圧から形成される基準電圧はCP14のマイナス端子に接続される。比較回路CP14の出力は論理回路AND14の一方に入力され、フォトカプラ124Hを介したゲート信号GHZ*はAND14の他方に入力される。
また、MOSFET直列体の中間端子Vm4は抵抗により分圧されて、比較回路CP24のプラス端子にも接続され、上記基準電圧はCP24のマイナス端子に接続される。比較回路CP24の出力は論理回路AND24の一方に入力され、フォトカプラ124Lを介したゲート信号GLZ*はAND24の他方に入力される。論理回路AND14、AND24の出力は論理回路OR14に入力され、OR14の出力は論理回路OR34に入力される。

差動増幅回路OP24の出力は比較回路CP34のプラス端子に、上記基準電圧はCP34のマイナス端子に接続される。比較回路CP34の出力は論理回路AND34の一方に入力され、フォトカプラ124Hを介したゲート信号GHZ*はAND14の他方に入力される。
また、差動増幅回路OP34の出力は比較回路CP44のプラス端子に、上記基準電圧はCP44のマイナス端子に接続される。比較回路CP44の出力は論理回路AND44の一方に入力され、フォトカプラ124Lを介したゲート信号GLZ*はAND44の他方に入力される。論理回路AND34、AND44の出力は論理回路OR24に入力され、OR24の出力の出力論理回路OR34に入力される。
論理回路OR34の出力は、フォトカプラ144を介して判定信号（故障検出信号）AS4として制御回路200に入力される。
ここでも、図中、各回路を駆動するための電源や差動増幅回路の入出力やフィードバックの抵抗等は省略されている。

（動作の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる付加回路部分の動作について説明する。ここでは、回路Ａ４を例にして動作について説明する。
故障検出回路134Aは、回路Ａ４内の各MOSFET（M4L、M4H）のドレインからソースに流れる電流に対する過電流を、差動増幅回路OP14、比較回路CP14、CP24、論理回路AND14、AND24、OR14にて検出し、各MOSFET（M4L、M4H）のソースからドレインに流れる電流に対する過電流を、差動増幅回路OP24、OP34、比較回路CP34、CP44、論理回路AND34、AND44、OR24にて検出する。

例えば、回路Ａ４内のM4LやコンデンサCr14の短絡故障によりM4Hのドレインからソースへの電流が増加したり、M4H自身が開放状態で故障した場合、M4Hのソースを基準としたドレインの電圧は大きくなり、その電圧が設定されている基準電圧よりも大きくなると、比較回路CP14の出力はハイ電圧となる。フォトカプラ124Hを介したゲート信号GHZ*がハイ電圧時、即ちM4Hがオン動作時に、比較回路CP14からのハイ電圧信号は、論理回路AND14、OR14、OR34を通過して、フォトカプラ144を介して故障検出信号となる判定信号AS4として、制御回路200に入力される。
また、コンデンサCr14の短絡故障では、昇圧動作時にM4Lのソースからドレインへの電流が増加する。そのとき、M4Lのドレインを基準としたソースの電圧は大きくなり、その電圧が設定されている基準電圧よりも大きくなると、比較回路CP44の出力はハイ電圧となり、上記と同様に故障検出信号となる判定信号AS4が制御回路200に入力されて故障が検出できる。

上記のように、故障検出回路132A〜134Aにより故障が検出されると、各回路Ａ２〜Ａ４に対応した故障検出信号がハイ電圧となる。この故障検出信号は制御回路200に入力され、制御回路200は、どの回路Ａ２〜Ａ４に故障が発生したかを認識する。
そして、制御回路200からの遮断用ゲート信号G12〜G14により、M12〜M14のうち故障した回路Ａ２〜Ａ４の中間端子に接続される遮断用MOSFETをオフ状態とする。その後、故障した回路Ａ２〜Ａ４に対応する短絡回路152〜154内のMOSFETをオン動作させるため、通常ロウ電圧状態の短絡用ゲート信号G2〜G4をハイ電圧にする。
例えば、回路Ａ４が故障したとすると、上記実施の形態１と同様に、短絡用ゲート信号G4がロウ電圧からハイ電圧となり、短絡回路154内のMOSFET（M4B、M4A）がオン動作する。このとき、短絡用ゲート信号G4により、M4Bが始めにオンし、M4Aはゲート端子に抵抗RG4とコンデンサCG4があるため、M4Bに比べて遅れてオンする。始めにM4Bがオンすることにより、平滑コンデンサCs4のエネルギを抵抗RM4を介して、電流を抑制しながら放電し、その後M4Aがオンすることにより、平滑コンデンサCs4の端子間を短絡する。

上記動作を短時間で終了すると、故障していない回路、例えば回路Ａ１〜Ａ３には、制御回路200からハイ電圧、ロウ電圧が繰り返されるゲート信号が入力されて動作が継続される。故障した回路Ａ４には制御回路200からゲート信号が継続して入力されるが、平滑コンデンサCs4の端子間は短絡され、即ち回路Ａ４を構成する２つのMOSFETの直列体の両端子間は短絡され、回路Ａ４と回路Ａ１とを接続する経路もM14にて遮断されているため、回路Ａ４はバイパスされる。そして、制御回路200から外部のシステムのコントローラへ、故障の発生と故障回路の数をARM信号で伝える。１つの回路が故障した場合には、入出力電圧の比が４から３に減少することになる。また、故障した回路をバイパスさせることから、故障した回路の数に応じて出力電力も故障前よりも小さくなるように、外部のコントローラの指令によりこのＤＣ／ＤＣ電力変換装置を含んだシステムで最大出力電力量を調整する。

以上のようにこの実施の形態では、第１の回路Ａ１と各第２の回路Ａ２〜Ａ４との中間端子間に、ＬＣ直列体L12〜L14と遮断用MOSFET（M12〜M14）とを接続して４段回路を構成した。そして、故障検出回路132A〜134Aにより、各第２の回路Ａ２〜Ａ４毎に故障を検出し、故障した回路の中間端子に接続される遮断用MOSFET（M12〜M14）を遮断し、該故障した回路の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させた。このため、故障した回路を除いて動作させることが可能になり、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、直流／直流の電力変換動作を継続でき信頼性が向上する。

また、故障検出された回路Ａ２〜Ａ４の数に応じて、最大出力電力量を低下させて動作させるため、ＤＣ／ＤＣ電力変換装置を構成する回路素子の最大定格を超えないように、動作を継続することができ、素子の劣化を防止し信頼性が向上する。

また、各回路Ａ２〜Ａ４を構成する高圧側MOSFETおよび低圧側MOSFETの各端子間電圧を検出することで各回路毎の故障検出を行うため、容易で確実に故障検出が行える。

また、平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡する短絡回路152〜154は、第１のスイッチ素子（MOSFET）および抵抗RMの直列体と第２のスイッチ素子（MOSFET）との並列回路を該平滑コンデンサCs2、Cs3、Cs4の正負端子間に接続して構成し、第１のスイッチ素子をオンして平滑コンデンサCs2、Cs3、Cs4を抵抗RMを介して放電させた後、第２のスイッチ素子をオンして平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡する。このため、平滑コンデンサCs2、Cs3、Cs4の放電時に流れる電流のピーク値を抑制でき、短絡回路152〜154内の素子の発熱を抑制して素子の劣化を防止し信頼性が向上する。

なお、この実施の形態のＤＣ／ＤＣ電力変換装置では、電圧V1からV2の昇圧動作と、電圧V2からV1の降圧動作との双方向の電力変換を可能としたが、電圧V1からV2の昇圧動作のみ、電圧V2からV1の降圧動作のみの片方向の電力変換に限定して動作させてもよい。
ＤＣ／ＤＣ電力変換装置を昇圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作する第２の回路Ａ２〜Ａ４内のMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路112〜114やフォトカプラ122L〜124L、122H〜124H、電源Vs2〜Vs4が不要になり装置構成が簡略となるメリットがある。
また、ＤＣ／ＤＣ電力変換装置を降圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作する第１の回路Ａ１のMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路111が不要になり装置構成が簡略となるメリットがある。
また、この実施の形態では、V1とV2の電圧比が４の場合について示したが、これに限るものではなく、回路Ａ１〜Ａ４の直列数を増減することにより様々な電圧比の電力変換が可能となる。

また、ＤＣ／ＤＣ電力変換装置内のＬＣ直列体LC12、LC13、LC14をコンデンサCr12、Cr13、Cr14のみに置き換えて、ＬＣ共振を用いない構成にしても、電力変換効率が悪くなるが、上記のように故障検出回路や短絡回路を付加することにより、同様に、一部分に故障が発生しても動作の継続が可能となる。

また、ＤＣ／ＤＣ電力変換装置内の全ての第２の回路Ａ２〜Ａ４が故障した場合は、３つの平滑コンデンサCs2、Cs3、Cs4の正負端子間が短絡され、電圧端子VH−Vcom間の電圧V2は、平滑コンデンサCs1の電圧で電圧端子VL−Vcom間の電圧V1に等しくなる。この場合、入出力電圧比は１となるが、装置全体を停止することなく継続して動作することが可能となる。

また、この実施の形態では、回路（Ａ２〜Ａ４）が故障した場合に、制御回路200にて故障した回路を除いて動作させるようにしたが、何らかの要求により、故障していなくても所望の回路のみ除いてＤＣ／ＤＣ電力変換装置を動作させることも可能である。その場合も、動作に用いない回路の中間端子に接続される遮断用MOSFET（M12〜M14）を遮断し、該回路の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させる。

実施の形態４．
次に、この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置について説明する。
図１１はこの発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の回路構成を示すものである。このＤＣ／ＤＣ電力変換装置は、直流から直流へ電力変換する機能の電力変換回路部分と、故障検出回路、短絡回路を備えて異常時に動作を継続させる機能の付加回路部分とを有する。

（電力変換回路部分の説明）
（構成の説明）
まず、直流から直流へ電力変換する機能の電力変換回路部分の説明を行なう。
図１１に示すように、ＤＣ／ＤＣ電力変換装置は、上記実施の形態３と同様に、第１の回路としての回路Ａ１と、複数（この場合３個）の第２の回路としての回路Ａ２〜Ａ４から成る複数段（この場合４段）の回路Ａ１〜Ａ４で構成される。また駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化しエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路200と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する機能を有する。

上記実施の形態２と異なる部分について説明する。
回路Ａ１および回路Ａ２、Ａ３、Ａ４内の２つのMOSFETの接続点を中間端子として、回路Ａ１と回路Ａ２との中間端子間にＬＣ直列体LC12を、回路Ａ２と回路Ａ３との中間端子間にＬＣ直列体LC23を、回路Ａ３と回路Ａ４との中間端子間にＬＣ直列体LC34を配置する。そして、LC12とLC23との接続点と回路Ａ２の中間端子間を遮断用スイッチ回路S12を介して接続し、LC23とLC34との接続点と回路Ａ３の中間端子間を遮断用スイッチ回路S23を介して接続し、LC34の他方の端子、即ちLC23との接続とは逆側の端子と回路Ａ４の中間端子間を遮断用スイッチ回路S34を介して接続する。

なお、ＬＣ直列体LC12はコンデンサCr12とインダクタLr12の直列体であり、ＬＣ直列体LC23はコンデンサCr23とインダクタLr23の直列体であり、ＬＣ直列体LC34はコンデンサCr34とインダクタLr34の直列体である。上記実施の形態１、２と同様に、各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。
遮断用スイッチ回路S12、S23、S34は、制御回路200から出力される遮断用ゲート信号G12、G23、G34により、そのオンオフ動作が制御される。

ここで遮断用スイッチ回路S12、S23、S34の詳細について説明する。
図１２（ａ）〜図１２（ｃ）に遮断用スイッチ回路S34、S23、S12の回路構成について示す。各遮断用スイッチ回路S12、S23、S34は回路構成は同様であるので、図１２（ａ）に示す遮断用スイッチ回路S34の構成のみをここでは説明する。
遮断用スイッチ回路S34は、２つのMOSFET（M34R、M34L）と、ゲート駆動回路114Aと、フォトカプラ124Aと、MOSFETやゲート駆動回路やフォトカプラを駆動するための駆動電源Vs34から構成される。M34RのソースとM34Lのソースは接続され、M34RとM34Lのドレインは外部（この場合回路Ａ４の中間端子とＬＣ直列体LC34の端子）と接続される。M34RとM34Lのゲートにはゲート駆動回路114Aの出力が接続され、ゲート駆動回路114Aの入力にはフォトカプラ124Aの出力が接続され、フォトカプラ124Aの入力には遮断用ゲート信号G34が入力される。

（昇圧動作の説明）
次に、上記のように構成される電力変換回路部分の動作について説明する。
まず、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する場合について説明する。
第１の回路である回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、回路Ａ１内のMOSFETのオンオフ動作により高電圧側に送る駆動用インバータ回路として動作する。回路Ａ２〜Ａ４は、回路Ａ１で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として動作する。このとき、遮断用スイッチ回路S12、S23、S34は常時オン状態となっている。

制御回路200からゲート信号（GL、GH）が出力され、これらのゲート信号により各回路Ａ１〜Ａ４内のMOSFETが駆動される。各MOSFETに流れる電流の方向や形状は、図２で示した上記実施の形態１のものと同様であるが、MOSFET（M1L、M1H）に流れる電流の大きさは、（M2L、M2H）〜（M4L、M4H）に流れる電流の３倍の大きさとなる。ゲート信号（GL、GH）は、上記実施の形態１、２と同様にLrとCrによるＬＣ直列体LC12、LC13、LC14にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr23、Cr34の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。

動作中におけるエネルギの流れについて説明する。
低圧側MOSFETへのゲート信号GLにより各回路Ａ１〜Ａ４の低圧側MOSFETであるM1L、M2L、M3L、M4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。
Cs1⇒M2L⇒Lr12⇒Cr12⇒M1L
Cs1⇒Cs2⇒M3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒M1L
Cs1⇒Cs2⇒Cs3⇒M4L⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒M1L

次いで、高圧側MOSFETへのゲート信号GHにより各回路Ａ１〜Ａ４の高圧側MOSFETであるM1H、M2H、M3H、M4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
M1H⇒Cr12⇒Lr12⇒M2H⇒Cs2
M1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒M3H⇒Cs3⇒Cs2
M1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒M4H⇒Cs4⇒Cs3⇒Cs2

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列体LC12、LC23、LC34を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
またこの実施の形態では、整流回路Ａ２〜Ａ４にMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

（降圧動作の説明）
次に、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する場合の動作について説明する。
この場合、回路Ａ４は駆動用インバータ回路として動作し、回路Ａ１は、駆動用インバータ回路で駆動された電流を整流し、エネルギを低電圧側へ移行する整流回路として動作し、回路Ａ２、Ａ３は、駆動用インバータ回路と整流回路との双方の役割を担う。このとき、遮断用スイッチ回路S12、S23、S34は常時オン状態となっている。

制御回路200からゲート信号（GL、GH）が出力され、これらのゲート信号により各回路Ａ１〜Ａ４内のMOSFETが駆動される。各MOSFETに流れる電流の方向や形状は、図４に示した上記実施の形態１のものと同様であるが、MOSFET（M1L、M1H）に流れる電流の大きさは、（M2L、M2H）〜（M4L、M4H）に流れる電流の３倍の大きさとなる。ゲート信号（GL、GH）は、同様にLrとCrによるＬＣ直列体LC12、LC23、LC34にて定まる共振周期Ｔを周期とし、デューティー約50％のオンオフ信号である。

平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体のコンデンサCr12、Cr23、Cr34の容量値と比較して十分大きな値に設定される。
電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に（V2−V1）／3の電圧が充電されている。

動作中におけるエネルギの流れについて説明する。
高圧側MOSFETへのゲート信号GHにより各回路Ａ２〜Ａ４、Ａ１の高圧側MOSFETであるM2H、M3H、M4H、M1Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。
Cs2⇒Cs3⇒Cs4⇒M4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒M1H
Cs2⇒Cs3⇒M3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒M1H
Cs2⇒M2H⇒Lr12⇒Cr12⇒M1H

次いで、低圧側MOSFETへのゲート信号GLにより各回路Ａ２〜Ａ４、Ａ１の低圧側MOSFETであるM2L、M3L、M4L、M1Lがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒M4L⇒Cs3⇒Cs2⇒Cs1⇒M1L
Cr12⇒Lr12⇒Cr23⇒Lr23⇒M3L⇒Cs2⇒Cs1⇒M1L
Cr12⇒Lr12⇒M2L⇒Cs1⇒M1L

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VH−Vcom間に入力された電圧V2を、約1／4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列体LC12、LC23、LC34を構成するため、上記エネルギの移行は共振現象を利用したものとなり、MOSFETの状態がオン／オフ変化するときの過渡的な損失が無いため、大きなエネルギ量を効率よく移行できる。
この実施の形態でも、整流回路に用いる回路Ａ１にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
なお、この実施の形態４においても、上記実施の形態１とは異なり、昇圧や降圧動作時、複数の回路間で位相をずらして動作させるものではなく、平滑コンデンサCs1、Cs2、Cs3に流れるリプル電流を低減するものではない。

（付加回路部分の説明）
（構成の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる機能の付加回路部分について説明する。
故障検出回路132A、133A、134Aの構成および接続は、上記実施の形態３と同様（図１０参照）である。また、平滑コンデンサCs2、Cs3、Cs4の電圧端子間を短絡させる短絡回路152、153、154の構成および接続も、上記実施の形態１、３と同様（図７参照）である。

（動作の説明）
次に、故障検出回路および短絡回路を備えて異常時に動作を継続させる付加回路部分の動作について説明する。
故障検出回路132A〜134Aの動作は上記実施の形態３と同様である。故障検出回路132A〜134Aにより故障が検出されると、各回路Ａ２〜Ａ４に対応した故障検出信号（判定信号）AS2〜AS4がハイ電圧となる。この故障検出信号は制御回路200に入力され、制御回路200は、どの回路Ａ２〜Ａ４に故障が発生したかを認識する。
そして、制御回路200からの遮断用ゲート信号G12、G23、G34により、故障した回路Ａ２〜Ａ４の中間端子に接続される遮断用スイッチ回路S12、S23、S34をオフ状態とする。その後、故障した回路Ａ２〜Ａ４に対応する短絡回路152〜154内のMOSFETをオン動作させるため、通常ロウ電圧状態の短絡用ゲート信号G2〜G4をハイ電圧にする。短絡回路152〜154の動作は、上記実施の形態１、３と同様である。

上記動作を短時間で終了すると、故障していない回路には、制御回路200からハイ電圧、ロウ電圧が繰り返されるゲート信号が入力されて動作が継続される。故障した回路、例えば回路Ａ４とすると、この回路Ａ４には制御回路200からゲート信号が継続して入力されるが、対応する平滑コンデンサCs4の端子間は短絡され、即ち故障した回路Ａ４を構成する２つのMOSFETの直列体の両端子間は短絡され、その回路Ａ４の中間端子をＬＣ直列体LC34に接続する経路も遮断用スイッチ回路S34にて遮断されているため、回路Ａ４はバイパスされる。そして、制御回路200から外部のシステムのコントローラへ、故障の発生と故障回路の数をARM信号で伝える。１つの回路が故障した場合には、入出力電圧の比が４から３に減少することになる。また、故障した回路をバイパスさせることから、故障した回路の数に応じて出力電力も故障前よりも小さくなるように、外部のコントローラの指令によりこのＤＣ／ＤＣ電力変換装置を含んだシステムで最大出力電力量を調整する。

以上のようにこの実施の形態では、複数の回路Ａ１〜Ａ４を直列接続して４段回路を構成し、隣接する各回路の中間端子間にＬＣ直列体L12、LC23、LC34を接続し、各ＬＣ直列体L12、LC23、LC34を互いに接続する接続線と各回路Ａ２〜Ａ４の中間端子との間に各遮断用スイッチ回路S12、S23、S34を接続した。そして、故障検出回路132A〜134Aにより、各第２の回路Ａ２〜Ａ４毎に故障を検出し、故障した回路の中間端子に接続される遮断用スイッチ回路S12、S23、S34を遮断し、該故障した回路の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させた。このため、上記実施の形態３と同様に故障した回路を除いて動作させることが可能になり、ＤＣ／ＤＣ電力変換装置を構成する一部の回路素子が故障しても、直流／直流の電力変換動作を継続でき信頼性が向上する。

また、故障検出された回路Ａ２〜Ａ４の数に応じて、最大出力電力量を低下させて動作させるため、ＤＣ／ＤＣ電力変換装置を構成する回路素子の最大定格を超えないように、動作を継続することができ、素子の劣化を防止し信頼性が向上する。

また、各回路Ａ２〜Ａ４を構成する高圧側MOSFETおよび低圧側MOSFETの各端子間電圧を検出することで各回路毎の故障検出を行うため、容易で確実に故障検出が行える。
この実施の形態では、各MOSFETの各端子間電圧を検出することにより、各MOSFETに流れる電流を検出したが、電流センサを配置して、各MOSFETに流れる電流やLC直列体に流れる電流を検出し故障を判別しても良い。

なお、この実施の形態のＤＣ／ＤＣ電力変換装置では、電圧V1からV2の昇圧動作と、電圧V2からV1の降圧動作との双方向の電力変換を可能としたが、電圧V1からV2の昇圧動作のみ、電圧V2からV1の降圧動作のみの片方向の電力変換に限定して動作させてもよい。
ＤＣ／ＤＣ電力変換装置を昇圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作する第２の回路Ａ２〜Ａ４内のMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路112〜114やフォトカプラ122L〜124L、122H〜124H、電源Vs2〜Vs4が不要になり装置構成が簡略となるメリットがある。
また、ＤＣ／ＤＣ電力変換装置を降圧動作のみで使用する場合、ＤＣ／ＤＣ電力変換装置内の整流回路として動作する第１の回路Ａ１のMOSFETをダイオードに置き換えてもよい。その場合、MOSFETで構成されたものよりも電流導通時の損失が大きくなるが、整流回路を駆動するために設けられたゲート駆動回路111が不要になり装置構成が簡略となるメリットがある。
また、この実施の形態では、V1とV2の電圧比が４の場合について示したが、これに限るものではなく、回路Ａ１〜Ａ４の直列数を増減することにより様々な電圧比の電力変換が可能となる。

また、ＤＣ／ＤＣ電力変換装置内のＬＣ直列体LC12、LC23、LC34をコンデンサCr12、Cr23、Cr34のみに置き換えて、ＬＣ共振を用いない構成にしても、電力変換効率が悪くなるが、上記のように故障検出回路や短絡回路を付加することにより、同様に、一部分に故障が発生しても動作の継続が可能となる。

また、ＤＣ／ＤＣ電力変換装置内の全ての第２の回路Ａ２〜Ａ４が故障した場合は、３つの平滑コンデンサCs2、Cs3、Cs4の正負端子間が短絡され、電圧端子VH−Vcom間の電圧V2は、平滑コンデンサCs1の電圧で電圧端子VL−Vcom間の電圧V1に等しくなる。この場合、入出力電圧比は１となるが、装置全体を停止することなく継続して動作することが可能となる。

また、この実施の形態では、回路（Ａ２〜Ａ４）が故障した場合に、制御回路200にて故障した回路を除いて動作させるようにしたが、何らかの要求により、故障していなくても所望の回路のみ除いてＤＣ／ＤＣ電力変換装置を動作させることも可能である。その場合も、動作に用いない回路の中間端子に接続される遮断用スイッチ回路S12、S23、S34を遮断し、該回路の端子間、即ち平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡回路152〜154により短絡させる。

また、上記実施の形態３、４によるＤＣ／ＤＣ電力変換装置についても、上記実施の形態２で示したようなハイブリッド自動車の電気駆動システムに適用できる。この場合も、ＤＣ／ＤＣ電力変換装置100に故障が発生した場合、ＤＣ／ＤＣ電力変換装置100では故障した部分を除いて動作を継続すると共に、ARM信号により故障の状態がインバータ400に伝えられ、インバータ400は電力を抑制してモータ500を駆動したり、モータ500からの電力を電圧や電力を抑制してＤＣ／ＤＣ電力変換装置100へ出力したりする。このように、ＤＣ／ＤＣ電力変換装置100に故障が発生しても、ハイブリッド自動車の電気駆動システムを停止することなく、出力を抑制して動作を継続することが可能になり、上記実施の形態２と同様の効果が得られる。

また、上記各実施の形態では、駆動用インバータ回路、整流回路内のスイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETを用いたが、ＩＧＢＴ等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイオードが逆並列接続されたものを用い、このダイオードがパワーMOSFETの寄生ダイオードの機能を果たす。

また、上記各実施の形態おいて、平滑コンデンサCs2、Cs3、Cs4の正負端子間を短絡する短絡回路152〜154は、第１、第２のスイッチ素子にMOSFETを用いたが、ＩＧＢＴ等、他の半導体スイッチング素子でも良く、また機械式スイッチを用いても良い。
また、上記実施の形態３、４において、遮断用スイッチM12〜M14、S12、S23、S34にはMOSFETを用いたが、ＩＧＢＴ等、他の半導体スイッチング素子でも良く、また機械式スイッチを用いても良い。

この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の回路構成を示す図である。 この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の昇圧動作時におけるゲート信号およびMOSFETの電流波形を示す図である。 この発明の実施の形態１による各列回路を駆動するゲート信号を示す図である。 この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の降圧動作時におけるゲート信号およびMOSFETの電流波形を示す図である。 この発明の実施の形態１による故障検出回路の構成を示す図である。 この発明の実施の形態１による故障検出回路の構成を示す図である。 この発明の実施の形態１による短絡回路の構成を示す図である。 この発明の実施の形態２によるＤＣ／ＤＣ電力変換装置を適用したハイブリッド自動車のシステム構成を示す図である。 この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置の回路構成を示す図である。 この発明の実施の形態３による故障検出回路の構成を示す図である。 この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の回路構成を示す図である。 この発明の実施の形態４による遮断用スイッチ回路の構成を示す図である。

符号の説明

Ａ１，Ｂ２ 第１の回路（駆動用インバータ回路／整流回路）、
Ａ２〜Ａ４ 第２の回路（整流回路／駆動用インバータ回路）、
Ａ１Ｘ，Ａ１Ｙ，Ａ１Ｚ セル回路、
Cr12，Cr13，Cr14，Cr23，Cr34 エネルギ移行用のコンデンサ、
Cs1〜Cs4 平滑コンデンサ、G2〜G4 短絡用ゲート信号、
G12〜G14，G12，G23，G34 遮断用ゲート信号、GL，GH ゲート信号、
GLX，GHX 列回路Ｘ用ゲート信号、GLY，GHY 列回路Ｙ用ゲート信号、
GLZ，GHZ 列回路Ｚ用ゲート信号、Ｔ 駆動周期（共振周期）、
Lr12，Lr13，Lr14，Lr23，Lr34 インダクタ、
LC12，LC13，LC14，LC23，LC34 ＬＣ直列体、
M2L〜M4L，M1LX，M1LY，M1LZ 低圧側MOSFET、
M2H〜M4H，M1HX，M1HY，M1HZ 高圧側MOSFET、
M12〜M14 遮断用スイッチとしてのMOSFET、
M2B〜M4B 第１のスイッチ素子（MOSFET）、
M2A〜M4A 第２のスイッチ素子（MOSFET）、RM2〜RM4 抵抗、
S12，S23，S34 遮断用スイッチ回路、Ｔ 駆動周期（共振周期）、
Ｘ，Ｙ，Ｚ 列回路、VL，VH，Vcom 電圧端子、100 ＤＣ／ＤＣ電力変換装置、
131X〜131Z，132〜134，132A〜134A 故障検出回路、152〜154 短絡回路、
200 制御回路。

Claims (18)

1. 半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによる複数の回路を直列接続して備え、
   上記複数の回路の内、所定の１回路を第１の回路、他の各回路を第２の回路として、上記第１の回路を、上記高圧側素子および低圧側素子を直列接続したセル回路をｍ個並列接続して上記平滑コンデンサの正負端子間に接続して構成すると共に、これら各回路の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記各セル回路と上記各第２の回路との間となる上記中間端子間にエネルギ移行用コンデンサを備えて、上記セル回路、上記第２の回路および上記エネルギ移行用コンデンサをそれぞれ有するｍ個の列回路を構成し、
   上記各列回路毎の故障を検出する故障検出回路と、
   上記各第２の回路の上記平滑コンデンサの正負端子間を短絡する短絡回路とを備えたことを特徴とするＤＣ／ＤＣ電力変換装置。
2. 該装置の動作中に上記故障検出回路にて上記列回路の故障を検出すると、該故障検出された列回路を停止すると共に、該列回路内の第２の回路の上記平滑コンデンサの正負端子間を、上記短絡回路により短絡することを特徴とする請求項１に記載のＤＣ／ＤＣ電力変換装置。
3. 上記各列回路を駆動するゲート信号は、駆動周期を一致させると共に列回路毎に位相をずらすことを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
4. 上記ｍ個の列回路を駆動する各ゲート信号の位相は、それぞれ２π／ｍずつ異なることを特徴とする請求項３に記載のＤＣ／ＤＣ電力変換装置。
5. 上記ｍ個の列回路を駆動する各ゲート信号は、駆動周期を一致させると共に列回路毎に位相が２π／ｍずつ異なるものであり、上記故障検出回路が上記ｍ個の列回路のうちｋ個の列回路について故障を検出すると、該ｋ個の列回路を停止させ、残りの（ｍ−ｋ）個の列回路を駆動する各ゲート信号を、列回路毎に位相を２π／（ｍ−ｋ）ずつずらすように変更することを特徴とする請求項２に記載のＤＣ／ＤＣ電力変換装置。
6. 上記故障検出により停止した列回路の数に応じて、最大出力電力量を低下させることを特徴とする請求項２または５に記載のＤＣ／ＤＣ電力変換装置。
7. 上記故障検出回路は、上記各列回路内の上記セル回路、上記第２の回路を構成する上記高圧側素子および上記低圧側素子の各端子間電圧を検出することで、該各列回路の故障検出を行うことを特徴とする請求項１〜６のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
8. 半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによる複数の回路を直列に接続すると共に、上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記回路間となる上記中間端子間にエネルギ移行用コンデンサと遮断用スイッチとを配し、
   上記複数の回路の内、所定の１回路を第１の回路、他の各回路を第２の回路として、
   上記各第２の回路毎の故障を検出する故障検出回路と、
   上記各第２の回路の上記平滑コンデンサの正負端子間を短絡する短絡回路とを備えたことを特徴とするＤＣ／ＤＣ電力変換装置。
9. 該装置の動作中に上記故障検出回路にて上記第２の回路の故障を検出すると、該第２の回路の中間端子に接続される上記遮断用スイッチをオフし、該第２の回路の上記平滑コンデンサの正負端子間を、上記短絡回路により短絡することを特徴とする請求項８に記載のＤＣ／ＤＣ電力変換装置。
10. 上記故障検出された上記第２の回路の数に応じて、最大出力電力量を低下させることを特徴とする請求項９に記載のＤＣ／ＤＣ電力変換装置。
11. 上記エネルギ移行用コンデンサと上記遮断用スイッチとを直列接続して、上記各第２の回路と上記第１の回路との間となる上記中間端子間にそれぞれ接続したことを特徴とする請求項８〜１０のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
12. 上記各エネルギ移行用コンデンサは、直列接続された上記複数の回路の内、隣接する各回路の上記中間端子間にそれぞれ接続され、該各エネルギ移行用コンデンサを互いに接続する接続線と上記各第２の回路の中間端子との間に上記各遮断用スイッチを接続したことを特徴とする請求項８〜１０のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
13. 上記故障検出回路は、上記各第２の回路を構成する上記高圧側素子および上記低圧側素子の各端子間電圧を検出することで、該各第２の回路の故障検出を行うことを特徴とする請求項８〜１２のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
14. 上記第１の回路の上記平滑コンデンサの正負端子に入出力用の電圧端子を接続することを特徴とする請求項１〜１３のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
15. 上記平滑コンデンサの正負端子間を短絡する短絡回路は、第１のスイッチ素子および抵抗の直列体と第２のスイッチ素子との並列回路を該平滑コンデンサの正負端子間に接続して構成し、上記第１のスイッチ素子をオンして上記平滑コンデンサを上記抵抗を介して放電させた後、上記第２のスイッチ素子をオンして上記平滑コンデンサの正負端子間を短絡することを特徴とする請求項１〜１４のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
16. 上記エネルギ移行用コンデンサと直列にインダクタを配置したことを特徴とする請求項１１〜１５のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
17. 上記エネルギ移行用コンデンサと上記インダクタとから成り上記回路間に配される複数の直列体は、コンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しいことを特徴とする請求項１６に記載のＤＣ／ＤＣ電力変換装置。
18. 上記各半導体スイッチング素子は、ソース・ドレイン間に寄生ダイオードを有するパワーＭＯＳＦＥＴ、あるいはダイオードを逆並列に接続した半導体スイッチング素子であることを特徴とする請求項１〜１７のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。

Images