JP2019092284A - 降圧チョッパ回路 - Google Patents

Abstract

【課題】スイッチング素子を含む直列回路に短絡故障が生じたときに、コンデンサの耐圧破壊を防止可能な降圧チョッパ回路及びこれを使用した電力変換装置を提供する。【解決手段】フィルタリアクトルを有する３レベルの降圧チョッパ回路であって、正極側電源線と負極側電源線との間に接続された第１コンデンサ及び第２コンデンサを有するコンデンサ直列回路と、第１コンデンサと並列に接続された半導体スイッチング素子及びダイオードを有する第１直列回路と、第２コンデンサと並列に接続されたダイオード及び半導体スイッチング素子を有する第２直列回路と、第１直列回路の接続点に一端が接続されたチョッパリアクトルと、チョッパリアクトルの他端と第２直列回路の接続点との間に接続された出力コンデンサとを備え、第１直列回路及び第２直列回路の一方が短絡状態となったときに、コンデンサに対する短絡電流を迂回させるバイパス電流路を形成する。【選択図】図１

Description

本発明は、直流入力電圧を３レベルの直流電圧に降圧変換する降圧チョッパ装置に関する。

従来、３レベルの降圧チョッパ回路を備えた電力変換装置としては、例えば特許文献１に記載された電力変換装置が提案されている。
この電力変換装置は、三相整流回路の出力側に３レベルの降圧チョッパ回路を接続し、この降圧チョッパ回路の出力側にインバータを介してモータが接続されている。降圧チョッパ回路は、三相整流回路の正極側電線と負極側電線との間に第１及び第２のコンデンサが直列に接続され、これら第１のコンデンサと並列にスイッチング素子及びダイオードの第１直列回路が接続され、第２のコンデンサと並列にダイオード及びスイッチング素子の第２直列回路が接続されている。第１直列回路のスイッチング素子及びダイオードの接続点にリアクトルの一端が接続され、このリアクトルの他端と第２直列回路のダイオード及びスイッチング素子の接続点との間に出力コンデンサが接続されている。

この降圧チョッパ回路では、第１直列回路（又は第２直列回路）にサージ電圧による短絡故障が生じたときに、第２コンデンサ（又は第１コンデンサ）が過剰に昇圧されて耐圧破壊に至るおそれがある。
このような昇圧チョッパ回路のコンデンサの耐圧破壊を防止するために特許文献２に記載されている直流−直流変換装置が提案されている。

この直流−直流変換装置では、直流電源の正極側及び負極側にそれぞれリアクトルの一端が接続され、正極出力電線及び負極出力電線との間に、ダイオードと半導体スイッチング素子とを直列に接続した第１直列回路と、半導体スイッチング素子及びダイオードを直列に接続した第２直列回路とが直列に接続されている。そして、第１直列回路と並列に第１コンデンサが接続され、第２直列回路と並列に第２コンデンサが接続され、第１直列回路の半導体スイッチング素子及びダイオードの接続点に正極側のリアクトルの他端が接続され、第２直列回路のダイオード及び半導体スイッチング素子の接続点に負極側のリアクトルの他端が接続された構成とする。

この昇圧チョッパ回路で、第１直列回路（又は第２直列回路）に短絡故障が生じたときに、第２直列回路の半導体スイッチング素子（又は第１直列回路の半導体スイッチング素子をオン状態として第２コンデンサ（又は第１コンデンサ）が過剰に昇圧されて耐圧破壊することを防止するようにしている。

特開２００９−１８９２４１号公報 特開２０１７−４２０２８号公報

しかしながら、上記引用文献２に記載の先行技術では、昇圧チョッパ回路について短絡故障発生時にコンデンサの耐圧破壊を防止する構成が開示されているが、降圧チョッパ回路については短絡故障発生時にコンデンサの耐圧破壊を防止することには言及していない。
そこで、本発明は上述した引用文献１に係る発明の課題に着目してなされたものであり、スイッチング素子を含む直列回路に短絡故障が生じたときに、コンデンサの耐圧破壊を防止することができる降圧チョッパ回路及びこれを使用した電力変換装置を提供することを目的としている。

上記目的を達成するために、本発明に係る降圧チョッパ回路の一態様は、直流電源の正極に接続した正極側電源線と直流電源の負極に接続された負極側電源線と、正極側電源線及び負極側電源線の間に接続された第１コンデンサ及び第２コンデンサのコンデンサ直列回路と、第１スイッチング素子及び第１ダイオードが直列に接続され、第１コンデンサと並列に接続された第１直列回路と、第２ダイオード及び第２スイッチング素子が直列に接続され、第２コンデンサと並列に接続された第２直列回路と、第１直列回路の第１スイッチング素子及び第１ダイオードの接続点に一端が接続されたチョッパリアクトルと、チョッパリアクトルの他端と第２直列回路の第２ダイオードと第２スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路である。この降圧チョッパ回路は、第１直列回路が短絡状態となったときに昇圧される第２コンデンサに対して形成される第１バイパス電流路と、第２直列回路が短絡状態となったときに昇圧される第１コンデンサに対して形成される第２バイパス電流路を備えている。

本発明の一態様によれば、スイッチング素子を含む第１直列回路及び第２直列回路の一方に短絡故障が生じたときに、短絡故障した直列回路から短絡電流が供給されるコンデンサに対して短絡電流のバイパス電流路を形成するので、短絡故障が生じたときにコンデンサが昇圧されることを防止して耐圧破壊を防止できる降圧チョッパ回路を提供することができる。

本発明に係る電力変換装置の第１実施形態を示す回路図である。 第１実施形態における短絡故障発生時の通電経路を示す回路図である。 本発明に係る電力変換装置の第２実施形態を示す回路図である。 第２実施形態における短絡故障発生時の通電経路を示す回路図である。 本発明に係る電力変換装置の第３実施形態を示す回路図である。 本発明に係る電力変換装置の第４及び第５の実施形態を示す回路図である。 本発明に係る電力変換装置の第６実施形態を示す回路図である。 本発明に係る電力変換装置の第７実施形態を示す回路図である。 本発明に係る電力変換装置の第８実施形態を示す回路図である。 本発明に係る電力変換装置の第９実施形態を示す回路図である。 第９実施形態の変形例を示す回路図である。 短絡判定用センサの第１変形例を示す回路図である。 短絡判定用センサの第２変形例を示す回路図である。 短絡判定用センサの第３変形例を示す回路図である。 図１５の短絡判定用センサを使用した短絡故障判定例を示す説明図である。 短絡判定用センサの第４変形例を示す回路図である。 短絡判定用センサの第５変形例を示す回路図である。 短絡判定用センサの第６変形例を示す回路図である。 短絡判定用センサの第７変形例を示す回路図である。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下、本発明の第１の実施形態に係る電力変換装置について図面を参照して説明する。
電力変換装置は、図１に示すように、直流電源１１と、ＤＣ−ＤＣコンバータを構成する降圧チョッパ回路１２と、インバータ１３と、例えばモータで構成される負荷１４とを備えている。

降圧チョッパ回路１２は、直流電源１１に接続される入力側正極端子ｔｉｐ及び入力側負極端子ｔｉｎと、インバータ１３に接続される出力側正極端子ｔｏｐ及び出力側負極端子ｔｏｎとを備えている。入力側正極端子ｔｉｐ及び入力側負極端子ｔｉｎには、入力側正極電線（正極側電源線）Ｌｉｐ及び入力側負極電線（負極側電源線）Ｌｉｎが接続されている。なお、本実施形態では入力側正極電線Ｌｉｐにはヒューズや電流遮断装置で構成される電流遮断器２１及びフィルタリアクトル２２が介挿されている。ここで、フィルタリアクトル２２は、直流電源１１の急変動を抑制するために設けられている。

また、降圧チョッパ回路１２は、入力側正極電線Ｌｉｐのフィルタリアクトル２２の後段側と入力側負極電線Ｌｉｎとの間に、第１コンデンサＣ１及び第２コンデンサＣ２を直列に接続されたコンデンサ直列回路ＳＣ０が接続されている。
また、降圧チョッパ回路１２は、入力側正極電線Ｌｉｐ及び入力側負極電線Ｌｉｎ間に、第１コンデンサＣ１及び第２コンデンサＣ２と並列に第１直列回路ＳＣ１及び第２直列回路ＳＣ２が接続されている。第１直列回路ＳＣ１は、入力側正極電線Ｌｉｐに接続された第１半導体スイッチング素子ＳＷ１と逆接続の第１ダイオードＤ１とが直列に接続されている。第２直列回路ＳＣ２は、第１直列回路ＳＣ１のＣの第２コンデンサＣ２と並列に接続された第２ダイオードＤ２と第２半導体スイッチング素子ＳＷ２とが直列に接続されている。ここで、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２は、例えばＭＯＳＦＥＴで構成されている。

具体的には、第１半導体スイッチング素子ＳＷ１のドレインが入力側正極電線Ｌｉｐに接続され、ソースが第１ダイオードＤ１のカソードに接続されている。第２ダイオードＤ２はカソードが第１ダイオードＤ１のアノードに接続され、アノードが第２半導体スイッチング素子ＳＷ２のドレインに接続されている。第２半導体スイッチング素子ＳＷ２のソースは入力側負極電線Ｌｉｎに接続されている。

これら半導体スイッチング素子ＳＷ１及びＳＷ２は、ＭＯＳＦＥＴに限らず絶縁ゲートバイポーラトランジスタ、バイポーラトランジスタ、ワイドバンドギャップ半導体スイッチング素子等の他の半導体スイッチング素子を適用することができる。また、第１ダイオードＤ１及び第２ダイオードＤ２は、ワイドバンドギャップ半導体素子以外の半導体素子で構成され、第１コンデンサＣ１及び第２コンデンサＣ２の耐圧より低い耐圧に設定されている。

さらに、降圧チョッパ回路１２は、第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１及び第１ダイオードＤ１間の接続点に一端が接続されたチョッパリアクトル２３と、このチョッパリアクトル２３の他端と第２直列回路ＳＣ２の第２ダイオードＤ２及び第２半導体スイッチング素子ＳＷ２の接続点との間に接続された出力コンデンサＣｏとを備えている。出力コンデンサＣｏの両端が出力側正極端子ｔｏｐ及び出力側負極端子ｔｏｎに接続されている。

そして、第１直列回路ＳＣ１の半導体スイッチング素子ＳＷ１及び第２直列回路ＳＣ２の半導体スイッチング素子ＳＷ２の制御端子となるゲート端子には制御装置２４から第１ゲート信号Ｓｇ１及び第２ゲート信号Ｓｇ２が個別に供給されている。
第１コンデンサＣ１及び第２コンデンサＣ２には、それぞれ端子間電圧Ｖｃ１及びＶｃ２を検出する第１電圧センサＳＶ１及び第２電圧センサＳＶ２が設けられ、これら第１電圧センサＳＶ１及び第２電圧センサＳＶ２で検出した端子間電圧Ｖｃ１及びＶｃ２が制御装置２４に供給されている。

制御装置２４では、第１コンデンサＣ１の端子間電圧Ｖｃ１及び第２コンデンサＣ２の端子間電圧Ｖｃ２に基づいて第１直列回路ＳＣ１及び第２直列回路ＳＣ２の一方に短絡故障が生じているか否かを判定する。すなわち、第１コンデンサＣ１の端子間電圧Ｖｃ１が予め設定した電圧値（設定電圧値）未満であるときには第２直列回路ＳＣ２が正常であると判定する。また、端子間電圧Ｖｃ１が設定電圧値以上となったときには第２直列回路ＳＣ２が短絡故障を生じていると判定する。さらに、第２コンデンサＣ２の端子間電圧Ｖｃ２が予め設定した電圧値（設定電圧値）未満であるときには第１直列回路ＳＣ１が正常であると判定する。また、端子間電圧Ｖｃ２が設定電圧値以上となったときに第２直列回路ＳＣ２が短絡故障を生じていると判定する。

また、制御装置２４は、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が生じていると判定したときに、インバータ１３の各半導体スイッチング素子をオフ状態に制御する。これと同時に、制御装置２４は、第２コンデンサＣ２（又は第１コンデンサＣ１）への充電電流の供給を阻止するように第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態に制御する。

次に、上記第１実施形態の動作を説明する。
直流電源１１から出力される直流電圧が降圧チョッパ回路１２で所定電圧に降圧されてインバータ１３に供給され、このインバータ１３で直流電圧を例えば三相交流電圧に変換して負荷である三相モータ１４に供給して、三相モータ１４を駆動する。
このとき、降圧チョッパ回路１２では、先ず、制御装置２４によって第１半導体スイッチング素子ＳＷ１がオン状態に制御され、且つ第２半導体スイッチング素子ＳＷ２がオン状態に制御される。これにより、第１コンデンサＣ１から１半導体スイッチング素子ＳＷ１、チョッパリアクトル２３、出力コンデンサＣｏ、第２半導体スイッチング素子ＳＷ２第２コンデンサＣ２を通じて第１コンデンサＣ１に戻る電流路が形成される。

また、制御装置２４によって、第１スイッチング素子ＳＷ１がオン状態に制御され、第２スイッチング素子ＳＷ２がオフ状態に制御されると、第１コンデンサＣ１から第１半導体スイッチング素子ＳＷ１、チョッパリアクトル２３、出力コンデンサＣｏ、第２ダイオードＤ２を通じて第１コンデンサＣ１に戻る電流路が形成される。
さらに、制御装置２４によって、第１半導体スイッチング素子ＳＷ１がオフ状態に制御され、且つ第２半導体スイッチング素子ＳＷ２がオン状態に制御されると、第２コンデンサＣ２から第１ダイオードＤ１、チョッパリアクトル２３、出力コンデンサＣｏ、第２半導体スイッチング素子ＳＷ２を通じて第２コンデンサＣ２に戻る電流路が形成される。

また、制御装置２４によって、第１半導体スイッチング素子ＳＷ１がオフ状態に制御され、第２半導体スイッチング素子ＳＷ２がオフ状態に制御されると、第１ダイオードＤ１からチョッパリアクトル２３、出力コンデンサＣｏ、第２ダイオードＤ２を通じて第１ダイオードＤ１に戻る電流路が形成される。
これによって、出力コンデンサＣｏの正極の電圧値が第１コンデンサＣ１の電圧値と第２コンデンサＣ２の電圧値との合計値よりも小さくなるように、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２のオンオフ動作が繰り返され、オンオフの時比率の大きさ、すなわちデューティ比が制御される。

このような降圧チョッパ回路１２では、故障が発生したときは、降圧チョッパ回路１２の半導体スイッチング素子ＳＷ１及びＳＷ２をオフしたり、後段の負荷１４を駆動するインバータ１３の半導体スイッチング素子をオフしたりして、負荷である三相モータ１４に電流が流れないようにして保護を図るのが一般的である。
しかしながら、降圧チョッパ回路１２では、片側の直列回路、例えば第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１と第１ダイオードＤ１とが電圧サージなどで短絡故障したとき、通常の対策として、インバータ１３の半導体スイッチング素子をオフすることにより負荷となる三相モータ１４を降圧チョッパ回路１２から切り離し、降圧チョッパ回路１２のもう一方の第２直列回路ＳＣ２の第２半導体スイッチング素子ＳＷ２をオフ状態とする操作を行う。

このとき、フィルタリアクトル２２、短絡故障した第１スイッチング素子ＳＷ１、第１ダイオードＤ１及び反対側の第２コンデンサＣ２が直流電源１１に対して直列共振回路を形成する。このため、第２コンデンサＣ２の端子間電圧Ｖｃ２が、通常動作時の電圧よりも遥かに高くなってしまう。通常時には、第２コンデンサＣ２の電圧は、直流電源１１の半分の電圧で運転するため、この直列共振回路によって、第２コンデンサＣ２の電圧は通常時の３倍程度以上に達しようとする。第２コンデンサＣ２の耐圧が低い場合は、耐圧破壊し、そのエネルギが解放されて、爆発や焼損するおそれがある。

また、図１のように直流電源１１とフィルタリアクトル２２と直列に電流遮断装置やヒューズなどの電流遮断器２１を設けて、この電流遮断器２１によって直列共振電流の遮断を図ることになる。
しかしながら、ヒューズの溶断には大きな電流が必要であり、また、時間が掛かるため、先に第２コンデンサＣ２の電圧が上昇してしまう。一方、電流遮断装置で遮断するには、フィルタリアクトル２２のインダクタンスが大きなために、速い遮断を行うことができない。すなわち、速い遮断を行った場合には、半導体スイッチング素子などではオフサージを生じて破壊され、短絡故障となった場合には、直列共振電流を遮断することができなくなってしまうことから、遮断もゆっくりとしたものとする必要がある。また、機械的な接触遮断装置で直列共振電流を遮断してコンデンサＣ２の耐圧破壊を防ぐことは困難である。したがって、直列共振電流の遮断によって第２コンデンサＣ２の耐圧破壊を防止することはできない。

このため、第１実施形態では、第１直列回路ＳＣ１に短絡故障が発生し、これによって第２コンデンサＣ２の端子間電圧Ｖｃ２が予め設定した設定値まで上昇すると、制御装置２４によって、第1直列回路ＳＣ１の短絡故障が発生したことが検出される。この短絡故障の発生を検出すると制御装置２４は、インバータ１３に含まれる半導体スイッチング素子をオフ状態に制御して、負荷である三相モータ１４を降圧チョッパ回路１２から切り離す。

これと同時に、第１直列回路ＳＣ１の半導体スイッチング素子ＳＷ１をオフ状態とするとともに、第２直列回路ＳＣ２の半導体スイッチング素子ＳＷ２をオン状態とする。このため、降圧チョッパ回路１２は、図２に示すように、第１直列回路ＳＣ１では短絡故障が生じているので、半導体スイッチング素子ＳＷ１をオフ状態に制御しても閉路されず、短絡状態を維持する。このときの第２コンデンサＣ２に供給される直列共振電流は第１直列回路ＳＣ１が短絡故障しているので制御することができない。

第２直列回路ＳＣ２では、半導体スイッチング素子ＳＷ２がオン状態に制御されるが、ダイオードＤ２が逆方向接続されているので、ダイオードＤ２のカソード電圧が耐圧に達するまでは第２コンデンサＣ２が昇圧される。言い換えると、第２コンデンサＣ２の電圧を第２ダイオードＤ２のみによって保持することになる。
そして、ダイオードＤ２のカソード電圧が第２コンデンサＣ２の耐圧より低い電圧に達するとダイオードＤ２が降伏して、ダイオードＤ２及び第２半導体スイッチング素子ＳＷ２を通じる電流路が形成される（図示せず）。このため、第２コンデンサＣ２と並列に第１バイパス電流路が形成されるので、第２コンデンサＣ２の昇圧が停止されるとともに第２コンデンサＣ２の放電が開始される。

この第２ダイオードＤ２が降伏して第１バイパス電流路が形成されると、直流電源１１が短絡故障している第１直列回路ＳＣ１と第２ダイオードＤ２の降伏によって短絡状態となる。このため、直流電源１１から大きな短絡電流が流れることにより、電流遮断器２１（ヒューズ等）によって電流経路が遮断され、降圧チョッパ回路１２が停止する。
逆に、第２直列回路ＳＣ２が短絡故障した場合には、第１直列回路ＣＳ１の半導体スイッチング素子ＳＷ１をオン状態に制御することにより、第１コンデンサＣ１の昇圧を第１ダイオードで保持する。そして、第１ダイオードＤ１のカソード電圧が第１コンデンサの耐圧より低い電圧に達すると、第１ダイオードＤ１が降伏して第１直列回路ＳＣ１が短絡状態となり、第１コンデンサＣ１と並列に第２バイパス電流路が形成される。このため、第１コンデンサＣ１の昇圧が停止されるとともに放電が開始される。

この第１ダイオードＤ１が降伏して第２バイパス電流路が形成されると、直流電源１１が短絡故障している第２直列回路ＳＣ２と第１ダイオードＤ１の降伏によって短絡状態となる。このため、電流遮断器２１（ヒューズ等）によって電流経路が遮断されることにより、降圧チョッパ回路１２が停止する。
このように、第１実施形態では、第１コンデンサＣ１の耐圧に対して、第１ダイオードＤ１の耐圧を低く設定する。また、第２コンデンサＣ２の耐圧に対して、第２ダイオードＤ２の耐圧を低く設定する。これと同時に、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生した場合に、第２直列回路ＳＣ２の第２半導体スイッチング素子ＳＷ２（又は第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１）をオン状態とする。

これにより、第２ダイオードＤ２（又は第１ダイオードＤ１）が降伏することにより、第１コンデンサＣ１（又は第２コンデンサＣ２）の耐圧破壊を防止することができる。
このとき、降伏させる第１ダイオードＤ１及び第２ダイオードＤ２を加工の容易なワイドバンドギャップ半導体以外の半導体で構成することにより、コンデンサＣ１及びＣ２の耐圧より低い耐圧を容易に設定することができる。

次に、本発明の第２実施形態について図３及び図４を伴って説明する。
この第２実施形態では、コンデンサに対するバイパス電流路の形成を変更したものである。
第２実施形態では、第１直列回路ＳＣ１がワイドバンドギャップ半導体素子で構成された第１半導体スイッチング素子ＳＷ１と、同様にワイドバンドギャップ半導体素子で構成された逆流防止用の第１ダイオードＤ１とで直列回路を構成している。

また、第１直列回路ＳＣ１は、第１半導体スイッチング素子ＳＷ１と並列に接続されたバイパス用半導体スイッチング素子ＳＷＢ１と、第１ダイオードＤ１と並列に接続されたバイパス用ダイオードＤＢ１とを備えている。
バイパス用半導体スイッチング素子ＳＷＢ１及びバイパス用ダイオードＤＢ１は、ワイドバンドギャップ半導体素子以外の半導体素子で構成されている。また、バイパス用ダイオードＤＢ１は、第１ダイオードＤ１の耐圧及び第１コンデンサＣ１の耐圧より低い耐圧に設定されている。

また、第２直列回路ＳＣ２がワイドバンドギャップ半導体素子で構成された第１半導体スイッチング素子ＳＷ２と、同様にワイドバンドギャップ半導体素子で構成された逆流防止用の第２ダイオードＤ２とで直列回路を構成している。
また、第２直列回路ＳＣ２は、第２半導体スイッチング素子ＳＷ２と並列に接続されたバイパス用半導体スイッチング素子ＳＷＢ２と、第２ダイオードＤ２と並列に接続されたバイパス用ダイオードＤＢ２とを備えている。

バイパス用半導体スイッチング素子ＳＷＢ２及びバイパス用ダイオードＤＢ２は、ワイドバンドギャップ半導体素子以外の半導体素子で構成されている。また、バイパス用ダイオードＤＢ２は、第２ダイオードの耐圧及び第２コンデンサＣ２の耐圧より低い耐圧に設定されている。
ここで、第１ダイオードＤ１及び第２ダイオードＤ２と、バイパス用ダイオードＤＢ１及びＤＢ２とは異なるパッケージに収容されている。第１ダイオードＤ１と第２ダイオードＤ２も異なるパッケージに収容されている。

そして、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２は、降圧チョッパ回路１２の短絡故障を生じていない通常動作時に制御装置２４によってオンオフ制御される。これに対して、バイパス用半導体スイッチング素子ＳＷＢ１及びＳＷＢ２は、第１直列回路ＳＣ１及び第２直列回路ＳＣ２の何れか一方が短絡故障状態となったときに制御装置２４によってオン状態に制御される。この場合、バイパス用半導体スイッチング素子ＳＷＢ１及びＳＷＢ２は、短絡故障発生時に同時にオン状態に制御してもよく、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡故障となったときにバイパス用半導体スイッチング素子ＳＷＢ２（又はＳＷＢ１）のみをオン状態とするようにしてもよい。

その他の構成については、前述した第１実施形態と同様の構成を有し、第１実施形態との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第２実施形態によると、第１直列回路ＳＣ１及び第２直列回路ＳＣ２に短絡故障を生じていない正常状態では、制御装置２４によって、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２がオンオフ制御される。これにより、出力コンデンサＣｏから第１コンデンサＣ１の電圧値及び第２コンデンサの電圧値の合計値より低くなるように降圧した直流電圧がインバータ１３に出力される。

また、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡故障となった場合には、第２コンデンサＣ２の端子間電圧Ｖｃ２（又は第１コンデンサＣ１の端子間電圧Ｖｃ１）の増加を電圧センサＳＶ２（又はＳＶ１）で検出することができる。この電圧センサＳＶ２（又はＳＶ１）の検出電圧が制御装置２４に供給される。
このため、制御装置２４で、端子間電圧Ｖｃ２（又はＶｃ１）が予め設定した設定電圧以上となると、インバータ１３の各半導体スイッチング素子をオフ状態としてインバータ１３及び三相モータ１４を降圧チョッパ回路１２から切り離す。これと同時に、制御装置２４は、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をオフ状態に制御するとともに、バイパス用半導体スイッチング素子ＳＷＢ１及びＳＷＢ２（又はＳＷＢのみ）をオン状態に制御する。

したがって、図４に示すように、短絡故障した第１直列回路ＳＣ１では、第１半導体スイッチング素子ＳＷ１及び第１ダイオードＤ１とバイパス用半導体スイッチング素子ＳＷＢ１が導通状態となるので、バイパス用ダイオードＤＢ１のみが逆方向に接続された状態を維持する。これに対して、第２直列回路ＳＣ２では、第２ダイオードＤ２及びバイパス用ダイオードＤＢ２は逆方向に接続された状態を維持し、第２半導体スイッチング素子ＳＷ２もオフ状態となっており、バイパス用半導体スイッチング素子ＳＷＢ２のみが導通状態となる。

したがって、第２コンデンサＣ２は、第１直列回路ＳＣ１を介して電流が流れるので端子間電圧Ｖｃ２が上昇する。しかしながら、第２コンデンサＣ２の耐圧より低い耐圧に設定されたバイパス用ダイオードＣＢ２の耐圧に達すると、バイパス用ダイオードＤＢ２が降伏して導通状態となる。
このため、第２直列回路ＳＣ２が導通状態なることにより、第２コンデンサＣ２に対して並列な第１バイパス電流路が形成される。したがって、第２コンデンサＣ２の昇圧が停止されるとともに第２コンデンサＣ２の放電が開始される。

このバイパス用ダイオードＤＢ２が降伏してバイパス電流路が形成されると、直流電源１１が短絡故障している第１直列回路ＳＣ１とバイパス用ダイオードＤＢ２の降伏によって短絡状態となる。このため、電流遮断器２１（ヒューズ等）によって電流経路が遮断されることにより、降圧チョッパ回路１２が停止する。
同様に、第２直列回路ＳＣ２が短絡故障した場合には、第１直列回路ＣＳ１のバイパス用半導体スイッチング素子ＳＷＢ１をオン状態に制御することにより、第１コンデンサＣ１の昇圧をバイパス用ダイオードＤＢ１で保持する。そして，バイパス用ダイオードＤＢ１のカソード電圧が第１コンデンサの耐圧より低い耐圧に達すると、バイパス用ダイオードＤＢ１が降伏して第１直列回路ＳＣ１が短絡状態となり、第１コンデンサＣ１と並列に第２バイパス電流路が形成される。このため、第１コンデンサＣ１の昇圧が停止されるとともに放電が開始される。

このバイパス用ダイオードＤＢ１が降伏して第２バイパス電流路が形成されると、直流電源１１が短絡故障している第２直列回路ＳＣ２とバイパス用ダイオードＤＢ１の降伏によって短絡状態となる。このため、電流遮断器２１（ヒューズ等）によって電流経路が遮断されることにより、降圧チョッパ回路１２が停止する。
このように、第２実施形態では、第１コンデンサＣ１及び第２コンデンサＣ２の耐圧に対して、バイパス用ダイオードＤＢ１及びＤＢ２の耐圧を低く設定する。これと同時に、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生した場合に、第２直列回路ＳＣ２のバイパス用スイッチング素子ＳＷＢ２（又は第１直列回路ＳＣ１のバイパス用半導体スイッチング素子ＳＷＢ１）をオン状態とする。

これにより、第２ダイオードＤ２（又は第１ダイオードＤ１）が降伏することにより、第１コンデンサＣ１（又は第２コンデンサＣ２）の耐圧破壊を防止することができる。
このとき、降伏させるバイパス用ダイオードＤＢ１及びＤＢ２をワイドバンドギャップ半導体以外の加工の容易な半導体で構成することにより、コンデンサＣ１及びＣ２の耐圧より低い耐圧を容易に設定することができる。

また、降伏して短絡したバイパス用ダイオードＤＢ１及びＤＢ２は、耐圧破壊することがある。高価なワイドバンドギャップ半導体素子で構成される第１ダイオードＤ１及び第２ダイオードＤ２を降伏させないことで、第１ダイオードＤ１及び第２ダイオードＤ２の故障を防止することができる。
また、降伏させるバイパス用ダイオードＤＢ１及びＤＢ２は、ワイドバンドギャップ半導体素子で構成される第１ダイオードＤ１及び第２ダイオードＤ２とは異なるパッケージに収容しているので、バイパス用ダイオードＤＢ１又はＤＢ２の交換時に第１ダイオードＤ１又は第２ダイオードＤ２を交換せずに済む利点がある。

さらに、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障時にオン状態とするバイパス用半導体スイッチング素子ＳＢ２（又はＳＢ１）は、短絡耐量を超えて破壊される場合がある。そのため、高価なワイドバンドギャップ半導体素子で構成される第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）を導通させないことで、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の破壊を防止することができる。

また、バイパス用半導体スイッチング素子ＳＷＢ１及びＳＷＢ２と第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２とを異なるパッケージに収容することにより、バイパス用半導体スイッチング素子ＳＷＢ１及びＳＷＢ２の故障時に第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２を同時に交換せずに済む利点がある。

次に、本発明の第３実施形態について図５を伴って説明する。
この第３実施形態では、前述した第２の実施形態において、双方向コンバータとして動作可能な構成としたものである。
すなわち、第３実施形態では、図５に示すように、第１直列回路ＳＣ１では、第１半導体スイッチング素子ＳＷ１と並列に昇圧用ダイオードＤＢｏ１を逆並列に接続している。また、第１ダイオードＤ１と並列に昇圧用半導体スイッチング素子ＳＷＢｏ１を接続している。

また、第２直列回路ＳＣ２では、第２ダイオードＤ２と並列に昇圧用半導体スイッチング素子ＳＷＢｏ２を接続している。また、第２半導体スイッチング素子ＳＷ２と並列に昇圧用ダイオードＤＢｏ２を逆並列に接続している。
ここで、昇圧用半導体スイッチング素子ＳＷＢｏ１及びＳＷＢｏ２の耐圧は第１コンデンサＣ１及び第２コンデンサＣ２の耐圧より低くなるように設定されている。昇圧用ダイオードＤＢｏ１及びＤＢｏ２の化学組成は、ワイドバンドギャップ半導体であっても、それ以外であってもよく、パッケージは、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２と同じであっても、別であってもよい。

この第３実施形態によると、制御装置２４によって第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をオンオフ制御することにより、前述した第１実施形態及び第２実施形態と同様に直流電源１１の直流電圧より低い直流電圧を出力する降圧チョッパとして動作させることができる。
この降圧チョッパとして動作させる場合には、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡故障したときに、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態とし、昇圧用半導体スイッチング素子ＳＷＢｏ２（又はＳＷＢｏ１）を降伏させて第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス流路（又は第２バイパス電流路）を形成することができる。

一方、三相モータ１４からの回生電圧がインバータ１３を介して出力側正極端子ｔｏｐ及び出力側負極端子ｔｏｎに入力される場合には、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をオフ状態に制御するとともに、昇圧用半導体スイッチング素子ＳＷＢｏ１及びＳＷＢｏ２を制御装置２４によってオンオフ制御することより、回生電圧を昇圧して直流電源１１を充電する昇圧チョッパとして動作させることができる。

この昇圧チョッパとして動作させた場合には、第２直列回路ＳＣ２が短絡故障したときに、出力コンデンサＣｏからの電流がチョッパリアクトル２３、昇圧用ダイオードＤＢｏ１、第１コンデンサＣ１、第２直列回路ＳＣ２の短絡状態の第２ダイオードＤ２を通って出力コンデンサＣｏに流れる。これによって、第１コンデンサＣ１の端子間電圧Ｖｃ１が昇圧される。

このとき、第１コンデンサＣ１の端子間電圧Ｖｃ１が電圧センサＳＶ１で検出され、検出された端子間電圧Ｖｃ１が制御装置２４へ供給される。この制御装置２４で、端子間電圧Ｖｃ１が予め設定した設定電圧を超えると、第２直列回路ＳＣ２の短絡故障であることを検出し、第１直列回路ＳＣ１の昇圧用半導体スイッチング素子ＳＷＢｏ１をオン状態に制御する。

このため、出力コンデンサＣｏからの電流がチョッパリアクトル２３、バイパス用半導体スイッチング素子ＳＷＢ１、第２直列回路ＳＣ２の短絡した第２ダイオードＤ２を通って出力コンデンサＣｏに戻る第１コンデンサＣ１と並列な第２バイパス電流路が形成される。
したがって、第１コンデンサＣ１の昇圧が停止されるとともに、放電が開始され、第１コンデンサＣ１の耐圧破壊が防止される。

また、第１直列回路ＳＣ１に短絡故障が発生した場合には、出力コンデンサＣｏからの電流がチョッパリアクトル２３、第１直列回路ＳＣ１の短絡状態の第１ダイオード、第２コンデンサＣ２昇圧用ダイオードＤＢｏ２を通って出力コンデンサＣｏに戻る電流路が形成される。これによって、第２コンデンサＣ２の端子間電圧Ｖｃ２が昇圧される。
このとき、第２コンデンサＣ２の端子間電圧Ｖｃ２が電圧センサＳＶ２で検出され、検出された端子間電圧Ｖｃ２が制御装置２４へ供給される。この制御装置２４で、端子間電圧Ｖｃ２が予め設定した設定電圧を超えると、第２直列回路ＳＣ２が短絡故障であることを検出し、第２直列回路ＳＣ２の昇圧用半導体スイッチング素子ＳＷＢｏ２をオン状態に制御する。

このため、出力コンデンサＣｏからの電流がチョッパリアクトル２３、昇圧用半導体スイッチング素子ＳＷＢｏ１、第２直列回路ＳＣ２の短絡した第２ダイオードＤ２を通って出力コンデンサＣｏに戻る第２コンデンサＣ２と並列な第１バイパス電流路が形成される。
したがって、第２コンデンサＣ２の昇圧が停止されるとともに、放電が開始され、第２コンデンサＣ２の耐圧破壊が防止される。

また、降圧チョッパとして動作させる場合に、バイパス電流路の形成は、昇圧用半導体スイッチング素子ＳＷＢｏ１又はＳＷＢｏ２をオン状態に制御する代わりに昇圧用半導体スイッチング素子ＳＷＢｏ１又はＳＷＢｏ２を降伏させるようにしてもよい。
この第３の実施形態によると、入力側及び出力側を入れ替え可能な双方向コンバータの昇圧用半導体スイッチング素子ＳＷＢｏ１又はＳＷＢｏ２を使用して第１コンデンサＣ１又は第２コンデンサＣ２のバイパス電流路を形成するので、前述した第１実施形態又は第２実施形態と同様の作用効果を得ることができる。

次に、本発明の第４実施形態について図６を伴って説明する。
この第４実施形態では、前述した第１実施形態において第１ダイオード及び第２ダイオードにバイパス電流路を形成するようにしたものである。
すなわち、第４実施形態では、図６に示すように、前述した第１実施形態において、第１ダイオードＤ１と並列にバイパス用半導体スイッチング素子ＳＷＢ３を接続し、第２ダイオードＤ２にも並列にバイパス用半導体スイッチング素子ＳＷＢ４を接続した構成を有する。

ここで、バイパス用半導体スイッチング素子ＳＷＢ３及びＷＢ４はゲート端子が制御装置２４に接続され、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を検出したときに、バイパス用半導体スイッチング素子ＳＷＢ４（又はＳＷＢ３）をオン状態に制御される。
その他の構成は第１実施形態と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。

この第４実施形態によると、降圧チョッパ動作を行う場合には制御装置２４によってバイパス用半導体スイッチング素子ＳＷＢ３及びＳＷＢ４がオフ状態に制御されることにより、第１実施形態と同様の動作を行う。
また、降圧チョッパ動作中に、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生すると、第２コンデンサＣ２（又は第１コンデンサＣ１）が昇圧される。

この第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を制御装置２４が検出すると、第１実施形態と同様に第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態とする。これと同時に、制御装置２４は、第２直列回路ＳＣ２のバイパス用半導体スイッチング素子ＳＷＢ４（又は第１直列回路ＳＣ１のバイパス用半導体スイッチング素子ＳＷＢ３）をオン状態に制御する。

したがって、第２直列回路ＳＣ２（又は第１直列回路ＳＣ１）が短絡状態となり、第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス電流路（又は第２バイパス電流路）が形成され、第２コンデンサＣ２（又は第１コンデンサＣ１）の昇圧が停止されて放電が開始される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

この場合、オン状態となる第２半導体スイッチング素子ＳＷ２及びバイパス用半導体スイッチング素子ＳＷＢ４（又は第１半導体スイッチング素子ＳＷ１及びバイパス用半導体スイッチング素子ＳＷＢ３）は、第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するため、短絡耐量を超えて短絡破壊するか、直流電源１１からの電流が短絡により増大して短絡耐量を超えて短絡破壊に至る場合がある。

しかしながら、第２半導体スイッチング素子ＳＷ２及びバイパス用半導体スイッチング素子ＳＷＢ４（又は第１半導体スイッチング素子ＳＷ１及びバイパス用半導体スイッチング素子ＳＷＢ３）の破壊時のエネルギは、コンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。その後、直流電源１１からの電流はヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２が停止する。

なお、第１ダイオードＤ１（又は第２ダイオードＤ２）の代わりに並列するバイパス用半導体スイッチング素子ＳＷＢ３（又はＳＷＢ４）が短絡故障した場合も第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡状態となることに変わりはないので、上記と同様の動作で第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。
第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障時に、第２コンデンサＣ２（又は第１コンデンサＣ１）を耐圧破壊から保護するために、第２半導体スイッチング素子ＳＷ２及びバイパス用半導体スイッチング素子ＳＷＢ４（又は第１半導体スイッチング素子ＳＷ１及びバイパス用半導体スイッチング素子ＳＷＢ３）が耐圧破壊される。

このため、第２半導体スイッチング素子ＳＷ２及びバイパス用半導体スイッチング素子ＳＷＢ４（又は第１半導体スイッチング素子ＳＷ１及びバイパス用半導体スイッチング素子ＳＷＢ３）と第２ダイオードＤ２（又は第１ダイオードＤ１）とは１つのモジュール（パッケージ）となっていないものを使用する。これにより、半導体スイッチング素子ＳＷ２及びＳＷＢ４（又はＳＷ１及びＳＷＢ３）の交換時に第２ダイオードＤ２（又は第１ダイオードＤ１）を交換せずに済む利点がある。特に、第１ダイオードＤ１及び第２ダイオードＤ２として高価なＳｉＣ−ＳＢＤのような高価なワイドバンドギャップ半導体を使用するときには、ダイオードＤ１及びＤ２を半導体スイッチング素子ＳＷ１，ＳＷＢ３及びＳＷ２，ＳＷＢ４）とは別のパッケージに収容することにより、不要な交換をせずに済み、経済的である。

なお、上記第４実施形態において、図示しないが半導体スイッチング素子ＳＷ１及びＳＷ２と逆並列にダイオードを接続することにより、双方向コンバータとして使用することができる。
次に、本発明の第５実施形態について図６を伴って説明する。
この第５実施形態では、前述した第４実施形態において、直列回路のバイパス電流経路の形成方法を変更したものである。

すなわち、第５実施形態では、上述した第４実施形態と回路構成上は同一であるが、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をワイドバンドギャップ半導体素子以外の半導体素子で構成するとともに、第１コンデンサＣ１及び第２コンデンサＣ２の耐圧よりも低い耐圧に設定されている。
そして、制御装置２４では、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生したことを検出したときに、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオフ状態に制御する。

この第５実施形態によると、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生したときに、第２直列回路ＳＣ２のバイパス用半導体スイッチング素子ＳＷＢ４がオン状態に、第２半導体スイッチング素子ＳＷ２がオフ状態に（又は第１直列回路ＳＣ１のバイパス用半導体スイッチング素子ＳＷＢ３がオン状態に、第１半導体スイッチング素子ＳＷ１がオフ状態に）制御される。

このため、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生したときに、第２直列回路ＳＣ２（又は第１直列回路ＳＣ１）が不導通状態を維持するので、第２コンデンサＣ２（又は第１コンデンサＣ１）が直列共振電流によって昇圧される。しかしながら、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の耐圧が第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧より低く設定されている。このため、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）のドレイン電圧が耐圧に達すると、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）が降伏して導通状態となる。したがって、第２直列回路ＳＣ２（又は第１直列回路ＳＣ１）が導通状態となって第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス電流路（又は第２バイパス電流路）が形成される。これにより、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

このとき、バイパス用半導体スイッチング素子ＳＷＢ４（又はバイパス用半導体スイッチング素子ＳＷＢ３）は第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するため、短絡耐量を超えて短絡破壊する場合がある。しかしながら、バイパス用半導体スイッチング素子ＳＷＢ４（又はＳＷＢ３）の破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。

その後、直流電源１１からの電流は、ヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。
なお、第１ダイオードＤ１（又は第２ダイオードＤ２）の代わりに並列するバイパス用半導体スイッチング素子ＳＷＢ３（又はＳＷＢ４）が短絡故障した場合も第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡状態となることに変わりはないので、上記と同様の動作で第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

この第５実施形態でも上述した第４実施形態と同様の作用効果を得ることができる。
次に、本発明の第６実施形態について図７を伴って説明する。
この第６実施形態は、短絡故障が発生してコンデンサの耐圧破壊を防止する際に、通常動作を行う素子の耐圧破壊を防止するようにしたものである。
すなわち、第６実施形態では、図７に示すように、前述した第４実施形態の構成において、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２と並列にワイドバンドギャップ半導体以外の廉価な半導体スイッチング素子であるバイパス用半導体スイッチング素子ＳＷＢ５及びＳＷＢ６を接続した構成を有する。これらバイパス用半導体スイッチング素子ＳＷＢ３〜ＳＷＢ６の耐圧は、通常の降圧チョッパ動作時の第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２や第１ダイオードＤ１及び第２ダイオードＤ２の電圧サージで到達する電圧よりも高い耐圧を有し、通常の降圧チョッパ動作時には支障がないように設定されている。

その他の構成については第５実施形態と同様の構成を有するので、図６との対応部分には同一符号を付し、その詳細説明はこれを省略する。
なお、バイパス用半導体スイッチング素子ＳＷＢ３〜ＳＷＢ６は、ゲート端子が制御装置２４に接続されて、通常の降圧チョッパ動作時には、全てオフ状態に制御され、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を検出したときに、バイパス用半導体スイッチング素子ＳＷＢ４及びＳＷＢ６（又はＳＷＢ３及びＳＷＢ５）をオン状態に制御する。

この第６実施形態によると、降圧チョッパ動作については制御装置２４によってバイパス用半導体スイッチング素子ＳＷＢ３〜ＳＷＢ６がオフ状態に制御されるので、前述した第１〜第５の実施形態と同様の動作を行う。
この降圧チョッパの開始時又は動作中に、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生すると前述した第１〜第５の実施形態と同様に第２コンデンサＣ２（又は第１コンデンサＣ１）が直列共振電流によって昇圧される。

この短絡故障が制御装置２４で検出されると、制御装置２４は、第２直列回路ＳＣ２の第２半導体スイッチング素子ＳＷ２をオフ状態に、バイパス用半導体スイッチング素子ＳＷＢ４及びＳＷＢ６をオン状態に（又は第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１をオフ状態に、バイパス用半導体スイッチング素子ＳＷＢ３及びＳＷＢ５をオン状態に）制御する。

このため、第２直列回路ＳＣ２がバイパス用半導体スイッチング素子ＳＷＢ４及びＳＷＢ６（又は第１直列回路ＳＣ１がバイパス用半導体スイッチング素子ＳＷＢ３及びＳＷＢ５）によって導通状態となって、第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス電流路（又は第２バイパス電流路）が形成される。これによって、第２コンデンサＣ２（又は第１コンデンサＣ１）の昇圧が停止され、電荷が放電される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

このとき、バイパス用半導体スイッチング素子ＳＷＢ４及びＳＷＢ６（又はＳＷＢ３及びＳＷＢ５）は第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するため、短絡耐量を超えて短絡破壊する場合がある。しかしながら、バイパス用半導体スイッチング素子ＳＷＢ４及びＳＷＢ６（又はＳＷＢ３及びＳＷＢ６）の破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。

その後、直流電源１１からの電流は、ヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。
なお、第１半導体スイッチング素子ＳＷ１（又は第２半導体スイッチング素子ＳＷ２）又は第１ダイオードＤ１（又は第２ダイオードＤ２）の代わりに並列するバイパス用半導体スイッチング素子ＳＷＢ３又はＳＷＢ５（若しくはＳＷＢ４又はＳＷＢ６）が短絡故障した場合も第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡状態となることに変わりはないので、上記と同様の動作で第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

この第６実施形態でも上述した第５実施形態と同様の作用効果を得ることができる他、通常の降圧チョッパ動作時に使用する第１半導体スイッチング素子ＳＷ１、第１ダイオードＤ１、第２半導体スイッチング素子ＳＷ２及び第２ダイオードＤ２が耐圧破壊されることがない。このため、高性能な降圧チョッパ用途のワイドバンドギャップ半導体で構成される第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２とは別の安価な半導体を適用することができる。しかも、バイパス用半導体スイッチング素子ＳＷＢ３及びＳＷＢ５とＳＷＢ４及びＳＷＢ６とを第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２とは別のパッケージに収容することにより、安価なバイパス用半導体スイッチング素子ＳＷＢ３及びＳＷＢ５（又はＳＷＢ４及びＳＷＢ６）のみを交換すれば済み、交換コストを低減できるとともに、交換作業も容易となる。

次に、本発明の第７実施形態について図８を伴って説明する。
この第７実施形態は、第１直列回路及び第２直列回路に跨がってコンデンサのバイパス流路を形成するようにしたものである。
すなわち、第７実施形態では、図８に示すように、前述した第１の実施形態において、第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１及び第１ダイオードＤ１の接続点と、第２直列回路ＳＣ２の第２半導体スイッチング素子ＳＷ２及び第２ダイオードＤ２の接続点との間にバイパス用半導体スイッチング素子ＳＷＢ７が接続された構成を有する。

バイパス用半導体スイッチング素子ＳＷＢ７はワイドバンドギャップ半導体以外の半導体で構成され、通常の降圧チョッパ動作時の第１ダイオードＤ１及び第２ダイオードＤ２の電圧サージで到達する電圧よりも高い耐圧に設定され、通常の降圧チョッパ動作時には支障がない。
バイパス用半導体スイッチング素子ＳＷＢ７は、ゲート端子が制御装置２４に接続され、通常の降圧チョッパ動作時にはオフ状態に制御され、第１直列回路ＳＣ１又は第２直列回路ＳＣ２の短絡故障を検出したときに、オン状態に制御される。

その他の構成については第１実施形態と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第７実施形態によると、通常の降圧チョッパ動作時にはバイパス用半導体スイッチング素子ＳＷＢ７がオフ状態に制御されるので、前述した第１実施形態と全く同一の構成となり、第１実施形態と同様の動作を行う。

通常の降圧チョッパ動作中又は降圧チョッパ動作の開始時に、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生したときには、第１実施形態と同様に、直列共振電流が第２コンデンサＣ２（又は第コンデンサＣ１）に流れる。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）が昇圧される。
この第２コンデンサＣ２（又は第１コンデンサＣ１）の端子間電圧Ｖｃ２（又はＶｃ１）が電圧センサＳＶ２（又はＳＶ１）で検出されて制御装置２４に供給される。この制御装置２４は、端子間電圧Ｖｃ２（又はＶｃ１）が予め設定した設定値以上となって、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）で短絡故障が発生したことを検出すると、バイパス用半導体スイッチング素子ＳＷＢ７と第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態に制御する。

これにより、短絡故障した第１直列回路ＳＣ１の第１半導体スイッチング素子ＳＷ１、バイパス用半導体スイッチング素子ＳＷＢ７及び第２半導体スイッチング素子ＳＷ２を通じて第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス電流路（又は第２バイパス電流路）が形成される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）への直列共振電流の供給が停止されるとともに、第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷が放電される。したがって、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊が防止される。

このとき、バイパス用半導体スイッチング素子ＳＷＢ７及び第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）は第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するため、短絡耐量を超えて短絡破壊する場合がある。しかしながら、バイパス用半導体スイッチング素子ＳＷＢ７及び第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の破壊時のエネルギは、コンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。

その後、直流電源１１からの電流は、ヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。
この第７実施形態では、バイパス用半導体スイッチング素子ＳＷＢ７は、通常の降圧チョッパ動作では使用しない素子であるため、高性能なチョッパ用途の第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２とは別の、安価な半導体を使用することができる。しかも、第１コンデンサＣ１及び第２コンデンサＣ２に対するバイパス電流路を共通のバイパス用半導体スイッチング素子ＳＷＢ７で形成することができ、少ない半導体素子数でバイパス流路を形成することができる。

短絡故障時に第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）は短絡破壊される。このため、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）と第２ダイオードＤ２（又は第１ダイオードＤ１）とは一つのモジュールとはなっていないものを使用することにより、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の交換時に第２ダイオードＤ２（又は第１ダイオードＤ１）を交換せずに済む利点がある。特に、ダイオードＤ１及びＤ２としてＳｉＣ−ＳＢＤのような高価なワイドバンドギャップ半導体を使用する際には、ダイオードＤ１及びＤ２を半導体スイッチング素子ＳＷ１及びＳＷ２とは別のパッケージとすることで、不要な交換をせずに済み、経済的である。

なお、上記第７実施形態では、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障時に第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態に制御する場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２の耐圧を第１コンデンサＣ１及び第２コンデンサＣ２の耐圧よりも低く設定し、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障時に第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオフ状態とするようにしてもよい。

この場合には、直列共振電流が第２コンデンサＣ２（又は第１コンデンサＣ１）に供給されて端子間電圧Ｖｃ２（又はＶｃ１）が昇圧されて、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の耐圧に到達したときに、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ２）が降伏し、短絡破壊して第２コンデンサＣ２（又は第１コンデンサＣ１）に対するバイパス電流路が形成される。これによって、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

次に、本発明の第８実施形態について図９を伴って説明する。
この第８実施形態では、上記第７実施形態のバイパス用半導体スイッチング素子をバイパス用ダイオードに置換したものである。
すなわち、第８実施形態では、図９に示すように、第７実施形態におけるバイパス用半導体スイッチング素子ＳＷＢ７を省略し、これに代えてバイパス用ダイオードＤＢ３を第１ダイオードＤ１及び第２ダイオードＤ２と並列に接続した構成を有する。ここで、バイパス用ダイオードＤＢ３の耐圧は、通常の降圧チョッパ動作時の第１ダイオードＤ１及び第２ダイオードＤ２の電圧サージで到達する電圧よりも高い耐圧となるが第１コンデンサＣ１及び第２コンデンサＣ２の耐圧よりは低く設定されている。このため、通常の降圧チョッパ動作には支障がない。

その他の構成については第１及び第７実施形態と同様の構成を有し、図１及び図８との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第８実施形態によると、通常の降圧チョッパ動作において、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をともにオフ状態とする場合には、チョッパリアクトル２３を流れる電流は出力コンデンサＣｏとの共振によって流れ続けようとする。このため、バイパス用ダイオードＤＢ３に順方向電流が流れ、第１半導体スイッチング素子ＳＷ１又は第２半導体スイッチング素子ＳＷ２がオン状態となるときに逆回復電流が流れる。第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２をともにオフ状態とするような運転が無い場合、つまり、出力電圧が第１コンデンサＣ１（又は第２コンデンサＣ２）の電圧よりも大きな範囲での運転の場合にはバイパス用ダイオードＤＢ３には電流が流れず、運転に影響しない。

第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）に短絡故障が発生し、制御装置２４で第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を検出すると、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオン状態に制御する。
この状態では、バイパス用ダイオードＤＢ３には電流が流れないので、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）を介して第２コンデンサＣ２（又は第１コンデンサＣ１）に直列共振電流が供給される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）の端子間電圧Ｖｃ２（又はＶｃ１）が昇圧される。

その後、バイパス用ダイオードＤＢ３のカソード電圧が耐圧に到達すると、バイパス用ダイオードＤＢ３が降伏し、短絡破壊される。このため、バイパス用ダイオードＤＢ３及び第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）を通って第２コンデンサＣ２（又は第１コンデンサＣ１）に対する第１バイパス電流路（又は第２バイパス電流路）が形成される。

これによって、第２コンデンサＣ２（又は第１コンデンサＣ１）の昇圧が停止され、電荷の放電が開始される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊が防止される。
このとき、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）は第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するために、短絡耐量を超えて短絡破壊する場合がある。しかしながら、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）の破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいので、これを許容することができる。

その後、直流電源１１からの電流は、ヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。
この第８実施形態でも第７実施形態と同様に１つのバイパス用ダイオードＤＢ３で第１コンデンサＣ１及び第２コンデンサＣ２に対するバイパス電流路を形成することができる。

なお、バイパス用ダイオードＤＢ３に代えて同等の耐圧を有する半導体スイッチング素子に適用することができる。この場合には、半導体スイッチング素子をオフ状態に制御しておくことにより、バイパス用ダイオードＤＢ３と同等の機能を発揮することができる。
次に、本発明の第９実施形態について図１０を伴って説明する。
この第９実施形態では、第１直列回路及び第２直列回路にバイパス電流路を形成する場合に代えてコンデンサと並列に新たなバイパス電流路を形成するようにしたものである。

すなわち、第９実施形態では、図１０に示すように、前述した第１実施形態における構成において、第１コンデンサＣ１と並列に第２バイパス電流路を形成するバイパス用半導体スイッチング素子ＳＷＢ８を接続し、第２コンデンサＣ２と並列に第１バイパス電流路を形成するバイパス用半導体スイッチング素子ＳＷＢ９を接続している。
そして、バイパス用半導体スイッチング素子ＳＷＢ８及びＳＷＢ９はゲートが制御装置２４に接続され、通常の降圧チョッパ動作時にはオフ状態に制御され、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を検出したときに、バイパス用半導体スイッチング素子ＳＷＢ９（又はＳＷＢ８）をオン状態に制御する。このとき、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２はオフ状態に制御する。

その他の構成については第１の実施形態と同様の構成を有するので、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第９実施形態によると、通常の降圧チョッパ動作時には、バイパス用半導体スイッチング素子ＳＷＢ８及びＳＷＢ９がオフ状態に制御されることにより、第１実施形態と同様の構成となるので、第１実施形態と同様の降圧チョッパ動作を行う。

この降圧チョッパ動作中又は降圧チョッパ動作の開始時に、第１直列回路ＳＣ１（または第２直列回路ＳＣ２）に短絡故障が発生すると、第１実施形態と同様に第２コンデンサＣ２（又は第１コンデンサＣ１）に直列共振電流が供給される。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）が昇圧される。
この第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）の短絡故障を制御装置２４で検出すると、第２半導体スイッチング素子ＳＷ２（又は第１半導体スイッチング素子ＳＷ１）をオフ状態に制御するとともに、バイパス用半導体スイッチング素子ＳＷＢ９（又はＳＷＢ８）をオン状態に制御する。このため、第２コンデンサＣ２（又は第１コンデンサＣ１）に供給されていた直列共振電流がバイパス用半導体スイッチング素子ＳＷＢ９（又はＳＷＢ８）を通じて流れ、第２コンデンサＣ２（又は第１コンデンサＣ１）への直列共振電流の供給が停止されるともに、第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷がバイパス用半導体スイッチング素子ＳＷＢ９（又はＳＷＢ８）を通じて放電される。

したがって、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。
このとき、バイパス用半導体スイッチング素子ＳＷＢ９（又はＳＷＢ８）は、第２コンデンサＣ２（又は第１コンデンサＣ１）の電荷を放電するため、短絡耐量を超えて短絡破壊するか、直流電源１１からの電流が短絡により増大して短絡耐量を超えて破壊に至る場合がある。

しかしながら、バイパス用半導体スイッチング素子ＳＷＢ８及びＳＷＢ９の破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。その後、直流電源１１からの電流はヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。
なお、上記第９実施形態では、第１コンデンサＣ１及び第２コンデンサＣ２に個別にバイパス用半導体スイッチング素子ＳＷＢ８及びＳＷＢ９を接続した場合について説明したが、本発明はこれに限定されるものではない。例えば、図１１に示すように、バイパス用半導体スイッチング素子ＳＷＢ８及びＳＷＢ９に代えて耐圧が第１コンデンサＣ１及び第２コンデンサＣ２の耐圧より低く設定されたバイパス用ダイオードＤＢ４及びＤＢ５をコンデンサへの充電電流の通過を阻止するように接続してもよい。

この場合には、第１直列回路ＳＣ１（又は第２直列回路ＳＣ２）が短絡故障したときに、第２コンデンサＣ２（又は第１コンデンサＣ１）に直列共振電流が供給されて昇圧するが、第２コンデンサＣ２（又は第１コンデンサＣ１）の端子間電圧がバイパス用ダイオードＤＢ５（又はＤＢ４）の耐圧に達すると、このバイパス用ダイオードＤＢ５（又はＤＢ４）が降伏する。これにより、第２コンデンサＣ２（又は第１コンデンサＣ１）への直列共振電流がバイパス用ダイオードＤＢ５（又はＤＢ４）で第１バイパス電流路（又は第２バイパス電流路を形成してバイパスされる。したがって、第２コンデンサＣ２（又は第１コンデンサＣ１）の耐圧破壊を防止することができる。

このとき、バイパス用ダイオードＤＢ５（又はＤＢ４）は耐圧破壊されるが、ダイオードの破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいため、これを許容することができる。
その後、直流電源１１からの電離流は、ヒューズを含む電流遮断器２１によって遮断され、降圧チョッパ回路１２を含む電力変換装置が停止する。

なお、上記第９の実施形態では、第１コンデンサＣ１と並列にバイパス用スイッチング素子ＳＷＢ８又はバイパス用ダイオードＤＢ４を接続し、第２コンデンサＣ２と並列にバイパス用スイッチング素子ＳＷＢ９又はバイパス用ダイオードＤＢ５を接続している。しかしながら、本発明は、上記構成に限定されるものではなく、例えば第１コンデンサＣ１と並列にバイパス電流路を形成するとともに、第１直列回路ＳＣ１に第１〜第６実施形態の何れか１つのバイパス電流路を形成し、第２直列回路ＳＣ２のバイパス電流路を省略するようにしてもよい。逆に、第２コンデンサＣ２と並列にバイパス電流路を形成するとともに、第２直列回路ＳＣ２に第１〜第６実施形態の何れか１つのバイパス電流路を形成し、第１直列回路ＳＣ１のバイパス電流路を省略するようにしてもよい。この場合には、上アーム側及び下アーム側の何れか一方にのみバイパス電流路を形成すれば済む。

以上、本発明の第１〜第９実施形態について説明してきたが、本発明はこれらに限定されるものではなく種々の変更、改良を行うことができる。
例えば、第１直列回路ＳＣ１及び第２直列回路ＳＣ２の短絡故障の判定は、電圧センサＳＶ１及びＳＶ２で検出した第１コンデンサＣ１及び第２コンデンサＣ２の端子間電圧Ｖｃ１及びＶｃ２を設定値と比較する場合に限らない。

例えば、制御装置２４で、第１コンデンサＣ１の端子間電圧Ｖｃ１及び第２コンデンサＣ２の端子間電圧Ｖｃ２との電圧差±ΔＶを算出し、この電圧差±ΔＶｃの絶対値が予め設定された設定値以上となったときに第１直列回路ＳＣ１又は第２直列回路ＳＣ２が短絡故障であると判定するようにしてもよい。
また、図１２に示すように、第１コンデンサＣ１に流れる電流を検出する電流センサＳＩ１及び第２コンデンサＣ２に流れる電流を検出する電流センサＳＩ２を設け、これら電流センサＳＩ１及びＳＩ２で検出した電流Ｉｃ１及びＩｃ２が予め設定した設定値以上となったときに、第２直列回路ＳＣ２及び第１直列回路ＳＣ１が短絡故障であるものと検出することができる。

さらに、図１３に示すように、フィルタリアクトル２２を流れる電流Ｉｆｒを電流センサＳＩｒで検出し、検出した電流Ｉｆｔが予め設定した設定値以上であるときにフィルタリアクトル２２に直列共振電流が流れているものと判断して第１直列回路ＳＣ又は第２直列回路ＳＣ２の短絡故障を検出することができる。
また、図１４に示すように、第１半導体スイッチング素子ＳＷ１、第１ダイオードＤ１、第２半導体スイッチング素子ＳＷ２及び第２ダイオードＤ２のそれぞれについて端子間電圧を検出する電圧センサＳＶ３〜ＳＶ６を設け、各電圧センサＳＶ３及びＳＶ４で検出した端子間電圧が略零となったときに第１直列回路ＳＣ１の短絡故障であることを検出し、電圧センサＳＶ５及びＳＶ６で検出した端子間電圧が略零となったときに第２直列回路ＳＣ２の短絡故障であることを検出することができる。

この場合、第１半導体スイッチング素子ＳＷ１及び対２半導体スイッチング素子ＳＷ２の導通時の端子間電圧が零より大きい場合には、図１５に示すように、ＭＯＳＦＥＴのゲートが壊れていないが大きな電流が流れている。ＭＯＳＦＥＴのゲートが壊れていない場合には、電流が飽和するので、単純には共振回路とはならないが、それでもコンデンサの耐圧を超えるまで充電が進み得ることを想定して、所定値を定めることにより、端子間電圧値から短絡故障を判断することができる。特に、後述の制御端子の状態（運転状態）と組み合わせることで、より詳細な判断が可能となる。

また、図１６に示すように、第１半導体スイッチング素子ＳＷ１のゲート・ソース間電圧を電圧センサＳＶ７で検出し、第２半導体スイッチング素子ＳＷ２のゲート・ソース間電圧を電圧センサＳＶ８で検出することにより、ゲート・ソース間電圧が所定値以上を継続する場合には、第１半導体スイッチング素子ＳＷ１及び第２半導体スイッチング素子ＳＷ２で電流が流れ続けることになり、これら半導体スイッチング素子ＳＷ１及びＳＷ２の短絡を判断することができる。この場合はＭＯＳＦＥＴのゲートで電流は飽和するので、単純には共振回路とはならないが、それでもコンデンサの耐圧を超えることを想定して所定値定めることが考えられる。

また、そのまま半導体スイッチング素子ＳＷ１又はＳＷ２が短絡耐量を超えてドレイン・ソース間が短絡状態となると単純に共振回路となって、コンデンサが耐圧に達すると言う場合もあり得る。あるいは、ゲート・ソース間電圧が所定電圧以下を継続するときには、半導体スイッチング素子ＳＷ１又はＳＷ２でゲート・ソース間に短絡故障が発生したと判断し、これをドレイン・ソース間短絡故障によるものと判断することも場合によって可能である。あるいは図１７に示すようにゲート電流Ｉｇを電流センサＳＩ５及びＳＩ６で検出することで半導体スイッチング素子ＳＷ１及びＳＷ２の短絡故障を検出することができる。

また、図１８に示すように、第１半導体スイッチング素子ＳＷ１、第１ダイオードＤ１、第２ダイオードＤ２及び第２半導体スイッチング素子ＳＷ２を流れる電流を電流センサＳＩ７〜ＳＩ１０で個別に検出することにより、各素子の短絡故障を検出することができる。
半導体スイッチング素子ＳＷ１及びＳＷ２は、所定値以上の電流が流れているときに短絡故障と判断することができる。これにより他方のコンデンサが耐圧破壊する虞を判断することが可能となる。

さらに、図１９に示すように、第１コンデンサＣ１及び第２コンデンサＣ２の接続点と第１ダイオードＤ１及び第２ダイオードＤ２の接続点との間の電流を電流センサＳＩ１１で検出することにより、電流が所定値を超えたときに第１直列回路ＳＣ１又は第２直列回路ＳＣ２の短絡故障を検出することができる。この場合、電流の向きも判断に加えることにより、第１直列回路ＳＣ１及び第２直列回路ＳＣ２の短絡故障を検出することができる。この場合、第１コンデンサＣ１、第２コンデンサＣ２、第１ダイオードＤ１及び第２ダイオードＤ２の接続方法が異なる場合（ラミネートによるなど）には適用することができない。

また、上記第１〜第９実施形態では、直流電源１１としてバッテリ、燃料電池等の蓄電池を適用した場合について説明したが、これに限定されるものではなく、交流電力を整流して直流を得る構成とすることもできる。

１１…直流電源、１２…降圧チョッパ回路、１３…インバータ、１４…三相モータ、２１…電流遮断器、２２…フィルタリアクトル、２３…チョッパリアクトル、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ、Ｃｏ…出力コンデンサ、ＳＣ０…コンデンサ直列回路、ＳＣ１…第１直列回路、ＳＣ２…第２直列回路、ＳＷ１…第１半導体スイッチング素子、ＳＷ２…第２半導体スイッチング素子、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、ＳＷＢ１〜ＳＷＢ９…バイパス用半導体スイッチング素子、ＤＢ１〜ＤＢ５…バイパス用ダイオード

Claims (11)

1. 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
   前記正極側電源線及び前記負極側電源線の間に接続された第１コンデンサ及び第２コンデンサのコンデンサ直列回路と、
   第１スイッチング素子及び第１ダイオードが直列に接続され、前記第１コンデンサと並列に接続された第１直列回路と、第２ダイオード及び第２スイッチング素子が直列に接続され、前記第２コンデンサと並列に接続された第２直列回路と、
   前記第１直列回路の第１スイッチング素子及び第１ダイオードの接続点に一端が接続されたチョッパリアクトルと、
   前記チョッパリアクトルの他端と前記第２直列回路の第２ダイオードと第２スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
   前記第１直列回路が短絡状態となったときに前記第２コンデンサに対して形成される第１バイパス電流路と、前記第２直列回路が短絡状態となったときに前記第１直列回路を前記第１コンデンサに対して形成される第２バイパス電流路とを備える降圧チョッパ回路。
2. 前記第１ダイオードは前記第１コンデンサの耐圧より低い耐圧に設定され、前記第２ダイオードは前記第２コンデンサの耐圧より低い耐圧に設定され、前記第２半導体スイッチング素子は前記第１の直列回路が短絡した時にオン状態に制御され、前記第１半導体スイッチング素子は前記第２の直列回路が短絡した時にオン状態に制御される請求項１に記載の降圧チョッパ回路。
3. 前記第１直列回路は、さらに前記第１スイッチング素子と並列に接続された第１バイパス用スイッチング素子と、前記第１ダイオードと並列に接続され耐圧が前記第１コンデンサの耐圧より低い第１バイパス用ダイオードとを備え、
   前記第２直列回路は、さらに前記第２ダイオードと並列に接続され耐圧が前記第２コンデンサの耐圧より低い第２バイパス用ダイオードと、前記第２スイッチング素子と並列に接続された第２バイパス用スイッチング素子とを備える請求項１に記載の降圧チョッパ回路。
4. 前記第１直列回路は、さらに前記第１スイッチング素子と並列に接続された第１昇圧用ダイオードと、前記第１ダイオードと並列に接続された第１昇圧用スイッチング素子とを備え、
   前記第２直列回路は、さらに前記第２ダイオードと並列に接続された第２昇圧用スイッチング素子と、前記第２スイッチング素子と並列に接続された第２昇圧用ダイオードとを備える請求項１に記載の降圧チョッパ回路。
5. 前記第１直列回路は、さらに前記第１ダイオードと並列に接続された第１バイパス用スイッチング素子を備え、前記第２直列回路は、さらに前記第２ダイオードと並列に接続された第２バイパス用スイッチング素子を備え、
   前記第１直列回路が短絡した時には、前記第２スイッチング素子および第２バイパス用スイッチング素子をオン状態に制御し、
   前記第２直列回路が短絡した時には、前記第１スイッチング素子および第１バイパス用スイッチング素子をオン状態に制御する請求項１に記載の降圧チョッパ回路。
6. 前記第１ダイオードの耐圧は前記第１コンデンサの耐圧より低く設定され、
   前記第２ダイオードの耐圧は前記第２コンデンサの耐圧より低く設定される請求項１に記載の降圧チョッパ回路。
7. 前記第１直列回路は、さらに前記第１スイッチング素子と並列に接続された第１バイパス用スイッチング素子と、前記第１ダイオードと並列に接続された第３バイパス用スイッチング素子とを備え、
   前記第２直列回路は、さらに前記第２ダイオードと並列に接続された第４バイパス用スイッチング素子と、前記第２スイッチング素子と並列に接続された第２バイパス用スイッチング素子とを備える請求項１に記載の降圧チョッパ回路。
8. 前記第１スイッチング素子及び前記第１ダイオードの接続点と、前記第２ダイオード及び前記第２スイッチング素子の接続点との間に接続され短絡検出時にオン状態に制御される第７バイパス用スイッチング素子をさらに備える請求項１に記載の降圧チョッパ回路。
9. 前記第１スイッチング素子及び前記第１ダイオードの接続点と、前記第２ダイオード及び前記第２スイッチング素子の接続点との間に、前記第１コンデンサの耐圧及び前記第２コンデンサの耐圧より低い耐圧に設定されたバイパス用ダイオードを接続した請求項１に記載の降圧チョッパ回路。
10. 前記第１コンデンサと並列に接続された第８バイパス用スイッチング素子と、前記第２コンデンサと並列に接続された第９バイパス用スイッチング素子とを備え、
    前記第１直列回路が短絡した時には前記第９バイパス用スイッチング素子をオン状態に制御し、前記第２直列回路が短絡した時には前記第８バイパス用スイッチング素子をオン状態に制御する請求項１に記載の降圧チョッパ回路。
11. 前記第１コンデンサに並列に接続され耐圧が前記第１コンデンサの耐圧より低く設定された第４バイパス用ダイオードと、前記第２コンデンサに並列に接続され耐圧が前記第２コンデンサの耐圧より低く設定された第５バイパス用ダイオードとを備える請求項１に記載の降圧チョッパ回路。

Images