JP7319954B2 - 電源装置 - Google Patents

Description

特許法第３０条第２項適用 令和２年９月１６日コーセル株式会社のホームページで公開

本発明は、直流電圧が発生する電源ラインを有した電源装置に関し、特に、電源ラインの過電圧を検出する過電圧検出機能を備えた電源装置に関する。

従来、例えば図１１に示すように、直流の入力電源１２から入力された入力電圧Viを直流の出力電圧Voに変換し、出力端に接続された負荷１４に向けて出力する電源装置１０があった。

電源装置１０は、スイッチング方式の電力変換回路であるフライバックコンバータ１６を備えている。フライバックコンバータ１６は、入力電圧Viを断続してトランスの入力巻線２０ａに交流電圧を発生させるスイッチング素子１８と、トランスの出力巻線２０ｂに発生する交流電圧を整流する整流素子２２と、整流素子２２が出力する整流電圧を平滑して出力電圧Voを生成するコンデンサ回路２６(1)と、スイッチング素子１８のオン時間及びオフ時間を可変調節し、出力電圧Voを所定の目標値Vrに保持させる制御を行う制御回路３２とを備えている。

コンデンサ回路２６(1)は、第一及び第二コンデンサ２４(1)，２４(2)（以下、単にコンデンサ２４(1)，２４(2)と称する。）を上段側から順に配して直列接続した回路であり、コンデンサ２４(1)，２４(2)は、耐電圧Vdc及び容量が互いに同じで、耐電圧Vdcは、「Vr/2＜Vdc」の条件を満たすものが使用されている。

一般に、コンデンサ素子は、耐電圧Vdcが低いものほど小型化と大容量化が進んでいるので、デカップリング用のコンデンサ回路は、高耐圧品１個で構成するよりも、複数個の低耐圧品を直列接続して構成する方が総合的にみて小型化及び高性能化を図るのに有利な場合がある。このような観点から、コンデンサ回路２６(1)は、低耐圧で大容量の２つのコンデンサ素子を直列接続した構成になっている。

コンデンサ２４(1)，２４(2)に発生する電圧を各々Vc1，Vc2とすると、設計上、出力電圧Voが各容量の比で分圧され、Vc1＝Vc2＝Vo/2となることが想定されている。個々のコンデンサの容量のバラツキや漏れ電流の影響で分圧比が変動する可能性がある時は、コンデンサ２４(1)，２４(2)に図示しないバランス抵抗が並列接続される。

電源装置１０の場合、コンデンサ回路２６(1)のハイサイド側の一端が接続されているライン（直流の出力電圧Voが発生するライン）が電源ライン２８となり、コンデンサ回路２６(1)のローサイド側の一端が接続されているライン（出力電圧Voのグランドとなるライン）がグランドライン３０となる。

電源装置１０は、電源ライン２８に過電圧が発生したことを検出する過電圧検出機能と、コンデンサ回路２６(1)のコンデンサ２４(1)，２４(2)が短絡故障したことを検出するコンデンサ故障検出機能とを有しており、これらの異常検出の機能は、図１１に示すツェナーダイオード回路３６及び電流検出手段３８(1)，３８(2)が動作することにより実現される。

ツェナーダイオード回路３６は、第一及び第二ツェナーダイオード３４(1)，３４(2)（以下、単にツェナーダイオード３４(1)，３４(2)と称する。）を上段側から順に配して直列接続した回路であり、電源ライン２８とグランドライン３０との間に接続されている。ツェナーダイオード３４(1)は、カソードが電源ライン２８に向けて配され、ツェナーダイオード３４(2)は、カソードがツェナーダイオード３４(1)に向けて配されている。２つのツェナーダイオード３４(1)，３４(2)のツェナー電圧Vz1，Vz2は、ここではVz1＝Vz2＝Vzである。

第一の電流検出手段３８(1)は、ツェナーダイオード３４(1)と直列の位置に挿入され、ツェナーダイオード３４(1)に一定以上のツェナー電流Iz1が流れたことを検出した時に電流検出信号S(Iz1)を出力する素子又は回路網である。同様に、第二の電流検出手段３８(2)は、ツェナーダイオード３４(2)と直列の位置に挿入され、ツェナーダイオード３４(2)に一定以上のツェナー電流Iz2が流れたことを検出した時に電流検出信号S(Iz2)を出力する素子又は回路網である。第一の電流検出手段３８(1)にツェナー電流Iz1が流れた時に発生する電圧降下はVa1で、第二の電流検出手段３８(2)にツェナー電流Iz2が流れた時に発生する電圧降下はVa2であり、ここではVa1＝Va2＝Vaである。

電流検出手段３８(1)，３８(2)の電圧降下Va1＝Va2＝Va、ツェナーダイオード３４(1)，３４(2)のツェナー電圧Vz1=Vz2＝Vz、出力電圧Voの目標値Vr、及びコンデンサ素子２４(1)，２４(2)の耐電圧Vdcの関係を整理すると、「Vr/2＜(Vz＋Va)＜Vdc」の条件を満たしている。

アラーム信号出力手段４０は、２つの電流検出手段３８(1)，３８(2)のどちらか一方が電流検出信号を出力した時、制御回路３２に向けてアラーム信号S(ALM)を出力する動作を行う。制御回路３２は、アラーム信号S(ALM)を受信すると、スイッチング素子１８のスイッチング動作を停止させる。

次に、電源装置１０が行うコンデンサ故障検出の動作と過電圧検出の動作について、図１２、図１３に基づいて説明する。なお、図１２、図１３の中の［数値例］は、説明を理解しやすくするために記載した典型的な設計例であり、この設計例では、出力電圧Voの目標値Vrが12V、コンデンサ２４(1)，２４(2)の耐電圧Vdcが16V、ツェナーダイオード３４(1)，３４(2)のツェナー電圧Vzが9.4V、電流検出手段３８(1)，３８(2)にツェナー電流Iz1，Iz2が流れた時の電圧降下Vaが0.6Vとなっている。

正常動作中は、図１２（ａ）に示すように、出力電圧Voは目標値Vr［12V］に制御されている。コンデンサ２４(1)，２４(2)の各電圧Vc1，Vc2はVr/2［6V］となり、耐電圧Vdc［16V］に対して十分に余裕がある。ツェナーダイオード３４(1)，３４(2)は導通できないので、ツェナー電流Iz1，Iz2は流れない。したがって、電流検出手段３８(1)，３８(2)は電流検出信号S(Iz1)，S(Iz2)を出力せず、アラーム信号出力手段４０はアラーム信号S(ALM)を出力しないので、制御回路３２は、スイッチング素子１８のスイッチング動作を継続させる。

正常動作中、下段のコンデンサ２４(2)が偶発的に短絡故障すると、図１２（ｂ）に示すように、出力電圧Voが目標値Vr［12V］に保持されたまま、コンデンサ２４(1)の電圧Vc1がVr/2［6V］からVr［12V］に向かって上昇する。その後、電圧Vc1がVz＋Va［10V］に達した時、ツェナーダイオード３４(1)が導通して一定以上のツェナー電流Iz1が流れるので、電流検出手段３８(1)が電流検出信号S(Iz1)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voがダウンし、短絡故障したコンデンサ２４(2)が異常発熱するのが防止される。また、コンデンサ２４(1)は、電圧Vc1が一時的にVz＋Va［10V］まで上昇するものの、耐電圧Vdc［16V］を超えないので安全である。

正常動作中、上段のコンデンサ２４(1)が偶発的に短絡故障すると、図１３（ａ）に示すように、出力電圧Voが目標値Vr［12V］に保持されたまま、コンデンサ２４(2)の電圧Vc2がVr/2［6V］からVr［12V］に向かって上昇する。その後、電圧Vc2がVz＋Va［10V］に達した時、ツェナーダイオード３４(2)が導通して一定以上のツェナー電流Iz2が流れるので、電流検出手段３８(2)が電流検出信号S(Iz2)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voがダウンし、短絡故障したコンデンサ２４(1)が異常発熱するのが防止される。また、コンデンサ２４(2)は、電圧Vc2が一時的にVz＋Va［10V］まで上昇するものの、耐電圧Vdc［16V］を超えないので安全である。

正常動作中、制御回路３２が偶発的に故障して出力電圧Voが制御不能になると、図１３（ｂ）に示すように、出力電圧Voが目標値Vr［12V］から上昇し始め、コンデンサ２４(1)，２４(2)の各電圧Vc1，Vc2もVr/2［6V］から上昇し始める。その後、電圧Vc1，Vc2が各々Vz＋Va［10V］に達した時、ツェナーダイオード３４(1)，３４(2)が導通して一定以上のツェナー電流Iz1，Iz2が流れる。

そして、電流検出手段３８(1)，３８(2)が電流検出信号S(Iz1)，S(Iz2)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voが低下し、負荷１４に2・Vz＋2・Va［20V］を超える出力電圧Voが継続印加されるのが防止される。また、コンデンサ２４(1)，２４(2)は、各電圧Vc1，Vc2が一時的にVz＋Va［10V］まで上昇するものの、どちらも耐電圧Vdc［16V］を超えないので安全である。

このように、電源装置１０は、電源ライン２８の出力電圧Voの過電圧を検出する過電圧検出機能と、コンデンサ２４(1)，２４(2)が短絡故障したことを検出するコンデンサ故障検出機能とを有し、これらの異常が検出されると、フライバックコンバータ１６を停止させて安全を確保する動作を行う。

特許文献１の図３、図４には、倍電圧整流回路の出力段（電源ライン）に接続された２つの平滑用コンデンサの直列回路を有し、平滑用コンデンサに所定の電圧監視回路を付設することによって、各平滑用コンデンサに過大な電圧が印加されるのを防止した電源回路が開示されている。この電源回路は、電源装置１０と解決しようとする課題や構成が少し異なっているが、上記のような異常が発生した時は、電源装置１０と類似した動作を行うと考えられる。

実開平４－１１１２８９号公報

従来の電源装置１０は、出力電圧Voが上昇し得る最大値（以下、Vo上限値と称する。）とコンデンサ２４(1)，２４(2)の電圧Vcが上昇し得る最大値（以下、Vc上限値と称する。）を個別に調節することができない構成なので、過電圧検出機能とコンデンサ故障検出機能の設計をバランス良く行うことが難しい。

過電圧検出機能は、電源ライン２８に接続されるユーザの負荷１４を安全に保護することが主目的であり、不特定ユーザ向けの汎用の電源装置の場合、Vo上限値は目標値Vrの1.25～1.4倍程度の低い値［約15V～16.8V］に設定することが好ましいとされている。しかしながら、図１２、図１３に示した設計例は、Vo上限値が非常に高くなっているので［20V≒Vr×1.67倍］、負荷１４の種類によっては確実に保護できない可能性がある。つまり、この設計例は、コンデンサ故障防止機能の効果は十分と言えるが、過電圧検出機能の効果は十分とは言えない。

電源装置１０のVo上限値＝2・Vx＋2・Vaを適切な値［約15V≒Vr×1.25倍］にするためには、ツェナー電圧Vzを変更し、Vc上限値＝Vx＋Vaをもっと低い値［7.5V］に設定しなければならない。しかしながら、Vc上限値を低い値［7.5V］にすると、Vc上限値が正常動作中のコンデンサ２４(1)，２４(2)の各電圧Vc1，Vc2＝Vr/2［6V］にかなり近くなるので、正常動作中にもかかわらず、特定の条件で各電圧Vc1，Vc2がVc上限値［7.5V］を超えてしまい、電源装置１０が誤停止する可能性がある。特定の条件とは、例えば出力電流が急変し、出力電圧Voが過渡的に変動したとき等である。

このように、従来の電源装置１０は、Vo上限値とVc上限値を個別に調節することができない構成なので、過電圧検出機能とコンデンサ故障検出機能の設計をバランス良く行うことが難しい。この問題は、特許文献１に開示された電源回路の技術を組み合わせたとしても、解決することはできない。

本発明は、上記背景技術に鑑みて成されたものであり、電源ラインの過電圧検出機能とコンデンサ故障検出機能の設計とをバランス良く行うことができ、回路構成もシンプルな電源装置を提供することを目的とする。

本発明は、電源ライン及びグランドラインと、第一コンデンサ及び第二コンデンサを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続された第一のコンデンサ回路と、第一ツェナーダイオード及び第二ツェナーダイオードを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続されたツェナーダイオード回路と、前記第一及び第二コンデンサの中点と前記第一及び第二ツェナーダイオードの中点との間に接続された第一の電圧降下発生手段と、前記第一ツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第一の電流検出手段と、前記第二のツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第二の電流検出手段と、前記２つの電流検出手段の中の少なくとも一方で、前記一定以上のツェナー電流が流れたことが検出された時、アラーム信号を出力するアラーム信号出力手段とを備え、前記第一ツェナーダイオードは、カソードが前記電源ラインに向けて配され、前記第二ツェナーダイオードは、カソードが前記第一ツェナーダイオードに向けて配されており、前記第一の電圧降下発生手段は、双方向に電流を通過させることができ、前記ツェナー電流が通過した時に、自己の両端に、当該ツェナー電流の向きに応じて正方向又は負方向に電圧降下を発生させるものである電源装置である。

前記第一のコンデンサ回路を構成する前記第一及び第二コンデンサには、前記第一及び第二コンデンサの容量比で定まる分圧比を安定化させるためのバランス抵抗が並列接続されていることが好ましい。

前記第一の電流検出手段は、エミッタが前記電源ラインに接続され、ベースが前記第一ツェナーダイオードのカソードに接続されたＰＮＰトランジスタにより構成され、前記第二の電流検出手段は、アノードが前記第二ツェナーダイオードのアノードに接続され、カソードが前記グランドラインに接続されたフォトダイオードと、前記フォトダイオードに光結合し、前記フォトダイオードに入力された信号に対応した信号を出力するフォトトランジスタとで構成され、前記アラーム信号出力手段は、前記ＰＮＰトランジスタと、前記ＰＮＰトランジスタのコレクタと前記フォトダイオードのアノードとの間に接続されたコレクタ抵抗と、前記フォトダイオードと、前記フォトトランジスタとで構成される。

また本発明は、上記の構成に加え、直流の出力電圧を生成するスイッチング方式の電力変換回路を備え、前記電源ラインには、前記電力変換回路の前記出力電圧が供給される構成でもよい。この場合、前記電源ラインの、前記第一のコンデンサ回路が接続されている位置の前段に、第二のコンデンサ回路とインダクタが設けられ、前記第二のコンデンサ回路、前記インダクタ及び前記第一のコンデンサ回路により、前記電源ラインに発生するスイッチング周波数のリップル電圧を吸収するπ型のローパスフィルタが構成され、前記第二のコンデンサ回路は、第三コンデンサ及び第四コンデンサを上段側から順に配して直列接続した回路で成り、前記電源ラインの前記ローパスフィルタの入力端の位置と前記グランドラインとの間に接続され、前記第三及び第四コンデンサの容量比で定まる分圧比は、前記第一及び第二コンデンサの容量比で定まる分圧比と同じに設定されており、前記第三及び第四コンデンサの中点と前記第一及び第二ツェナーダイオードの中点との間に第二の電圧降下発生手段とが接続され、前記第二の電圧降下発生手段は、双方向に電流を通過させることができ、前記ツェナー電流が通過した時に、自己の両端に、前記第一の電圧降下発生手段と同じ大きさの正方向又は負方向に電圧降下を発生させる電源装置である。

前記第二のコンデンサ回路を構成する前記第三及び第四コンデンサには、前記第三及び第四コンデンサの容量比で定まる分圧比を安定化させるためのバランス抵抗が並列接続されている構成にすることが好ましい。また、前記電力変換回路は、前記アラーム信号出力手段が前記アラーム信号を出力すると、スイッチング動作を停止させる構成にすることが好ましい。また、前記電圧降下発生手段は、抵抗素子、ダイオード素子、ツェナーダイオード素子から選択された１個以上の回路素子により構成することができる。

本発明の電源装置は、ツェナーダイード回路、電流検出手段及び電圧降下発生手段を組み合わせた独特な構成を有し、過電圧検出機能及びコンデンサ故障検出機能の設計に使用できるパラメータが従来よりも多いので、２つの機能の設計をバランス良く行うことができる。しかも回路構成が非常にシンプルであり、従来からの部品点数の増加やコストアップを最小限に抑えることができる。

本発明の電源装置の第一の実施形態を示す回路図である。 第一の実施形態の電源装置の動作を示す図であって、正常動作中の動作を示す図（ａ）、第二コンデンサが短絡故障した時の動作を示す図（ｂ）である。 第一の実施形態の電源装置の動作を示す図であって、第一コンデンサが短絡故障した時の動作を示す図（ａ）、制御回路が故障して出力電圧が制御不能になった時の動作を示す図（ｂ）である。 図１の中の、ツェナーダイオード回路、第一及び第二の電流検出手段、及びアラーム信号出力手段の部分の具体的な回路構成の例を示す回路図（ａ）、電圧降下発生手段の具体的な回路構成の例を示す回路図（ｂ）である。 第一の実施形態の電源装置の、第一及び第二の電流検出手段の配置を変更した２つの変形例を示す回路図（ａ）、（ｂ）である。 図５（ａ）に示す第一の変形例の具体的な回路構成の例を示す回路図である。 本発明の電源装置の第二の実施形態を示す回路図である。 第二の実施形態の電源装置の正常動作中の動作を示す図（ａ）、その時の各部の動作波形を示すタイムチャート（ｂ）である。 電力変換回路の変形例を示す回路図である。 図９の中の、ツェナーダイオード回路、第一及び第二の電流検出手段、及びアラーム信号出力手段の部分の具体的な回路構成の例を示す回路図である。 従来の電源装置を示す回路図である。 従来の電源装置の動作を示す図であって、正常動作中の動作を示す図（ａ）、第二コンデンサが短絡故障した時の動作を示す図（ｂ）である。 従来の電源装置の動作を示す図であって、第一コンデンサが短絡故障した時の動作を示す図（ａ）、制御回路が故障して出力電圧が制御不能になった時の動作を示す図（ｂ）である。

以下、本発明の電源装置の第一の実施形態について、図１～図４に基づいて説明する。ここで、従来の電源装置１０と同様の構成は、同一の符号を付して説明を省略する。

この実施形態の電源装置４２は、従来の電源装置１０と同様に、直流の入力電源１２から入力された入力電圧Viを直流の出力電圧Voに変換し、この出力電圧Voを装置の出力端に接続された負荷１４に向けて出力する装置である。電源装置１０と構成が異なるのは、図１に示すように、第一のコンデンサ回路２６(1)のコンデンサ２４(1)，２４(2)の中点とツェナーダイオード回路３６のツェナーダイオード３４(1)，３４(2)の中点との間に、第一の電圧降下発生手段４４(1)（以下、単に電圧降下発生手段４４(1)と称する。）が設けられている点であり、これ以外の部分は電源装置１０と同様である。

電圧降下発生手段４４(1)は、双方向に電流を通過させることができ、ツェナーダイオード３４(1)，３４(2)のツェナー電流Iz1，Iz2が通過した時に、自己の両端に、ツェナー電流Iz1，Iz2の向きに応じて正方向又は負方向に電圧降下Vxを発生させる素子又は回路網である。

ここで、電圧降下発生手段４４(1)の電圧降下Vx、電流検出手段３８(1)，３８(2)の電圧降下Va1＝Va2＝Va、ツェナーダイオード４３(1)，３４(2)のツェナー電圧Vz1＝Vz2＝Vz、出力電圧Voの目標値Vr、及びコンデンサ素子２４(1)，２４(2)の耐電圧Vdcの関係を整理すると、「Vr/2＜(Vz＋Va＋Vx)＜Vdc」と「(2・Vz＋2・Va)≦1.4・Vr」の条件を満たしている。

次に、電源装置４２が行うコンデンサ故障検出の動作と過電圧検出の動作について、図２、図３に基づいて説明する。なお、図２、図３の中の［数値例］は、説明を理解しやすくするために記載した典型的な設計例であり、この設計例では、出力電圧Voの目標値Vrが12V、コンデンサ２４(1)，２４(2)の耐電圧Vdcが16V、ツェナーダイオード３４(1)，３４(2)のツェナー電圧Vzが6.9V、電流検出手段３８(1)，３８(2)にツェナー電流Iz1，Iz2が流れた時の電圧降下Vaが0.6V、電圧降下発生手段４４(1)にツェナー電流Iz1，Iz2が流れた時の電圧降下±Vxが±2.5Vとなっている。

正常動作中は、図２（ａ）に示すように、出力電圧Voは目標値Vr［12V］に制御されている。コンデンサ２４(1)，２４(2)の各電圧Vc1，Vc2はVr/2［6V］となり、耐電圧Vdc［16V］に対して十分に余裕がある。ツェナーダイオード３４(1)，３４(2)は導通できないので、ツェナー電流Iz1，Iz2は流れない。したがって、電流検出手段３８(1)，３８(2)は電流検出信号S(Iz1)，S(Iz2)を出力せず、アラーム信号出力手段４０はアラーム信号S(ALM)を出力しないので、制御回路３２は、スイッチング素子１８のスイッチング動作を継続させる。

正常動作中、下段のコンデンサ２４(2)が偶発的に短絡故障すると、図２（ｂ）に示すように、出力電圧Voが目標値Vr［12V］に保持されたまま、コンデンサ２４(1)の電圧Vc1がVr/2［6V］からVr［12V］に向かって上昇する。その後、電圧Vc1がVz＋Va＋Vx［10V］に達した時、ツェナーダイオード３４(1)が導通して一定以上のツェナー電流Iz1が流れるので、電流検出手段３８(1)が電流検出信号S(Iz1)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voがダウンし、短絡故障したコンデンサ２４(2)が異常発熱するのが防止される。また、コンデンサ２４(1)は、電圧Vc1が一時的にVc上限値＝Vz＋Va＋Vx［10V］まで上昇するものの、耐電圧Vdc［16V］を超えないので安全である。

正常動作中、上段のコンデンサ２４(1)が偶発的に短絡故障すると、図３（ａ）に示すように、出力電圧Voが目標値Vr［12V］に保持されたまま、コンデンサ２４(2)の電圧Vc2がVr/2［6V］からVr［12V］に向かって上昇する。その後、電圧Vc2がVz＋Va＋Vx［10V］に達した時、ツェナーダイオード３４(2)が導通して一定以上のツェナー電流Iz2が流れるので、電流検出手段３８(2)が電流検出信号S(Iz2)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voがダウンし、短絡故障したコンデンサ２４(1)が異常発熱するのが防止される。また、コンデンサ２４(2)は、電圧Vc2が一時的にVc上限値＝Vz＋Va＋Vx［10V］まで上昇するものの、耐電圧Vdc［16V］を超えないので安全である。

正常動作中、制御回路３２が偶発的に故障して出力電圧Voが制御不能になると、図３（ｂ）に示すように、出力電圧Voが目標値Vr［12V］から上昇し始め、コンデンサ２４(1)，２４(2)の各電圧Vc1，Vc2もVr/2［6V］から上昇し始める。その後、電圧Vc1，Vc2が各々Vz＋Va［7.5V］に達した時、ツェナーダイオード３４(1)，３４(2)が導通して一定以上のツェナー電流Iz1，Iz2が流れる。このツェナー電流Iz1，Iz2は、電圧降下発生手段４４(1)にはほとんど流れない。

そして、電流検出手段３８(1)，３８(2)が電流検出信号S(Iz1)，S(Iz2)を出力し、アラーム信号出力手段４０がアラーム信号S(ALM)を出力し、制御回路３２がスイッチング素子１８のスイッチング動作を停止させる。これで電源ライン２８への給電が停止されて出力電圧Voがダウンし、負荷１４にVo上限値＝2・Vz＋2・Va［15V≒Vr×1.25倍］を超える過大な出力電圧Voが継続印加されるのが防止される。また、コンデンサ２４(1)，２４(2)は、各電圧Vc1，Vc2が一時的にVz＋Va［7.5V］まで上昇するものの、どちらも耐電圧Vdc［16V］を超えないので安全である。

このように、従来の電源装置１０ではVc上限値とVo上限値の両方を適切な値に設定することは困難であるが、この実施形態の電源装置４２では容易に設定することができる。

図４（ａ）は、ツェナーダイオード回路３６、電流検出手段３８(1)，３８(2)及びアラーム信号出力手段４０の部分の具体的な回路構成の一例を示している。この例では、第一の電流検出手段３８(1)は、エミッタが電源ライン２８に接続され、ベースが第一のツェナーダイオード３４(1)のカソードに接続されたＰＮＰトランジスタ４６と、ＰＮＰトランジスタ４６のベースエミッタ間に補助的に接続された抵抗素子４８とで構成される。第一の電流検出手段３８(1)は、一定以上のツェナー電流Iz1が流れた時、それをＰＮＰトランジスタ４６がベースエミッタ間のＰＮ接合で検出し、コレクタ電流（電流検出信号S(Iz1)）を出力する動作を行う。

第二の電流検出手段３８(2)は、アノードが第二ツェナーダイオード３４(2)のアノードに接続され、カソードがグランドライン３０に接続されたフォトダイオード５０と、フォトダイオード５０の両端に補助的に接続されたに抵抗素子５２と、フォトダイオード５０に光結合し、フォトダイオード５０に入力された信号に対応した信号を出力するフォトトランジスタ５４とで構成される。第二の電流検出手段３８(2)は、一定以上のツェナー電流Iz2が流れた時、それをフォトダイオード５０で検出し、フォトトランジスタ５４がコレクタ電流（電流検出信号S(Iz2)）を出力する動作を行う。

アラーム信号出力手段４０は、ＰＮＰトランジスタ４６と、ＰＮＰトランジスタ４６のコレクタとフォトダイオード５０のアノードとの間に接続されたコレクタ抵抗５６と、フォトダイオード５０と、フォトトランジスタ５４とで構成される。アラーム信号出力手段４０は、２つの電流検出手段３８(1)，３８(2)の中の少なくとも一方が電流検出信号S(Iz1)，S(Iz2)を出力すると、フォトトランジスタ５４がコレクタ電流（アラーム信号S(ALM)）を出力する動作を行う。

図４（ｂ）は、電圧降下発生手段４４(1)の具体的な回路構成の例を示している。上記のように、電圧降下発生手段４４(1)は、双方向に電流を通過させることができ、ツェナー電流Iz1，Iz2が通過した時に、自己の両端に、ツェナー電流Iz1，Iz2の向きに応じて正方向又は負方向に電圧降下を発生させる素子又は回路網である。例えば、電圧降下発生手段４４ａは、１つの抵抗素子で構成した最もシンプルな例である。電圧降下発生手段４４ｂは、ダイオード素子と抵抗素子との直列回路を２組用意し、これらを逆向きに並列接続した構成であり、電圧降下Vx1（Iz1が流れた時の電圧降下の大きさ）及び電圧降下Vx2（Iz2が流れた時の電圧降下の大きさ）を別々に調節できるので、電圧降下発生手段４４ａよりも設計の自由度が高い。

電圧降下発生手段４４ｃは、互いのアノード同士が接続されたダイオード素子とツェナーダイオード素子との直列回路を２組用意し、これらを逆向きに並列接続した構成であり、電圧降下発生手段４４ｄは、複数個のダイオード素子を一方向に配した直列回路を２組用意し、これらを逆向きにして並列接続した構成である。電圧降下発生手段４４cは、ツェナーダイオード素子を使用するので、電圧降下Vx1，Vx2を数ボルト以上に設定する場合に有利で、電圧降下発生手段４４ｄは、ダイオード素子だけで構成するので、電圧降下Vx1，Vx2を１～３V程度の低い値に設定する場合に有利である。また、電圧降下発生手段４４ｃ，４４ｄは、上記の電圧降下発生手段４４ａ，４４ｂよりも、さらに電圧降下Vx1，Vx2の調節が容易である。

以上説明したように、電源装置４２は、Vo上限値をツェナー電圧Vz1，Vz2と電圧降下Va1，Va2とで調節し、Vc上限値をツェナー電圧Vz1，Vz2と電圧降下Va1，Va2と電圧降下Vxとで調節できる構成になっており、過電圧検出機能及びコンデンサ故障検出機能の設計に使用できるパラメータの数が従来よりも多いので、２つの機能の設計をバランスよく行うことができる。しかも、図４に示すように、非常にシンプルな回路構成にすることができ、部品点数の増加やコストアップを最小限に抑えることができる。

なお、図２、図３の中に付した［数値例］は１つの設計例を示したものであり、出力電圧Voの目標値Vr等の条件が異なる場合であっても、同様の考え方で、過電圧検出機能及びコンデンサ故障検出機能の設計をバランスよく行うことができる。

また、図１や図４の回路図では、ツェナーダイオード３４(1)，３４(2)を保護するためにツェナー電流Iz1，Iz2の最大値を制限する電流制限抵抗が省略してあるが、例えばツェナーダイオード３４(1)や３４(2)と直列の位置に、比較的抵抗値の小さい電流制限抵抗を挿入することができる。ただし、電流制限抵抗を挿入すると、電流制限抵抗にツェナー電流Iz1，Iz2が流れた時に若干の電圧降下が発生し、過電圧検出及びコンデンサ短絡故障検出の精度に影響が出る可能性があるので、電流制限抵抗を挿入する場合は、電流制限抵抗に発生する電圧降下も考慮して設計するとよい。また、電流制限抵抗は、電流検出手段の一部（例えば、電流検出用抵抗）として使用する構成にしてもよい。

ツェナーダイオード３４(1)は、ツェナー電圧Vz1を微調整するため、複数個のツェナーダイオード素子を直列接続して構成してもよい。ツェナーダイオード３４(2)についても同様である。このような構成にしても、電源装置４２が目的とする過電圧検出及びコンデンサ故障検出を実現することができる。

その他、コンデンサ２４(1)は、複数個のコンデンサ素子を並列接続して構成してもよい。コンデンサ２４(2)についても同様である。電源装置４２のコンデンサ故障検出機能は、コンデンサ２４(1)，２４(2)のどちらか一方が短絡故障したことを検出することが目的であり、並列接続されたコンデンサ素子の中のどれが短絡故障しても、この目的を達成することができる。

次に、第一の実施形態の電源装置４２の、第一及び第二の電流検出手段３８(1)，３８(2)の配置を変更した２つの変形例を説明する。

第一の電流検出手段３８(1)は、第一ツェナーダイオード３４(1)に一定以上のツェナー電流Iz1が流れたことを検出する手段であり、回路の中のどの位置に設けるかは限定されない。同様に、第二の電流検出手段３８(2)は、第二ツェナーダイオード３４(2)に一定以上のツェナー電流Iz2が流れたことを検出する手段であり、回路の中のどの位置に設けるかは自由である。

例えば、図５（ａ）に示す第一の変形例は、第一の電流検出手段３８(1)を、第一ツェナーダイオード３４(1)と直列の位置から、電圧降下発生手段４４(1)と直列の位置に変更したものである。このように変更した場合も、図２、図３に示すように、各種の異常が発生した時に同様の動作が行われ、同様の効果が得られる。ただし、電流検出手段３８(1)の配置を変更すると電圧降下Va1が発生する位置が変わるので、電圧降下Va1，Va2が無視できない場合は、設計時に留意する必要がある。

図６は、第一の変形例の具体的な回路構成の一例を示しており、この電流検出手段３８(1)は、電流検出素子４４(1)に一定以上のツェナー電流Iz1が流れた時、それをＰＮＰトランジスタ４６がベースエミッタ間のＰＮ接合で検出し、コレクタ電流（電流検出信号S(Iz1)）を出力する動作を行う。ベースエミッタ間に接続されたダイオード５７は、ツェナー電流Iz2が電圧降下発生手段４４(1)に流れることができるようにするための電流バイパス用のダイオードで、ＰＮＰトランジスタ４６のＰＮ接合と逆向きに並列接続されている。

また、図５（ｂ）に示す第二の変形例は、第二の電流検出手段３８(2)を、第二ツェナーダイオード３４(2)と直列の位置から、電圧降下発生手段４４(1)と直列の位置に変更したものである。このように変更した場合も、図２、図３に示すように、各種の異常が発生した時に同様の動作が行われ、同様の効果が得られる。ただし、電流検出手段３８(2)の配置を変更すると電圧降下Va2が発生する位置が変わるので、電圧降下Va1，Va2が無視できない場合は、設計時に留意する必要がある。

次に、本発明の電源装置の第二の実施形態について、図７、図８に基づいて説明する。ここで、第一の実施形態の電源装置４２と同様の構成は、同一の符号を付して説明を省略する。

この実施形態の電源装置５８は、電源装置４２と同様に、直流の入力電源１２から入力された入力電圧Viを直流の出力電圧Voに変換し、この出力電圧Voを装置の出力端に接続された負荷１４に向けて出力する装置である。

電源装置５８は、図７に示すように、電源ライン２８の、第一のコンデンサ回路２６(1)が接続されている位置（電源ライン２８ａ）の前段に、インダクタ６０と第二のコンデンサ回路２６(2)（以下、単にコンデンサ回路２６(2)と称する。）とが設けられ、コンデンサ回路２６(2)、インダクタ６０及びコンデンサにより、インダクタ６０の前段の電源ライン２８ｂに発生するスイッチング周波数のリップル電圧を吸収するπ型のローパスフィルタ６２が構成されているという特徴がある。

電源ライン２８ｂとグランドライン３０との間に接続されたコンデンサ回路２６(2)は、第三及び第四コンデンサ２４(3)，２４(4)（以下、単にコンデンサ２４(3)，２４(4)と称する。）を上段側から順に直列接続した回路である。コンデンサ２４(3)，２４(4)の容量比で定まる分圧比は、コンデンサ２４(1)，２４(2)の容量比で定まる分圧比と同じに設定されている。個々のコンデンサの容量のバラツキや漏れ電流の影響で分圧比が変動する可能性がある時は、コンデンサ２４(3)，２４(4)に図示しないバランス抵抗が並列接続される。

電源装置５８の電源ラインは、スイッチング方式の電力変換回路の出力電圧Voが発生するラインであり、このラインに接続されるデカップリングコンデンサの容量が小さいと、スイッチング周波数Fswの大きいリップル電圧Vripが重畳してしまう。したがって、電源装置５８では、出力電圧Voからリップル電圧Vripを吸収するためにローパスフィルタ６２が設けられている。

さらに電源装置５８は、コンデンサ２４(3)，２４(4)の中点とツェナーダイオード３４(1)，３４(2)の中点との間に第二の電圧降下発生手段４４(2)（以下、単に電圧降下発生手段４４(2)と称する。）が接続されている。電圧降下発生手段４４(2)は、双方向に電流を通過させることができ、ツェナー電流Iz1，Iz2が通過した時に、自己の両端に、電圧降下発生手段４４(1)と同じ大きさの正方向又は負方向に電圧降下を発生させる素子又は回路網である。具体的には、図４（ｂ）に示す電圧降下発生手段４４ａ～４４ｄのような構成にすることができる。

次に、電源装置５８が行うコンデンサ故障検出の動作と過電圧検出の動作について、図８に基づいて説明する。なお、図８の中の［数値例］は、説明を理解しやすくするために記載した典型的な設計例であり、この設計例では、出力電圧Voの目標値Vrが12V、コンデンサ２４(1)～２４(4)の耐電圧Vdcが16V、ツェナーダイオード３４(1)，３４(2)のツェナー電圧Vzが6.9V、電流検出手段３８(1)，３８(2)にツェナー電流Iz1，Iz2が流れた時の電圧降下Vaが0.6V、電圧降下発生手段４４(1)，４４(2)にツェナー電流Iz1，Iz2が流れた時の電圧降下±Vxが±2.5Vとなっている。

また、電源ライン２８ｂに発生するリップル電圧Vripは、負荷１４に供給する出力電流Ioが大きい時で、振幅を4Vp-pとしている。リップル電圧Vripは、出力電流Ioの大小によって変化するという性質があり、例えば、出力電流Ioが非常に小さい時はVrip≒ゼロボルトであるが、出力電流Ioが大きくなるとVripが大きくなって4Vp-pになる。

図８（ａ）、（ｂ）に示すように、正常動作中で出力電流Ioが大きい時、電源ライン２８ａに発生する出力電圧Voは、目標値Vr［12V］に制御された直流電圧であって、リップル電圧Vrip［4Vp-p］がほとんど重畳していない波形になる。一方、電源ライン２８ｂの電圧Vkは、目標値Vr［12V］にリップル電圧Vrip［4Vp-p］が重畳した波形となり、インダクタ６０の両端に電圧Vch≒Vrip［4Vp-p］が発生する。

コンデンサ２４(1)，２４(2)の電圧Vc1，Vc2はVr/2［6V］となり、耐電圧Vdc［16V］に対して余裕がある。コンデンサ２４(3)，２４(4)の電圧Vc3，Vc4はVr/2＋Vrip/2［6V＋2V］となり、耐電圧Vdc［16V］に対して余裕がある。また、ツェナーダイオード３４(1)，３４(2)は導通せず、ツェナー電流Iz1，Iz2は流れない。したがって、電流検出手段３８(1)，３８(2)は電流検出信号S(Iz1)，S(Iz2)を出力せず、アラーム信号出力手段４０はアラーム信号S(ALM)を出力しないので、制御回路３２は、スイッチング素子１８のオンオフ動作を継続させる。

次に、正常動作中の電源装置５８に異常が発生した時の動作を説明するが、その前に、上記の電源装置４２（ローパスフィルタ６０を設けない電源装置）で発生し得る問題点について説明する。問題点とは、概して言うと、電源ライン２８に一定以上に大きいリップル電圧Vripが発生すると、過電圧検出の精度が低下するということである。

電源装置４２は、電源装置５８と同様に、出力電流Ioが非常に小さい時はVrip≒ゼロボルトとなる。Vrip≒ゼロボルトであれば、正常動作中に制御回路３２が故障して出力電圧Voが制御不能になった時、図３（ｂ）に示すように、Vo上限値は2・Vz＋2・Va［約15V≒Vr×1.25倍］となる。しかし、出力電流Ioが大きい時は、リップル電圧Vripが一定以上に大きくなり［4Vp-p］、ツェナー電流Iz1，Iz2が流れ始める条件が変化するので、Vo上限値が、概ね2・Vz＋2・Va－Vrip/2［約13V≒Vr×1.08倍］まで低下する。

Vo上限値と目標値Vrとが近すぎると、正常動作中であっても、特定の条件の時に出力電圧VoがVo上限値を超え、電源装置４２が誤停止してしまう可能性がある。例えば、Vo上限値が13Vで目標値Vrが12Vとすれば、出力電流Ioが急変して出力電圧Voが変動した時等に、電源装置４２が誤停止してしまう可能性が高い。

この誤停止を回避するには、Vo上限値＝2・Vz＋2・Va－Vrip/2の中のVrip/2の影響を考慮してツェナー電圧Va［6.9V］を少し高い値［7.9V］に変更し、Vo上限値を目標値Vrの1.25～1.4倍程度［約15V≒Vr×1.25倍］に設定しなければならない。しかしながら、ツェナー電圧Vaを高くすると［7.9Vに変更すると］、出力電流Ioが非常に小さい時のVo上限値2・Vz＋2・Vaが必要以上に高い値［約17V≒Vr×1.42倍］になってしまうので、ユーザの負荷１４を確実に保護できない可能性が出てくる。

このように、電源装置４２（ローパスフィルタ６０を設けない電源装置）の場合、電源ライン２８に一定以上のリップル電圧Vripが発生すると、Vo上限値が出力電流Ioの大小によって変動し、過電圧検出の精度が低下してしまうので、ユーザの負荷１４を確実に保護できない可能が出てくる。なお、一定以上のリップル電圧Vripが発生すると、コンデンサ２４(1)，２４(2)の故障検出の精度も多少低下するが、コンデンサ２４(1)，２４(2)を安全に保護できるように設定にすることは、それほど難しくはない。

これに対して、この実施形態の電源装置５８の場合、図８（ａ）に示すように、ツェナーダイオード回路３６が、リップル電圧Vripが除去された後の電源ライン２８ｂに接続されているので、Vo上限値が出力電流Ioの大小によって変動することはない。したがって、出力電圧Voの過電圧を検出する精度が一定に保持され、ユーザの負荷１４を確実に保護することができる。なお、電源装置５８においては、電源装置４２の場合と同様に、リップル電圧Vripの影響でコンデンサ２４(3)，２４(4)の故障検出の精度が多少低下することは避けられない。しかし、図８の中に記した［数値例］から分かるように、コンデンサ２４(3)，２４(4)を安全に保護できるように設定にすることは十分に可能である。

以上説明したように、第二の実施形態の電源装置５８によれば、第一の実施形態の電源装置４２と同様の作用効果を得ることができ、さらに、電源ライン２８ｂに発生するリップル電圧Vripの影響で過電圧検出の精度が低下する心配がなく、ユーザの負荷１４を確実に保護することができる。また、非常にシンプルな構成でありながら、第一及び第二コンデンサ２４(1)，２４(2)と第三及び第四コンデンサ２４(3)，２４(4)の両方を安全に保護することができる。なお、図８の中に付した［数値例］は１つの設計例を示したものであり、出力電圧Voの目標値Vrやリップル電圧Vripの値等の条件が異なる場合であっても、同様の考え方で、過電圧検出機能とコンデンサ故障検出機能の設計を容易に行うことができる。

なお、本発明の電源装置は、上記実施形態に限定されるものではない。例えば、上記の電源装置４２の電力変換回路はフライバックコンバータ１６（絶縁型のコンバータ）であるが、電力変換回路の構成は特に限定されず、例えば図９に示す電源装置６４のように、力率改善用昇圧チョッパ６６(非絶縁型のコンバータ）でもよい。電源装置６４は、力率改善用昇圧チョッパ６６の前段に全波整流型の整流回路６８を有し、交流の入力電源７０から入力された商用交流電圧を整流回路６８で脈流の入力電圧Viを生成した後、脈流の入力電圧Viを力率改善用昇圧チョッパ６６で直流の出力電圧Voに変換し、出力端に接続された負荷１４に向けて出力する。そして、制御回路３２が、入力電源６４から入力される入力電流の波形が商用交流電圧と相似形にする制御を行う。

電源装置６４の場合、電源装置４２と同様に、出力電圧Voが発生するラインが電源ライン２８となり、出力電圧Voのグランドとなるラインがグランドライン３０となる。そして、電力変換回路が非絶縁型なので、制御回路３２のグランドもグランドライン３０に接続されることになる。したがって、第二の電流検出手段３８(2)及びアラーム信号出力手段４０を構成する時は、図４（ａ）に示すフォトダイオード５０及びフォトトランジスタ５６の部分（信号を絶縁する部分）を、例えば図１０に示すようなＮＰＮトランジスタ７２に置き換えることができ、よりシンプルな構成にすることができる。

第一及び第二の電流検出手段及びアラーム信号出力手段の構成は、図４（ａ）や図１０に示す回路構成に限定されるものではなく、本発明が目的とする動作が可能な範囲で自由に変更することができる。また、電源ライン（過電圧検出の対象となるライン）は、必ずしもスイッチング方式の電力変換回路の出力電圧が発生するラインである必要はなく、例えばシリーズレギュレータの出力電圧が発生するライン等であってもよい。

１０，４２，５８，６４ 電源装置
１６ フライバックコンバータ（スイッチング方式の電力変換回路）
２４(1) 第一コンデンサ
２４(2) 第二コンデンサ
２４(3) 第三コンデンサ
２４(4) 第四コンデンサ
２６(1) 第一のコンデンサ回路
２６(2) 第二のコンデンサ回路
２８，２８ａ，２８ｂ 電源ライン
３０ グランドライン
３２ 制御回路
３４(1) 第一ツェナーダイオード
３４(2) 第二ツェナーダイオード
３６ ツェナーダイオード回路
３８(1) 第一の電流検出手段
３８(2) 第二の電流検出手段
４０ アラーム信号出力手段
４４(1)，４４ａ，４４ｂ，４４ｃ，４４ｄ 第一の電圧降下発生手段
４４(2)，４４ａ，４４ｂ，４４ｃ，４４ｄ 第二の電圧降下発生手段
４６ ＰＮＰトランジスタ
５０ フォトダイオード
５４ コレクタ抵抗
５６ フォトトランジスタ
６０ インダクタ
６２ π型のローパスフィルタ
６６ 力率改善用昇圧チョッパ（スイッチング方式の電力変換回路）

Claims (8)

1. 電源ライン及びグランドラインと、
   第一コンデンサ及び第二コンデンサを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続された第一のコンデンサ回路と、
   第一ツェナーダイオード及び第二ツェナーダイオードを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続されたツェナーダイオード回路と、
   前記第一及び第二コンデンサの中点と前記第一及び第二ツェナーダイオードの中点との間に接続された第一の電圧降下発生手段と、
   前記第一ツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第一の電流検出手段と、
   前記第二のツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第二の電流検出手段と、
   前記２つの電流検出手段の中の少なくとも一方で、前記一定以上のツェナー電流が流れたことが検出された時、アラーム信号を出力するアラーム信号出力手段とを備え、
   前記第一ツェナーダイオードは、カソードが前記電源ラインに向けて配され、前記第二ツェナーダイオードは、カソードが前記第一ツェナーダイオードに向けて配されており、
   前記第一の電圧降下発生手段は、双方向に電流を通過させることができ、前記ツェナー電流が通過した時に、自己の両端に、当該ツェナー電流の向きに応じて正方向又は負方向に電圧降下を発生させるものであり、
   前記第一の電流検出手段は、エミッタが前記電源ラインに接続され、ベースが前記第一ツェナーダイオードのカソードに接続されたＰＮＰトランジスタにより構成され、
   前記第二の電流検出手段は、アノードが前記第二ツェナーダイオードのアノードに接続され、カソードが前記グランドラインに接続されたフォトダイオードと、前記フォトダイオードに光結合し、前記フォトダイオードに入力された信号に対応した信号を出力するフォトトランジスタとで構成され、
   前記アラーム信号出力手段は、前記ＰＮＰトランジスタと、前記ＰＮＰトランジスタのコレクタと前記フォトダイオードのアノードとの間に接続されたコレクタ抵抗と、前記フォトダイオードと、前記フォトトランジスタとで構成されることを特徴とする電源装置。
2. 前記第一のコンデンサ回路を構成する前記第一及び第二コンデンサには、前記第一及び第二コンデンサの容量比で定まる分圧比を安定化させるためのバランス抵抗が並列接続されている請求項１記載の電源装置。
3. 前記電圧降下発生手段は、抵抗素子、ダイオード素子、ツェナーダイオード素子から選択された１個以上の回路素子により構成されている請求項１又は２記載の電源装置。
4. 電源ライン及びグランドラインと、
   直流の出力電圧を生成し、この出力電圧を前記電源ラインに供給するスイッチング方式の電力変換回路と、
   第一コンデンサ及び第二コンデンサを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続された第一のコンデンサ回路と、
   第一ツェナーダイオード及び第二ツェナーダイオードを上段側から順に配して直列接続した回路で成り、前記電源ラインと前記グランドラインとの間に接続されたツェナーダイオード回路と、
   前記第一及び第二コンデンサの中点と前記第一及び第二ツェナーダイオードの中点との間に接続された第一の電圧降下発生手段と、
   前記第一ツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第一の電流検出手段と、
   前記第二のツェナーダイオードに一定以上のツェナー電流が流れたことを検出する第二の電流検出手段と、
   前記２つの電流検出手段の中の少なくとも一方で、前記一定以上のツェナー電流が流れたことが検出された時、アラーム信号を出力するアラーム信号出力手段とを備え、
   前記第一ツェナーダイオードは、カソードが前記電源ラインに向けて配され、前記第二ツェナーダイオードは、カソードが前記第一ツェナーダイオードに向けて配されており、
   前記第一の電圧降下発生手段は、双方向に電流を通過させることができ、前記ツェナー電流が通過した時に、自己の両端に、当該ツェナー電流の向きに応じて正方向又は負方向に電圧降下を発生させるものであり、
   前記電源ラインの、前記第一のコンデンサ回路が接続されている位置の前段に、第二のコンデンサ回路及びインダクタが設けられ、前記第二のコンデンサ回路、前記インダクタ及び前記第一のコンデンサ回路により、前記電源ラインに発生するスイッチング周波数のリップル電圧を吸収するπ型のローパスフィルタが構成され、
   前記第二のコンデンサ回路は、第三コンデンサ及び第四コンデンサを上段側から順に配して直列接続した回路で成り、前記電源ラインの前記ローパスフィルタの入力端の位置と前記グランドラインとの間に接続され、前記第三及び第四コンデンサの容量比で定まる分圧比は、前記第一及び第二コンデンサの容量比で定まる分圧比と同じに設定されており、
   前記第三及び第四コンデンサの中点と前記第一及び第二ツェナーダイオードの中点との間に第二の電圧降下発生手段が接続され、前記第二の電圧降下発生手段は、双方向に電流を通過させることができ、前記ツェナー電流が通過した時に、自己の両端に、前記第一の電圧降下発生手段と同じ大きさの正方向又は負方向に電圧降下を発生させるものであることを特徴とする電源装置。
5. 前記第一の電流検出手段は、エミッタが前記電源ラインに接続され、ベースが前記第一ツェナーダイオードのカソードに接続されたＰＮＰトランジスタにより構成され、
   前記第二の電流検出手段は、アノードが前記第二ツェナーダイオードのアノードに接続され、カソードが前記グランドラインに接続されたフォトダイオードと、前記フォトダイオードに光結合し、前記フォトダイオードに入力された信号に対応した信号を出力するフォトトランジスタとで構成され、
   前記アラーム信号出力手段は、前記ＰＮＰトランジスタと、前記ＰＮＰトランジスタのコレクタと前記フォトダイオードのアノードとの間に接続されたコレクタ抵抗と、前記フォトダイオードと、前記フォトトランジスタとで構成される請求項４記載の電源装置。
6. 前記第一のコンデンサ回路を構成する前記第一及び第二コンデンサには、前記第一及び第二コンデンサの容量比で定まる分圧比を安定化させるためのバランス抵抗が並列接続され、
   前記第二のコンデンサ回路を構成する前記第三及び第四コンデンサには、前記第三及び第四コンデンサの容量比で定まる分圧比を安定化させるためのバランス抵抗が並列接続されている請求項４又は５記載の電源装置。
7. 前記電力変換回路は、前記アラーム信号出力手段が前記アラーム信号を出力すると、スイッチング動作を停止させる請求項４又は５記載の電源装置。
8. 前記電圧降下発生手段は、抵抗素子、ダイオード素子、ツェナーダイオード素子から選択された１個以上の回路素子により構成されている請求項４又は５記載の電源装置。

Images