JP2882366B2 - 突入電流制限型チャージポンプ昇圧回路 - Google Patents
突入電流制限型チャージポンプ昇圧回路Info
- Publication number
- JP2882366B2 JP2882366B2 JP16627796A JP16627796A JP2882366B2 JP 2882366 B2 JP2882366 B2 JP 2882366B2 JP 16627796 A JP16627796 A JP 16627796A JP 16627796 A JP16627796 A JP 16627796A JP 2882366 B2 JP2882366 B2 JP 2882366B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- fet
- charge
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】本発明は、簡易なＤＣ／ＤＣ
コンバータとして使用されている、チャージポンプ昇圧
回路に関し、特に、チャージポンプ起動時の突入電流の
低減に関する。
コンバータとして使用されている、チャージポンプ昇圧
回路に関し、特に、チャージポンプ起動時の突入電流の
低減に関する。
【０００１】
【従来の技術】従来のチャージポンプ昇圧回路の一例
は、図４に示す構成となっている。入力直流電圧ＶＤＤ
が供給される端子は２つである。スイッチ４１，４２と
スイッチ４４，４５はＯＳＣ端子への制御信号によりそ
れぞれ同時にｏｎ／ｏｆｆし、インバータ４６によりｏ
ｎ／ｏｆｆの位相が逆となる。制御信号には、そのｏｎ
／ｏｆｆを制御するための矩形波が使用され、各スイッ
チは制御信号がハイレベルのときｏｎになる。スイッチ
４１，４２がｏｎ状態、スイッチ４４，４５がｏｆｆ状
態の場合、コンデンサ４３へ電荷がチャージし、コンデ
ンサ４３の端子間にはほぼ入力直流電圧ＶＤＤに近い電
圧が保持される。
は、図４に示す構成となっている。入力直流電圧ＶＤＤ
が供給される端子は２つである。スイッチ４１，４２と
スイッチ４４，４５はＯＳＣ端子への制御信号によりそ
れぞれ同時にｏｎ／ｏｆｆし、インバータ４６によりｏ
ｎ／ｏｆｆの位相が逆となる。制御信号には、そのｏｎ
／ｏｆｆを制御するための矩形波が使用され、各スイッ
チは制御信号がハイレベルのときｏｎになる。スイッチ
４１，４２がｏｎ状態、スイッチ４４，４５がｏｆｆ状
態の場合、コンデンサ４３へ電荷がチャージし、コンデ
ンサ４３の端子間にはほぼ入力直流電圧ＶＤＤに近い電
圧が保持される。
【０００２】その後、制御信号によりスイッチ４１，４
２がｏｆｆ状態となり、スイッチ４４，４５がｏｎ状態
となると、コンデンサ４３の端子間に電圧ＶＤＤが保持
されたまま、他方のＶＤＤの端子へ接続される。したが
って、出力ＶＯＵＴには、ＶＤＤの２倍に近い電圧が発
生することとなる。この際の電圧降下は、スイッチでの
インピーダンス及び、出力電流により変動する。その
後、スイッチ４１，４２がｏｎ、スイッチ４４，４５が
ｏｆｆとなり、以上の動作をくり返すことで、入力直流
電圧の２倍の電圧を連続してＶＯＵＴの負荷に供給す
る。
２がｏｆｆ状態となり、スイッチ４４，４５がｏｎ状態
となると、コンデンサ４３の端子間に電圧ＶＤＤが保持
されたまま、他方のＶＤＤの端子へ接続される。したが
って、出力ＶＯＵＴには、ＶＤＤの２倍に近い電圧が発
生することとなる。この際の電圧降下は、スイッチでの
インピーダンス及び、出力電流により変動する。その
後、スイッチ４１，４２がｏｎ、スイッチ４４，４５が
ｏｆｆとなり、以上の動作をくり返すことで、入力直流
電圧の２倍の電圧を連続してＶＯＵＴの負荷に供給す
る。
【０００３】これにより、チャージポンプ式の昇圧回路
では、小出力電流時に、非常に簡易な回路により、高性
能なＤＣ／ＤＣコンバータ回路が構成できる。このチャ
ージポンプ式昇圧回路の代表的な用途は、ＲＳ２３２Ｃ
ポートなど電流を多く消費しない回路の電源供給回路で
ある。
では、小出力電流時に、非常に簡易な回路により、高性
能なＤＣ／ＤＣコンバータ回路が構成できる。このチャ
ージポンプ式昇圧回路の代表的な用途は、ＲＳ２３２Ｃ
ポートなど電流を多く消費しない回路の電源供給回路で
ある。
【０００４】
【発明が解決しようとする課題】従来のチャージポンプ
式昇圧回路では、起動時に突入電流が発生することが問
題となる。
式昇圧回路では、起動時に突入電流が発生することが問
題となる。
【０００５】起動前の状態で、ＯＳＣ端子に矩形波の制
御信号が加わっていない場合、スイッチ４４，４５が閉
じてコンデンサ４３及びコンデンサ４７は、放電した状
態となる。
御信号が加わっていない場合、スイッチ４４，４５が閉
じてコンデンサ４３及びコンデンサ４７は、放電した状
態となる。
【０００６】この状態から、ＯＳＣに制御信号が加わ
り、スイッチ４１，４２がｏｎ状態となった場合、入力
直流電圧ＶＤＤとコンデンサ４３がスイッチ４１を介し
接続されることとなるため、急激な突入電流が発生す
る。
り、スイッチ４１，４２がｏｎ状態となった場合、入力
直流電圧ＶＤＤとコンデンサ４３がスイッチ４１を介し
接続されることとなるため、急激な突入電流が発生す
る。
【０００７】また、この状態から、スイッチ４４，４５
がｏｎ状態となった場合、コンデンサ４３へチャージし
た電荷はコンデンサ４７を充電することとなる。これに
よりコンデンサ４３のチャージ電圧が低下し、次にスイ
ッチ４１，４２がｏｎ状態となった場合、同様に突入電
流が発生する。
がｏｎ状態となった場合、コンデンサ４３へチャージし
た電荷はコンデンサ４７を充電することとなる。これに
よりコンデンサ４３のチャージ電圧が低下し、次にスイ
ッチ４１，４２がｏｎ状態となった場合、同様に突入電
流が発生する。
【０００８】入力直流電圧ＶＤＤを供給する乾電池など
の電源系に高いインピーダンスを持つシステムの場合、
この突入電流により、供給電圧が低下してしまうため、
システムの動作が不安定となる問題がある。特に、電池
などを使用した低消費電力システムでは、使用状態に応
じて、チャージポンプ回路を停止する事により消費電力
を低減し、必要に応じてチャージポンプ回路を起動し必
要な電圧を得る制御が頻繁に使用されており、突入電流
を低減することは重要な問題となる。
の電源系に高いインピーダンスを持つシステムの場合、
この突入電流により、供給電圧が低下してしまうため、
システムの動作が不安定となる問題がある。特に、電池
などを使用した低消費電力システムでは、使用状態に応
じて、チャージポンプ回路を停止する事により消費電力
を低減し、必要に応じてチャージポンプ回路を起動し必
要な電圧を得る制御が頻繁に使用されており、突入電流
を低減することは重要な問題となる。
【０００９】この突入電流を抑える簡易な方法として
は、突入電流が発生する電源端子に対し、抵抗などを挿
入し、供給電源のインピーダンスを上げることが可能で
ある。但し、この場合、出力ＶＯＵＴから電流を取り出
した場合、入力直流電圧ＶＤＤの端子より電流を供給す
る必要があり、ここで電圧低下が発生することにより、
本来はＶＤＤのほぼ２倍の出力電圧が期待できるに対
し、インピーダンスによる電圧ドロップで出力電圧が低
下してしまう。このため、電流負荷に対し、非常に敏感
な昇圧回路となってしまう。
は、突入電流が発生する電源端子に対し、抵抗などを挿
入し、供給電源のインピーダンスを上げることが可能で
ある。但し、この場合、出力ＶＯＵＴから電流を取り出
した場合、入力直流電圧ＶＤＤの端子より電流を供給す
る必要があり、ここで電圧低下が発生することにより、
本来はＶＤＤのほぼ２倍の出力電圧が期待できるに対
し、インピーダンスによる電圧ドロップで出力電圧が低
下してしまう。このため、電流負荷に対し、非常に敏感
な昇圧回路となってしまう。
【００１０】本発明の目的は、チャージポンプ昇圧回路
にて、出力電流供給能力に影響を与えることなく、起動
時の突入電流を制限することである。
にて、出力電流供給能力に影響を与えることなく、起動
時の突入電流を制限することである。
【００１１】
【課題を解決するための手段】本発明のチャージポンプ
昇圧回路は、供給電圧を所定周期毎に充放電するコンデ
ンサ（図１、図３の１５）の出力を利用して前記供給電
圧を昇圧する回路であって、供給電圧の供給側とコンデ
ンサとの間の線路をｏｎ／ｏｆｆするＦＥＴ（図１の１
１、図３の３１）と、そのＦＥＴのゲート駆動電圧をコ
ンデンサのチャージ電圧を反転増幅した値により可変す
るゲート駆動電圧可変回路（図１、図３の１２と１４）
とを含む。そして、ゲート駆動電圧可変回路は、コンデ
ンサのチャージ電圧が高い状態では、ＦＥＴのゲート駆
動電圧を大きくしてｏｎ抵抗を小さくし、チャージ電圧
が低い状態では、ＦＥＴのゲート駆動電圧を小さくして
ｏｎ抵抗を増大することを特徴とする。
昇圧回路は、供給電圧を所定周期毎に充放電するコンデ
ンサ（図１、図３の１５）の出力を利用して前記供給電
圧を昇圧する回路であって、供給電圧の供給側とコンデ
ンサとの間の線路をｏｎ／ｏｆｆするＦＥＴ（図１の１
１、図３の３１）と、そのＦＥＴのゲート駆動電圧をコ
ンデンサのチャージ電圧を反転増幅した値により可変す
るゲート駆動電圧可変回路（図１、図３の１２と１４）
とを含む。そして、ゲート駆動電圧可変回路は、コンデ
ンサのチャージ電圧が高い状態では、ＦＥＴのゲート駆
動電圧を大きくしてｏｎ抵抗を小さくし、チャージ電圧
が低い状態では、ＦＥＴのゲート駆動電圧を小さくして
ｏｎ抵抗を増大することを特徴とする。
【００１２】ゲート電圧駆動回路は、実施の形態ではコ
ンデンサのチャージ電圧を反転増幅する反転増幅器（図
１、図３の１４）と、反転増幅器の出力を前記ＦＥＴの
ゲートに供給し、所定の周期毎にｏｎ／ｏｆｆするトラ
ンジスタ素子（図１、図３の１２）とで構成される。
ンデンサのチャージ電圧を反転増幅する反転増幅器（図
１、図３の１４）と、反転増幅器の出力を前記ＦＥＴの
ゲートに供給し、所定の周期毎にｏｎ／ｏｆｆするトラ
ンジスタ素子（図１、図３の１２）とで構成される。
【００１３】さらに、本発明によればチャージポンプ昇
圧回路は、供給電圧側にソースが接続された第１のＦＥ
Ｔ（図１の１１、図３の３１）と、第１のＦＥＴのゲー
トに接続された第２のＦＥＴ（図１、図３の１２）と、
前記第２のＦＥＴと同時に動作する第１のスイッチング
素子（図１、図３の１３）と、前記第１のＦＥＴを経由
する前記供給電圧を充電する第１のコンデンサ（図１、
図３の１５）と、前記第１のコンデンサの端子電圧を反
転増幅しその出力を前記第２のＦＥＴのドレインまたは
ソースに供給する反転増幅器（図１、図３の１４）と、
前記第１のコンデンサに並列な第２のコンデンサ（図
１、図３の１９）と、前記第１、第２のコンデンサの間
に接続された第２のスイッチング素子（図１、図３の１
７と１８）とを含み、前記第１のＦＥＴと前記第１のス
イッチング素子は、制御信号により同時にｏｎ／ｏｆｆ
し、そのｏｎ／ｏｆｆとは逆に前記第２のスイッチング
素子がｏｎ／ｏｆｆする。
圧回路は、供給電圧側にソースが接続された第１のＦＥ
Ｔ（図１の１１、図３の３１）と、第１のＦＥＴのゲー
トに接続された第２のＦＥＴ（図１、図３の１２）と、
前記第２のＦＥＴと同時に動作する第１のスイッチング
素子（図１、図３の１３）と、前記第１のＦＥＴを経由
する前記供給電圧を充電する第１のコンデンサ（図１、
図３の１５）と、前記第１のコンデンサの端子電圧を反
転増幅しその出力を前記第２のＦＥＴのドレインまたは
ソースに供給する反転増幅器（図１、図３の１４）と、
前記第１のコンデンサに並列な第２のコンデンサ（図
１、図３の１９）と、前記第１、第２のコンデンサの間
に接続された第２のスイッチング素子（図１、図３の１
７と１８）とを含み、前記第１のＦＥＴと前記第１のス
イッチング素子は、制御信号により同時にｏｎ／ｏｆｆ
し、そのｏｎ／ｏｆｆとは逆に前記第２のスイッチング
素子がｏｎ／ｏｆｆする。
【００１４】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】図１は本発明の実施の形態を示す回路図で
ある。図中、端子１と２には入力電源電圧ＶＤＤ１とＶ
ＤＤ２が供給され、出力端子３は、昇圧電圧出力ＶＯＵ
Ｔを発生し負荷に接続される。ＯＳＣ端子には、このチ
ャージポンプ昇圧回路を駆動するための固定周波数の矩
形波の制御信号が供給される。この周波数は、負荷電流
及びコンデンサ１５，１９の容量により適当な値が決め
られる。
ある。図中、端子１と２には入力電源電圧ＶＤＤ１とＶ
ＤＤ２が供給され、出力端子３は、昇圧電圧出力ＶＯＵ
Ｔを発生し負荷に接続される。ＯＳＣ端子には、このチ
ャージポンプ昇圧回路を駆動するための固定周波数の矩
形波の制御信号が供給される。この周波数は、負荷電流
及びコンデンサ１５，１９の容量により適当な値が決め
られる。
【００１６】図１のチャージポンプ昇圧回路は、端子１
にソースが接続された第１のＦＥＴであるＰチャンネル
ＦＥＴ（以下、ＰｃｈＦＥＴと略称する）１１と、Ｐｃ
ｈＦＥＴ１１のゲートに接続された第２のＦＥＴである
ＮチャンネルＦＥＴ（以下、ＮｃｈＦＥＴと略称する）
１２と、ＮｃｈＦＥＴ１２と同時に動作するＮｃｈＦＥ
Ｔ１３と、反転増幅器１４と、コンデンサ１５，１９
と、コンデンサ１５と１９の間に接続されたスイッチ１
７，１８とを含む。ゲート電圧駆動回路は、ＮｃｈＦＥ
Ｔ１２と反転増幅器１４である。コンデンサ１９は、端
子２と出力端子３との間に接続される。
にソースが接続された第１のＦＥＴであるＰチャンネル
ＦＥＴ（以下、ＰｃｈＦＥＴと略称する）１１と、Ｐｃ
ｈＦＥＴ１１のゲートに接続された第２のＦＥＴである
ＮチャンネルＦＥＴ（以下、ＮｃｈＦＥＴと略称する）
１２と、ＮｃｈＦＥＴ１２と同時に動作するＮｃｈＦＥ
Ｔ１３と、反転増幅器１４と、コンデンサ１５，１９
と、コンデンサ１５と１９の間に接続されたスイッチ１
７，１８とを含む。ゲート電圧駆動回路は、ＮｃｈＦＥ
Ｔ１２と反転増幅器１４である。コンデンサ１９は、端
子２と出力端子３との間に接続される。
【００１７】ＰｃｈＦＥＴ１１およびＮｃｈＦＥＴ１２
とＮｃｈＦＥＴ１３とは、ＯＳＣ端子から供給される制
御信号により同時にｏｎ／ｏｆｆ制御される。これに対
し、スイッチ１７，１８は、制御信号がインバータ１６
を介して供給されるため、ｏｎ／ｏｆｆ動作が、Ｐｃｈ
ＦＥＴ１１とＮｃｈＦＥＴ１２とは逆になる。
とＮｃｈＦＥＴ１３とは、ＯＳＣ端子から供給される制
御信号により同時にｏｎ／ｏｆｆ制御される。これに対
し、スイッチ１７，１８は、制御信号がインバータ１６
を介して供給されるため、ｏｎ／ｏｆｆ動作が、Ｐｃｈ
ＦＥＴ１１とＮｃｈＦＥＴ１２とは逆になる。
【００１８】コンデンサ１５は、ＰｃｈＦＥＴ１１とＮ
ｃｈＦＥＴ１３の間、及びスイッチ１７と１８の間に接
続され、端子１からの入力電源電圧による電荷を蓄え
る。コンデンサ１９には、スイッチ１７と１８が閉じた
ときにコンデンサ１５からの電圧と入力電源電圧ＶＤＤ
が供給される。
ｃｈＦＥＴ１３の間、及びスイッチ１７と１８の間に接
続され、端子１からの入力電源電圧による電荷を蓄え
る。コンデンサ１９には、スイッチ１７と１８が閉じた
ときにコンデンサ１５からの電圧と入力電源電圧ＶＤＤ
が供給される。
【００１９】反転増幅器１４の入力は、コンデンサ１５
の両端に接続され、チャージ電圧Ｖｃをモニタし、その
出力をＮｃｈＦＥＴ１２のドレインに接続する。図２
（ａ）は、反転増幅器１４の入出力特性を示す図であ
る。入力はチャージ電圧Ｖｃである。図に示すようにチ
ャージ電圧Ｖｃがいっぱいのときには、反転増幅器１４
の出力は０で、チャージ電圧が減少するとともに出力電
圧が比例的に増加する。
の両端に接続され、チャージ電圧Ｖｃをモニタし、その
出力をＮｃｈＦＥＴ１２のドレインに接続する。図２
（ａ）は、反転増幅器１４の入出力特性を示す図であ
る。入力はチャージ電圧Ｖｃである。図に示すようにチ
ャージ電圧Ｖｃがいっぱいのときには、反転増幅器１４
の出力は０で、チャージ電圧が減少するとともに出力電
圧が比例的に増加する。
【００２０】ＮｃｈＦＥＴ１２のソースは、端子１に抵
抗２１を介して接続され、ＰｃｈＦＥＴ１１のゲートを
介してそのｏｎ／ｏｆｆを制御する。
抗２１を介して接続され、ＰｃｈＦＥＴ１１のゲートを
介してそのｏｎ／ｏｆｆを制御する。
【００２１】次に図１のチャージポンプ式昇圧回路の動
作について説明する。
作について説明する。
【００２２】通常時には、コンデンサ１５及び１９には
電荷が十分に蓄えられた状態となっている。このとき、
反転増幅器１４の出力は、図２（ａ）の特性により０
（Ｖ）かそれに近い値である。
電荷が十分に蓄えられた状態となっている。このとき、
反転増幅器１４の出力は、図２（ａ）の特性により０
（Ｖ）かそれに近い値である。
【００２３】ＯＳＣ端子からの制御信号がＬ（Ｌｏｗ）
レベルの場合、ＮｃｈＦＥＴ１２がｏｎ状態となり、Ｐ
ｃｈＦＥＴ１１のゲート電圧は、反転増幅器１４の出力
電圧、すなわちほぼ０（Ｖ）となる。これにより、Ｐｃ
ｈＦＥＴ１１は、ゲート・ソース間電圧が十分に大きく
なる（すなわちゲート駆動電圧が大きくなる）ため、ｏ
ｎ状態となり、しかもゲート・ソース間電圧が大きいこ
とによりｏｎ抵抗は低く押さえられる。同時に、Ｌレベ
ルの制御信号によりＮｃｈＦＥＴ１３がｏｎ状態とな
り、且つスイッチ１７及び１８がｏｆｆ状態であるた
め、コンデンサ１５は、ＰｃｈＦＥＴ１１で電圧低下す
ることなく入力電源電圧ＶＤＤ付近まで充電される。
レベルの場合、ＮｃｈＦＥＴ１２がｏｎ状態となり、Ｐ
ｃｈＦＥＴ１１のゲート電圧は、反転増幅器１４の出力
電圧、すなわちほぼ０（Ｖ）となる。これにより、Ｐｃ
ｈＦＥＴ１１は、ゲート・ソース間電圧が十分に大きく
なる（すなわちゲート駆動電圧が大きくなる）ため、ｏ
ｎ状態となり、しかもゲート・ソース間電圧が大きいこ
とによりｏｎ抵抗は低く押さえられる。同時に、Ｌレベ
ルの制御信号によりＮｃｈＦＥＴ１３がｏｎ状態とな
り、且つスイッチ１７及び１８がｏｆｆ状態であるた
め、コンデンサ１５は、ＰｃｈＦＥＴ１１で電圧低下す
ることなく入力電源電圧ＶＤＤ付近まで充電される。
【００２４】制御信号がＨ（Ｈｉｇｈ）レベルになった
とき、ＮｃｈＦＥＴ１２及び１３が、ｏｆｆ状態にな
る。ＮｃｈＦＥＴ１２がｏｆｆ状態になることにより、
ＰｃｈＦＥＴ１１のゲート電圧は、入力電源電圧ＶＤＤ
へと上昇する（すなわちゲート駆動電圧が小さくなる）
ため、ＰｃｈＦＥＴ１１もｏｆｆ状態となる。同時に、
スイッチ１７及び１８がｏｎ状態となり、コンデンサ１
５に蓄えられた電圧がコンデンサ１９に加わり、端子２
からもコンデンサ１９に電圧ＶＤＤが加わるので、昇圧
動作が行われる。
とき、ＮｃｈＦＥＴ１２及び１３が、ｏｆｆ状態にな
る。ＮｃｈＦＥＴ１２がｏｆｆ状態になることにより、
ＰｃｈＦＥＴ１１のゲート電圧は、入力電源電圧ＶＤＤ
へと上昇する（すなわちゲート駆動電圧が小さくなる）
ため、ＰｃｈＦＥＴ１１もｏｆｆ状態となる。同時に、
スイッチ１７及び１８がｏｎ状態となり、コンデンサ１
５に蓄えられた電圧がコンデンサ１９に加わり、端子２
からもコンデンサ１９に電圧ＶＤＤが加わるので、昇圧
動作が行われる。
【００２５】次にコンデンサ１５の電圧が不十分な場合
について説明する。
について説明する。
【００２６】この場合、反転増幅器１４の出力が増加す
る。このため、ＯＳＣ端子からの制御信号がＬレベルと
なった場合、ＮｃｈＦＥＴ１２のドレイン電圧が上が
り、ＰｃｈＦＥＴ１１のゲート・ソース間電圧が十分に
大きくならない。このため、ＰｃｈＦＥＴ１１は、完全
にｏｎ状態にならず、ｏｎ抵抗（ドレイン・ソース間抵
抗）が高い状態となる。これにより、コンデンサ１５の
チャージ電圧が低い場合でも、端子１の入力電源からの
急激な電流の流れ込みが阻止される。その他の回路の動
作は、上述した通常の場合と同様である。
る。このため、ＯＳＣ端子からの制御信号がＬレベルと
なった場合、ＮｃｈＦＥＴ１２のドレイン電圧が上が
り、ＰｃｈＦＥＴ１１のゲート・ソース間電圧が十分に
大きくならない。このため、ＰｃｈＦＥＴ１１は、完全
にｏｎ状態にならず、ｏｎ抵抗（ドレイン・ソース間抵
抗）が高い状態となる。これにより、コンデンサ１５の
チャージ電圧が低い場合でも、端子１の入力電源からの
急激な電流の流れ込みが阻止される。その他の回路の動
作は、上述した通常の場合と同様である。
【００２７】図２（ｂ）はＰｃｈＦＥＴ１１のゲート・
ソース間電圧（ＶＧＳ）対ｏｎ抵抗（Ｒｎ）の特性を示
す図、図２（ｃ）はコンデンサ１５のチャージ電圧Ｖｃ
対ＰｃｈＦＥＴ１１のｏｎ抵抗（Ｒｎ）の特性を示す図
である。
ソース間電圧（ＶＧＳ）対ｏｎ抵抗（Ｒｎ）の特性を示
す図、図２（ｃ）はコンデンサ１５のチャージ電圧Ｖｃ
対ＰｃｈＦＥＴ１１のｏｎ抵抗（Ｒｎ）の特性を示す図
である。
【００２８】ＮｃｈＦＥＴ１２がｏｎ状態となった場合
のＰｃｈＦＥＴ１２のゲート電圧は、反転増幅器１４の
出力電圧となるため、その出力電圧は、ＰｃｈＦＥＴ１
１のゲート電圧となる。ＰｃｈＦＥＴ１１が図２（ｂ）
に示す通常のＦＥＴ特性であるので、コンデンサ１５の
チャージ電圧Ｖｃ対ＰｃｈＦＥＴ１１のｏｎ抵抗（Ｒ
ｎ）の特性は図２（ｃ）のようになる。
のＰｃｈＦＥＴ１２のゲート電圧は、反転増幅器１４の
出力電圧となるため、その出力電圧は、ＰｃｈＦＥＴ１
１のゲート電圧となる。ＰｃｈＦＥＴ１１が図２（ｂ）
に示す通常のＦＥＴ特性であるので、コンデンサ１５の
チャージ電圧Ｖｃ対ＰｃｈＦＥＴ１１のｏｎ抵抗（Ｒ
ｎ）の特性は図２（ｃ）のようになる。
【００２９】すなわち、チャージ電圧Ｖｃがほぼ一杯の
状態では、負荷電流が増大してチャージ電圧Ｖｃが多少
低下しても、ＰｃｈＦＥＴ１１のｏｎ抵抗が余り増大し
ない。なぜなら、図２（ｃ）に示すように、チャージ電
圧Ｖｃの急激な変化に対してｏｎ抵抗の変化が抵抗値
Ｒ′までは少ないからである。したがって、一旦スイッ
チ１７，１８がｏｎ状態になってコンデンサ１５が少し
放電しその後ＰｃｈＦＥＴ１１がｏｎ状態になっても、
ｏｎ抵抗が少ないから、コンデンサ１５をほぼ入力電源
電圧ＶＤＤのレベルまで充電できる。一方、電源起動時
など極端にチャージ電圧Ｖｃが低く突入電流が増加する
ような場合、ＰｃｈＦＥＴ１１のｏｎ抵抗Ｒｏｎが大き
いことにより突入電流を抑えることができる。
状態では、負荷電流が増大してチャージ電圧Ｖｃが多少
低下しても、ＰｃｈＦＥＴ１１のｏｎ抵抗が余り増大し
ない。なぜなら、図２（ｃ）に示すように、チャージ電
圧Ｖｃの急激な変化に対してｏｎ抵抗の変化が抵抗値
Ｒ′までは少ないからである。したがって、一旦スイッ
チ１７，１８がｏｎ状態になってコンデンサ１５が少し
放電しその後ＰｃｈＦＥＴ１１がｏｎ状態になっても、
ｏｎ抵抗が少ないから、コンデンサ１５をほぼ入力電源
電圧ＶＤＤのレベルまで充電できる。一方、電源起動時
など極端にチャージ電圧Ｖｃが低く突入電流が増加する
ような場合、ＰｃｈＦＥＴ１１のｏｎ抵抗Ｒｏｎが大き
いことにより突入電流を抑えることができる。
【００３０】図３は本発明の別の実施の形態を示す回路
図である。本実施の形態は、出力端子３の位置が図１と
逆であり、コンデンサ１９の他端が入力電源電圧ではな
く接地されていること、図１のＰｃｈＦＥＴ１１のかわ
りにＮｃｈＦＥＴ３１が使用されていることである。本
実施の形態は、入力電源電圧ＶＤＤを２倍に昇圧する回
路ではなく、昇圧倍数が１倍で、しかも出力電圧の極性
が反転する回路である。例えば、入力電源電圧ＶＤＤは
１０（Ｖ）の場合、出力電圧は、−１０（Ｖ）である。
本発明では、これも一種の昇圧回路として捉えている。
図である。本実施の形態は、出力端子３の位置が図１と
逆であり、コンデンサ１９の他端が入力電源電圧ではな
く接地されていること、図１のＰｃｈＦＥＴ１１のかわ
りにＮｃｈＦＥＴ３１が使用されていることである。本
実施の形態は、入力電源電圧ＶＤＤを２倍に昇圧する回
路ではなく、昇圧倍数が１倍で、しかも出力電圧の極性
が反転する回路である。例えば、入力電源電圧ＶＤＤは
１０（Ｖ）の場合、出力電圧は、−１０（Ｖ）である。
本発明では、これも一種の昇圧回路として捉えている。
【００３１】ＮｃｈＦＥＴ３１の動作は、図１のＰｃｈ
ＦＥＴ１１と同様であり、そのほかの動作も全く同様で
ある。したがって、一旦スイッチ１７，１８がｏｎ状態
になってコンデンサ１５が少し放電しその後ＮｃｈＦＥ
Ｔ３１がｏｎ状態になっても、ｏｎ抵抗が少ないから、
コンデンサ１５をほぼ入力電源電圧ＶＤＤのレベルまで
充電できる。一方、電源起動時など極端にチャージ電圧
Ｖｃが低く突入電流が増加するような場合、ＮｃｈＦＥ
Ｔ３１のｏｎ抵抗Ｒｏｎが大きいことにより突入電流を
抑えることができる。
ＦＥＴ１１と同様であり、そのほかの動作も全く同様で
ある。したがって、一旦スイッチ１７，１８がｏｎ状態
になってコンデンサ１５が少し放電しその後ＮｃｈＦＥ
Ｔ３１がｏｎ状態になっても、ｏｎ抵抗が少ないから、
コンデンサ１５をほぼ入力電源電圧ＶＤＤのレベルまで
充電できる。一方、電源起動時など極端にチャージ電圧
Ｖｃが低く突入電流が増加するような場合、ＮｃｈＦＥ
Ｔ３１のｏｎ抵抗Ｒｏｎが大きいことにより突入電流を
抑えることができる。
【００３２】本発明は、以上説明した実施の形態だけに
限定されるものではない。例えば、ＮｃｈＦＥＴ１３
は、ｏｎ抵抗が小さいものであれば、他のトランジス
タ、スイッチ素子を使用しても良い。ＮｃｈＦＥＴ１２
も他のスイッチ素子に置き換えても良い。スイッチ１
７，１８は、アナログスイッチでも、スイッチングトラ
ンジスタ、ＦＥＴなどでも良い。
限定されるものではない。例えば、ＮｃｈＦＥＴ１３
は、ｏｎ抵抗が小さいものであれば、他のトランジス
タ、スイッチ素子を使用しても良い。ＮｃｈＦＥＴ１２
も他のスイッチ素子に置き換えても良い。スイッチ１
７，１８は、アナログスイッチでも、スイッチングトラ
ンジスタ、ＦＥＴなどでも良い。
【００３３】
【発明の効果】本発明の効果は、チャージポンプ昇圧回
路における電流供給能力に影響を与えることなく、起動
時の突入電流の低減が可能になることである。
路における電流供給能力に影響を与えることなく、起動
時の突入電流の低減が可能になることである。
【００３４】これにより、電池システムなどのインピー
ダンスの高い給電系にて、安定した起動が可能となる。
ダンスの高い給電系にて、安定した起動が可能となる。
【００３５】その理由は、供給電圧とコンデンサの接続
をｏｎ／ｏｆｆするスイッチにＦＥＴを使用し、そのゲ
ート駆動電圧を、チャージ電圧を反転増幅した値により
可変にする回路を持ち、チャージ電圧が高く、突入電流
が発生する恐れがない状態ではＦＥＴのゲート駆動電圧
を大きくとりｏｎ抵抗を小さくする。その反対に、チャ
ージ電圧が低く、突入電流が発生する状態ではＰｃｈＦ
ＥＴのゲート駆動電圧を小さくすることにより、Ｐｃｈ
ＦＥＴのｏｎ抵抗を増大させるからである。このため、
通常動作時の電流供給能力を保ったまま起動時の突入電
流を制限することができる。
をｏｎ／ｏｆｆするスイッチにＦＥＴを使用し、そのゲ
ート駆動電圧を、チャージ電圧を反転増幅した値により
可変にする回路を持ち、チャージ電圧が高く、突入電流
が発生する恐れがない状態ではＦＥＴのゲート駆動電圧
を大きくとりｏｎ抵抗を小さくする。その反対に、チャ
ージ電圧が低く、突入電流が発生する状態ではＰｃｈＦ
ＥＴのゲート駆動電圧を小さくすることにより、Ｐｃｈ
ＦＥＴのｏｎ抵抗を増大させるからである。このため、
通常動作時の電流供給能力を保ったまま起動時の突入電
流を制限することができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】（ａ），（ｂ），（ｃ）は本発明の実施の形態
を構成する部分の特性図である。
を構成する部分の特性図である。
【図３】本発明の他の実施の形態を示す回路図である。
【図４】従来のチャージポンプ昇圧回路を示す回路図で
ある。
ある。
１１ ＰｃｈＦＥＴ １２ ＮｃｈＦＥＴ １３ ＮｃｈＦＥＴ １４ 反転増幅器 １５ コンデンサ １６ インバータ １７ スイッチ １８ スイッチ １９ コンデンサ ３１ ＰｃｈＦＥＴ ３２ ＮｃｈＦＥＴ ３３ ＮｃｈＦＥＴ ３４ 反転増幅器 ３５ コンデンサ ３６ インバータ ３７ スイッチ ３８ スイッチ ３９ コンデンサ ４１ スイッチ ４２ スイッチ ４３ コンデンサ ４４ スイッチ ４５ スイッチ ４６ インバータ ４７ コンデンサ
Claims (6)
- 【請求項１】 供給電圧を所定周期毎に充放電するコン
デンサの出力を利用して前記供給電圧を昇圧するチャー
ジポンプ昇圧回路において、 前記供給電圧の供給側と前記コンデンサとの間の線路を
ｏｎ／ｏｆｆするＦＥＴと、 前記ＦＥＴのゲート駆動電圧を前記コンデンサのチャー
ジ電圧を反転増幅した値により可変するゲート駆動電圧
可変回路とを含み、 前記ゲート駆動電圧可変回路は、前記チャージ電圧が高
い状態では、前記ＦＥＴのゲート駆動電圧を大きくして
ｏｎ抵抗を小さくし、前記チャージ電圧が低い状態で
は、前記ＦＥＴのゲート駆動電圧を小さくしてｏｎ抵抗
を増大することを特徴とするチャージポンプ昇圧回路。 - 【請求項２】 前記ゲート電圧駆動回路は、前記コンデ
ンサのチャージ電圧を反転増幅する反転増幅器と、前記
反転増幅器の出力を前記ＦＥＴのゲートに供給し、前記
所定の周期毎にｏｎ／ｏｆｆするトランジスタ素子とを
有する請求項１記載のチャージポンプ昇圧回路。 - 【請求項３】 供給電圧側にソースが接続された第１の
ＦＥＴと、前記第１のＦＥＴのゲートに接続された第２
のＦＥＴと、前記第２のＦＥＴと同時に動作する第１の
スイッチング素子と、前記第１のＦＥＴを経由する前記
供給電圧を充電する第１のコンデンサと、前記第１のコ
ンデンサの端子電圧を反転増幅しその出力を前記第２の
ＦＥＴのドレインまたはソースに供給する反転増幅器
と、前記第１のコンデンサに並列な第２のコンデンサ
と、前記第１、第２のコンデンサの間に接続された第２
のスイッチング素子とを含み、前記第１のＦＥＴと前記
第１のスイッチング素子は、制御信号により同時にｏｎ
／ｏｆｆし、そのｏｎ／ｏｆｆとは逆に前記第２のスイ
ッチング素子がｏｎ／ｏｆｆするチャージポンプ昇圧回
路。 - 【請求項４】 前記第１のコンデンサのチャージ電圧の
急激な変化に対して前記第１のＦＥＴのｏｎ抵抗の変化
が所定抵抗値までは少ないことを特徴とする請求項３記
載のチャージポンプ昇圧回路。 - 【請求項５】 前記第１のＦＥＴはＰｃｈＦＥＴで、前
記第２のＦＥＴはＮｃｈＦＥＴであることを特徴とする
請求項４記載のチャージポンプ昇圧回路。 - 【請求項６】 前記第１のコンデンサと前記第２のコン
デンサとの間に前記供給電圧を供給する端子を設けた請
求項４記載のチャージポンプ昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16627796A JP2882366B2 (ja) | 1996-06-26 | 1996-06-26 | 突入電流制限型チャージポンプ昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16627796A JP2882366B2 (ja) | 1996-06-26 | 1996-06-26 | 突入電流制限型チャージポンプ昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1014218A JPH1014218A (ja) | 1998-01-16 |
| JP2882366B2 true JP2882366B2 (ja) | 1999-04-12 |
Family
ID=15828404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16627796A Expired - Fee Related JP2882366B2 (ja) | 1996-06-26 | 1996-06-26 | 突入電流制限型チャージポンプ昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882366B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018822A (ja) * | 2001-04-24 | 2003-01-17 | Seiko Instruments Inc | チャージポンプ用ラッシュカレント制限回路 |
| US6853566B2 (en) | 2002-04-18 | 2005-02-08 | Ricoh Company, Ltd. | Charge pump circuit and power supply circuit |
| JP4717458B2 (ja) * | 2004-03-30 | 2011-07-06 | ローム株式会社 | 電圧生成装置 |
| JP2005348561A (ja) | 2004-06-04 | 2005-12-15 | Renesas Technology Corp | チャージポンプ方式電源回路 |
| JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
| JP4024814B2 (ja) | 2005-02-24 | 2007-12-19 | シャープ株式会社 | チャージポンプ方式ｄｃ／ｄｃコンバータ回路 |
| JP2007104823A (ja) * | 2005-10-05 | 2007-04-19 | Asahi Kasei Microsystems Kk | チャージポンプ回路 |
| US9425747B2 (en) | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
| US8717211B2 (en) | 2010-11-30 | 2014-05-06 | Qualcomm Incorporated | Adaptive gain adjustment system |
| US20120235730A1 (en) * | 2011-03-14 | 2012-09-20 | Qualcomm Incorporated | Charge pump surge current reduction |
| WO2012140885A1 (ja) * | 2011-04-15 | 2012-10-18 | パナソニック株式会社 | 固体撮像装置 |
| JP6510921B2 (ja) * | 2015-07-17 | 2019-05-08 | ローム株式会社 | チャージポンプ、スイッチ駆動装置、発光装置、車両 |
| CN112600407A (zh) * | 2020-12-25 | 2021-04-02 | 深圳麦科信科技有限公司 | 隔离型dc-dc电路及隔离型dc-dc电源 |
-
1996
- 1996-06-26 JP JP16627796A patent/JP2882366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1014218A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| JP4319661B2 (ja) | パルス幅変調モードおよび低ドロップアウト待機モードを備えるデュアルモード電圧調整器 | |
| US6597158B2 (en) | Adjustable current consumption power supply apparatus | |
| US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
| US7298117B2 (en) | Step-up (boost) DC regulator with two-level back-bias switch gate voltage | |
| JP2882366B2 (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
| JPH0556636A (ja) | 電圧変換装置 | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| JPH0576167A (ja) | Ｄｃ／ｄｃ電圧変換装置 | |
| JP2008079360A (ja) | 昇圧コンバータ及び半導体集積回路 | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP2003009515A (ja) | 電源システム | |
| JP3036457B2 (ja) | スイッチング電源装置 | |
| WO2006030569A1 (ja) | 放電灯点灯装置 | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| JP2003111391A (ja) | 昇圧型スイッチング・レギュレータ | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JP7216846B1 (ja) | 電力変換装置の制御回路 | |
| US6104173A (en) | DC-DC converter and power-supply switching circuit | |
| JP2001016084A (ja) | リセット回路 | |
| JPH0281090A (ja) | 電力回収回路 | |
| US6127875A (en) | Complimentary double pumping voltage boost converter | |
| JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
| JP2007288845A (ja) | チャージポンプ方式ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |