KR102634469B1 - 벅-부스트 컨버터 - Google Patents

Abstract

본 발명은 멀티 모드로 동작하는 벅-부스트 컨버터를 개시하며, 상대적으로 높은 전압을 갖는 노드와 부트스트랩 캐패시터 간의 차지 쉐어링을 수행함으로써 하이 사이드 스위치들의 정상적인 스위칭을 위한 전압 환경을 충족시킬 수 있다.

Description

벅-부스트 컨버터{BUCK-BOOST CONVERTER}

본 발명은 벅-부스트 컨버터에 관한 것으로서, 보다 상세하게는 멀티 모드로 동작하는 벅-부스트 컨버터에 관한 것이다.

자동차는 전원을 이용하는 다양한 부품들을 이용한다. 특히, 전기 자동차가 도입되면서, 자동차의 배터리 전원을 이용하는 부품들이 많아지고 있다.

상기한 부품들이 자동차의 배터리 전원을 이용하는 경우, 상기한 부품들이 동작하기 위해서 파워 관리 집적 회로(PMIC)에서 공급해주는 일정한 전원이 필요하다.

그러나, 자동차의 배터리 전원의 전압은 상황에 따라 크게 변할 수 있다. 그러므로, 입력 전압과 비교하여 더 낮거나 더 높은 전압을 모두 출력할 수 있는 벅-부스트 컨버터의 사용이 요구된다.

상기한 벅-부스트 컨버터는 효율을 높이기 위하여 하이 사이드 스위치(High side switch)로 NMOS 트랜지스터를 사용하는 경향이 있다. 하이 사이드 NMOS 트랜지스터를 구동하기 위해서, 입력 전압보다 높은 전압이 요구된다.

상기한 하이 사이드 NMOS 트랜지스터가 요구하는 조건을 충족시키기 위해서 부트스트랩(Bootstrap) 기법이 사용될 수 있다. 부트스트랩 기법은 스위칭할 때마다 부트스트랩 캐패시터에 전하가 충전되어 손쉽게 입력전압과 비교하여 높은 전압을 얻을 수 있다.

그러나, 부트스트랩 기법은 스위칭이 없을 때 부트스트랩 캐패시터를 충전하기 어렵다. 그러므로, 장시간 사용하지 않는 경우, 부트스트랩 캐패시터가 방전되어서 충전 전압이 낮아지고, 결국 하이 사이드 NMOS 트랜지스터는 낮은 부트스트랩 캐패시터의 충전 전압에 의하여 정상적으로 구동되기 어려워진다.

상기한 문제점을 해결하기 위한 선행기술로 미국 등록특허 US 10,020,735(명칭 : Efficient multi-mode DC-DC converter)가 개시된 바 있다.

그러나, 상기한 선행기술은 모드에 따라 스위치를 구동하는 전압을 다르게 사용하기 위하여 4개의 스위치와 차지 펌프(Charge Pump)들이 추가로 사용되었다.

일반적으로 부트스트랩 캐패시터는 집적회로 외부에 위치하면서 매우 큰 용량을 갖도록 설계된다.

따라서, 상기한 선행 기술은 집적회로 내부의 차지 펌프를 사용하여 집적회로 외부의 부트스트랩 캐패시터를 충전하는데 매우 많은 시간을 소요할 수 있다.

또한, 상기한 선행 기술은 부트스트랩 캐패시터를 충전하기 위해서 큰 용량의 차지 펌프용 캐패시터를 더 필요로 한다.

그러므로, 상기한 선행기술로 벅-부스트 컨버터를 구현하는 경우, 설계에 필요한 면적이 매우 넓게 요구되고 제조 원가가 상승하는 문제점이 있다.

따라서, 하이 사이드 스위치(High side switch)로 구성되는 NMOS 트랜지스터가 요구하는 전압 환경을 충족시킬 수 있는 벅-부스트 컨버터의 개발이 요구된다.

미국등록특허 US 10,020,735(명칭 : Efficient multi-mode DC-DC converter, 등록일 2018.7.10)

본 발명은 하이 사이드 스위치가 요구하는 전압 환경을 충족시키기 위하여, 상대적으로 높은 전압을 가진 노드를 이용하여 충전이 필요한 부트스트랩 캐패시터를 충전하는 벅-부스트 컨버터를 제공함을 목적으로 한다.

또한, 본 발명은 상대적으로 높은 전압을 가진 노드와 충전이 필요한 부트스트랩 캐패시터 간의 차지쉐어 기능을 제공하여, 하이 사이드 스위치의 정상적인 구동을 위해 충전이 필요한 부트스트랩 캐패시터를 충전하는 벅-부스트 컨버터를 제공함을 다른 목적으로 한다.

또한, 본 발명은 멀티 모드 중 하이 사이드 스위치가 스위칭되지 않는 모드에서 부트스트랩 캐패시터의 전압이 낮아지면, 상대적으로 높은 전압을 가진 노드와 부트스트랩 캐패시터 간의 차지쉐어 기능을 제공함으로써 하이 사이드 스위치의 정상적인 구동을 위해 부트스트랩 캐패시터를 충전하는 벅-부스트 컨버터를 제공함을 또다른 목적으로 한다.

본 발명의 벅-부스트 컨버터는, 인덕터; 하이 사이드의 제1 스위치의 구동을 위하여 제1 부트스트랩 전압을 제공받고, 상기 제1 스위치의 스위칭에 의하여 입력 전압에 대응하는 에너지를 상기 인덕터로 전달하는 벅 컨버팅 부; 상기 제1 부트스트랩 전압을 상기 벅 컨버팅 부에 제공하는 제1 부트스트랩 캐패시터; 하이 사이드의 제2 스위치의 구동을 위하여 제2 부트스트랩 전압을 제공받고, 상기 제2 스위치의 스위칭에 의하여 상기 인덕터의 에너지를 출력 전압으로 출력하는 부스트 컨버팅 부; 상기 제2 부트스트랩 전압을 상기 부스트 컨버팅 부에 제공하는 제2 부트스트랩 캐패시터; 및 상기 제1 부트스트랩 전압 및 상기 제2 부트스트랩 전압을 각각 센싱하고, 센싱 결과에 따라 상기 제1 부트스트랩 전압보다 높은 전압을 갖는 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 제1 차지 쉐어링과 상기 제2 부트스트랩 전압보다 높은 전압을 갖는 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 제2 차지 쉐어링을 선택적으로 수행하는 차지 쉐어부;를 포함함을 특징으로 한다.

또한, 본 발명의 벅-부스트 컨버터는, 인덕터; 벅 컨버팅 부에 포함되고, 제1 부트스트랩 전압에 의해 구동되며 제1 스위칭 신호를 제공하는 제1 구동부; 상기 벅 컨버팅 부에 포함되고, 상기 제1 스위칭 신호에 의해 입력 전압 라인과 상기 인덕터의 제1 단 사이를 스위칭하는 제1 스위치; 상기 제1 부트스트랩 전압이 인가되는 제1 부트스트랩 전압 라인과 상기 인덕터의 제1 단자 사이에 구성되며 상기 제1 부트스트랩 전압을 상기 제1 구동부에 제공하는 제1 부트스트랩 캐패시터; 부스트 컨버팅 부에 포함되고, 제2 부트스트랩 전압에 의해 구동되며 제2 스위칭 신호를 제공하는 제2 구동부; 상기 부스트 컨버팅 부에 포함되고, 상기 제2 스위칭 신호에 의해 출력 전압 라인과 상기 인덕터의 제2 단자 사이를 스위칭하는 제2 스위치; 상기 제2 부트스트랩 전압이 인가되는 제2 부트스트랩 전압 라인과 상기 인덕터의 제2 단자 사이에 구성되며 상기 제2 부트스트랩 전압을 상기 제2 구동부에 제공하는 제2 부트스트랩 캐패시터; 상기 제1 부트스트랩 전압을 센싱하고, 상기 제1 부트스트랩 전압이 미리 설정된 제1 기준 전압 이하이면 상기 제1 부트스트랩 전압보다 높은 전압을 갖는 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 제1 차지 쉐어링을 수행하는 제1 차지 쉐어 회로; 및 상기 제2 부트스트랩 전압을 센싱하고, 상기 제2 부트스트랩 전압이 미리 설정된 제2 기준 전압 이하이면 상기 제2 부트스트랩 전압보다 높은 전압을 갖는 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 제2 차지 쉐어링을 수행하는 제2 차지 쉐어 회로;를 포함함을 특징으로 한다.

본 발명에 의하면 벅-부스트 컨버터는 상대적으로 높은 전압을 가진 노드를 이용하여 충전이 필요한 부트스트랩 캐패시터를 충전하여서 하이 사이드 스위치가 요구하는 전압 환경을 충족시킬 수 있다.

또한, 본 발명에 의하면, 멀티 모드 중 하이 사이드 스위치가 스위칭되지 않는 모드에서 상대적으로 높은 전압을 가진 노드와 부트스트랩 캐패시터 간의 차지쉐어 기능에 의해 하이 사이드 스위치의 정상적인 스위칭이 가능하도록 부트스트랩 캐패시터를 충전할 수 있다.

그 결과, 본 발명은 설계에 필요한 면적을 넓게 요구하거나 제조 원가가 상승하는 부담없이 벅-부스트 컨버터의 하이 사이드 스위치가 요구하는 전압 환경을 충족시킬 수 있는 효과가 있다.

도 1은 본 발명의 벅-부스트 컨버터의 바람직한 실시예를 나타내는 회로도.
도 2는 도 1의 차지 제어부의 상세 블록도.
도 3은 도 2의 부트스트랩 전압 센싱부를 예시한 상세 회로도.
도 4는 도 3의 부트스트랩 전압 센싱부의 동작을 설명하기 위한 파형도.
도 5는 도 2의 차지 제어부를 예시한 상세 회로도.
도 6은 도 5의 차지 제어부의 동작을 설명하기 위한 파형도.
도 7은 도 5의 차지 제어부에 따른 부트스트랩 전압의 변화를 설명하기 위한 파형도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.

본 발명의 벅-부스트 컨버터는 충전이 필요한 부트스트랩 캐패시터와 비교하여 상대적으로 높은 전압을 가진 노드를 이용하여 하이 사이드 스위치가 요구하는 전압 환경을 충족시키도록 구성된다.

본 발명의 실시예는 적어도 벅 모드(Buck Mode)나 부스트 모드(Boost Mode)를 포함하는 멀티 모드로 동작하는 벅-부스트 컨버터를 개시한다.

예시적으로, 벅-부스트 컨버터의 모드는 입력 전압 Vin이 출력 전압 Vout보다 낮은 벅 모드, 입력 전압 Vin이 출력 전압 Vout보다 높은 부스트 모드, 및 벅-부스트 모드에서 입력 전압 Vin과 출력 전압 Vout이 실질적으로 동일한 벅-부스트 모드(Buck-Boost mode)로 구분될 수 있다.

상기한 모드들 중, 벅-부스트 모드의 경우, 벅 컨버팅 부와 부스트 컨버팅 부의 하이 사이드 스위치들과 로우 사이드 스위치들이 모두 스위칭 동작을 한다. 그러므로, 벅-부스트 모드의 경우, 벅 컨버팅 부의 부트스트랩 캐패시터와 부스트 컨버팅 부의 부트스트랩 캐패시터는 스위치들의 스위칭 동작에 의해 하이 사이드 스위치들의 동작에 필요한 충전 상태를 유지한다.

그러나, 부스트 모드의 경우, 벅 컨버팅 부의 하이 사이드 스위치와 로우 사이드 스위치가 스위칭하지 않는다. 그러므로, 부스트 모드에서, 벅 컨버팅 부의 부트스트랩 캐패시터는 장기간 사용되지 않아서 방전될 수 있으며 벅 컨버팅 부의 하이 사이드 스위치들의 동작에 필요한 충전 상태를 유지하기 어렵다.

또한, 벅 모드의 경우, 부스트 컨버팅 부의 하이 사이드 스위치와 로우 사이드 스위치가 스위칭하지 않는다. 그러므로, 벅 모드에서, 부스트 컨버팅 부의 부트스트랩 캐패시터는 장기간 사용되지 않아서 방전될 수 있으며 부스트 컨버팅 부의 하이 사이드 스위치들의 동작에 필요한 충전 상태를 유지하기 어렵다.

본 발명의 실시예는 상대적으로 높은 전압을 가진 노드와 부트스트랩 전압의 충전이 필요한 부트스트랩 캐패시터 간의 차지 쉐어 기능을 제공하도록 구성된다.

본 발명의 실시예는 상기한 차지 쉐어 기능에 의해 벅모드에서 부스트 컨버팅 부의 부트스트랩 캐패시터가 하이 사이드 스위치의 동작에 필요한 충전 상태를 유지할 수 있도록 하고 부스트 모드에서 벅 컨버팅 부의 부트스트랩 캐패시터가 하이 사이드 스위치의 동작에 필요한 충전 상태를 유지할 수 있도록 한다.

본 발명의 실시예의 구성은 도 1을 참조하여 설명한다.

본 발명의 실시예는 입력 전압 Vin을 변환하여 출력 전압 Vout으로 출력하기 위한 벅 컨버팅 부(10) 및 부스트 컨버팅 부(20)를 포함한다.

벅 컨버팅 부(10)는 부트스트랩 캐패시터(C1)와 연결되고, 부스트 컨버팅 부(20)는 부트스트랩 캐패시터(C2)와 연결된다.

그리고, 인덕터(L1)가 벅 컨버팅 부(10)와 부스트 컨버팅 부(20) 사이에 에너지 변환을 위하여 구성된다.

그리고, 차지 쉐어부(30)가 부트스트랩 캐패시터들(C1, C2)의 충전을 위하여 구성된다. 차지 쉐어부(30)에는 입력 전압 라인(IN), 출력 전압 라인(OUT), 부트스트랩 전압 라인(BST1), 및 부트스트랩 전압 라인(BST2)이 연결된다.

여기에서, 입력 전압 라인(IN)은 전력을 입력에 따라 입력 전압 Vin이 인가되는 노드를 형성하며, 출력 전압 라인(OUT)은 전력 출력에 따라 출력 전압 Vout이 인가되는 노드를 형성한다. 그리고, 부트스트랩 전압 Vbst1이 인가되는 부트스트랩 전압 라인(BST1)과 부트스트랩 전압 Vbst2이 인가되는 부트스트랩 전압 라인(BST2)은 부트스트랩 기법이 적용되어서 인덕터의 제1 및 제2 단자들(SW1, SW2)보다 부트스트랩 캐패시터들(C1, C2)의 양단 전압만큼 더 높은 전압을 유지하는 노드를 의미한다. 즉, 부트스트랩 전압 Vbst1은 부트스트랩 캐패시터(C1)의 양단 전압이며, 부트스트랩 전압 Vbst2는 부트스트랩 캐패시터(C2)의 양단 전압이다.

상기한, 벅 컨버팅 부(10), 부스트 컨버팅 부(20) 및 차지 쉐어부(30)는 하나의 집적 회로에 실장될 수 있으며, 부트스트랩 캐패시터들(C1, C2)은 큰 용량을 가지며 집적 회로의 외부에 구성될 수 있다.

한편, 벅 컨버팅 부(10)는 하이 사이드 스위치(M1), 하이 사이드 스위치(M1)의 구동을 위한 구동부(OP1), 로우 사이드 스위치(M3), 로우 사이드 스위치(M3)의 구동을 위한 구동부(OP3)를 포함한다. 부스트 컨버팅 부(20)는 하이 사이드 스위치(M2), 하이 사이드 스위치(M2)의 구동을 위한 구동부(OP2), 로우 사이드 스위치(M4), 로우 사이드 스위치(M4)의 구동을 위한 구동부(OP4)를 포함한다.

설명의 편의를 위하여, 하이 사이드 스위치(M1)는 제1 스위치(M1)로 호칭하고, 하이 사이드 스위치(M2)는 제2 스위치(M2)로 호칭하며, 로우 사이드 스위치(M3)는 제3 스위치(M3)로 호칭하고, 로우 사이드 스위치(M4)는 제4 스위치로 호칭한다.

하이 사이드의 제1 및 제2 스위치(M1, M2)는 효율을 고려하여 NMOS 트랜지스터로 구성된다. 그리고, 로우 사이드의 제3 및 제4 스위치(M3, M4)도 NMOS 트랜지스터로 구성된다.

그리고, 제1 스위치(M1)의 소스는 제3 스위치(M3)의 드레인에 연결되고, 제2 스위치(M2)의 소스는 제4 스위치(M4)의 드레인에 연결된다. 제1 스위치(M1)는 드레인에 입력 전압 라인(IN)을 통하여 입력 전압 Vin이 인가되고 게이트에 구동부(OP1)의 출력이 인가되도록 구성된다. 그리고, 제2 스위치(M2)는 드레인에 출력 전압 라인(OUT)을 통하여 출력 전압 Vout이 인가되고 게이트에 구동부(OP2)의 출력이 인가되도록 구성된다. 제3 스위치(M3)과 제4 스위치(M4)의 소스는 접지에 공통으로 연결된다. 그리고, 제3 스위치(M3)는 게이트에 구동부(OP3)의 출력이 인가되도록 구성되고, 제4 스위치(M4)는 게이트에 구동부(OP4)의 출력이 인가되도록 구성된다.

설명의 편의를 위하여, 구동부들(OP1, OP2, OP3, OP4)은 도 1에서 버퍼로 표시한다. 상기한 구동부들(OP1, OP2, OP3, OP4)은 모드에 따라 다르게 제공되는 스위칭 제어 신호들을 스위칭 신호들(도시되지 않음)로 구동하고, 각 스위칭 신호들을 해당 스위치들(M1, M2, M3, M4)의 게이트로 입력한다.

상기한 제1 내지 제4 스위치들(M1~M4)은 각 게이트에 입력되는 해당 스위칭 신호의 레벨에 따라 턴온 또는 턴오프된다. 벅 모드의 경우 제1 및 제3 스위치들(M1, M3)이 스위칭되고, 부스트 모드의 경우 제2 및 제4 스위치들(M2, M4)이 스위칭되며, 벅-부스트 모드의 경우 제1 내지 제4 스위치들(M1~M4)이 스위칭된다.

인덕터(L1)는 제1 단자(SW1)와 제2 단자(SW2)를 가지며, 인덕터(L1)의 제1 단자(SW1)는 제1 스위치(M1)의 소스와 제3 스위치(M3)의 드레인이 연결된 노드에 연결되고, 인덕터(L1)의 제2 단자(SW2)는 제2 스위치(M2)의 소스와 제4 스위치(M4)의 드레인이 연결된 노드에 연결된다.

인덕터(L1)는 벅 모드에 따른 제1 및 제3 스위치(M1, M3)의 스위칭, 부스트 모드에 따른 제2 및 제4 스위치(M1, M4)의 스위칭, 및 벅-부스트 모드에 따른 제1 내지 제4 스위치(M1~M4)의 스위칭에 의하여 입력 전압 라인(IN)과 출력 전압 라인(OUT) 간의 에너지 변환을 수행한다.

벅 컨버팅 부(10)의 하이 사이드 스위치인 제1 스위치(M1)의 안정적인 동작을 위하여 부트스트랩 캐패시터(C1)가 구성되고, 부스트 컨버팅 부(20)의 하이 사이드 스위치인 제2 스위치(M2)의 안정적인 동작을 위하여 부트스트랩 캐패시터(C2)가 구성된다.

부트스트랩 캐패시터(C1)는 양단 전압 즉 부트스트랩 전압 Vbst1을 구동부(OP1)의 구동 전압으로 제공하도록 구성된다. 보다 구체적으로, 부트스트랩 캐패시터(C1)는 일단이 부트스트랩 전압 라인(BST1)에 연결되고 타단이 인덕터(L1)의 제1 단자(SW1)에 연결된다. 그리고, 부트스트랩 전압 Vbst1을 제공받기 위하여, 구동부(P1)는 제1 구동전압 입력단이 부트스트랩 전압 라인(BST1)에 연결되고 제2 구동전압 입력단이 인덕터(L1)의 제1 단자(SW1)에 연결된다.

그리고, 부트스트랩 캐패시터(C2)는 양단 전압 즉 부트스트랩 전압 Vbst2를 구동부(OP2)의 구동 전압으로 제공하도록 구성된다. 보다 구체적으로, 부트스트랩 캐패시터(C2)는 일단이 부트스트랩 전압 라인(BST2)에 연결되고 타단이 인덕터(L1)의 제2 단자(SW2)에 연결된다. 그리고, 부트스트랩 전압 Vbst2를 제공받기 위하여, 구동부(P2)는 제1 구동전압 입력단이 부트스트랩 전압 라인(BST2)에 연결되고 제2 구동전압 입력단이 인덕터(L1)의 제2 단자(SW2)에 연결된다.

상기한 구성에 의하여, 구동부들(OP1, OP2)은 부트스트랩 전압들 Vbst1, Vbst2에 의해 스위칭 신호들을 구동하며, 제1 스위치(M1)는 구동부(OP1)의 스위칭 신호에 의해 동작하고, 제2 스위치(M2)는 구동부(OP2)의 스위칭 신호들에 의해 동작한다.

본 발명의 실시예는 상기한 구동부들(OP1, OP2) 및 제1 및 제2 스위치(M1, M2)의 안정적인 동작을 위한 차지 쉐어 기능을 수행하는 차지 쉐어부(30)를 구비한다.

이를 위하여, 차지 쉐어부(30)는 부트스트랩 전압 Vbst1 및 부트스트랩 전압 Vbst2를 각각 센싱하고, 센싱 결과에 따라 부트스트랩 전압 Vbst1보다 높은 전압을 갖는 제2 노드와 부트스트랩 캐패시터(C1) 간의 제1 차지 쉐어링과 부트스트랩 전압 Vbst2보다 높은 전압을 갖는 제1 노드와 부트스트랩 캐패시터(C2) 간의 제2 차지 쉐어링을 선택적으로 수행하도록 구성된다.

상기한 제1 차지 쉐어링은 제1 및 제3 스위치(M1, M3)가 스위칭하지 않는 부스트 모드의 활성화 상태의 부스트 모드 신호 BT에 대응하여 수행될 수 있고, 제2 차지 쉐어링은 제2 및 제4 스위치(M2, M4)가 스위칭하지 않는 벅 모드의 활성화 상태의 벅 모드 신호 BK에 대응하여 수행될 수 있다.

여기에서, 제1 노드(도 2의 HV1)는 부트스트랩 전압 Vbst1이 인가되는 부트스트랩 전압 라인(BST1)과 입력 전압 Vin이 인가되는 입력 전압 라인(IN)의 오아 결합에 의해 형성될 수 있다. 그리고, 제2 노드(도 2의 HV2)는 부트스트랩 전압 Vbst2이 인가되는 부트스트랩 전압 라인(BST2)과 출력 전압 Vout이 인가되는 출력 전압 라인(OUT)의 오아 결합에 의해 형성될 수 있다.

상기한 차지 쉐어부(30)는 도 2와 같이 제1 차지 쉐어 회로(40)와 제2 차지 쉐어 회로(50)를 포함할 수 있다.

상기한 제1 차지 쉐어 회로(40)와 제2 차지 쉐어 회로(50)의 구성은 도 2를 참조하여 보다 상세하게 설명한다.

제1 차지 쉐어 회로(40)는 부스트 모드에서 차지 쉐어 기능을 수행한다. 보다 구체적으로, 제1 차지 쉐어 회로(40)는 부트스트랩 전압 Vbst1을 센싱하고, 부스트 모드에서 부트스트랩 전압 Vbst1이 미리 설정된 제1 기준 전압 이하이면 제2 노드(HV2)와 부트스트랩 캐패시터(C1) 간의 제1 차지 쉐어링을 수행하도록 구성된다.

이를 위하여, 제1 차지 쉐어 회로(40)는 부트스트랩 전압 센싱부(42), 시프터(44) 및 차지 제어부(46)를 포함한다.

부트스트랩 전압 센싱부(42)는 부트스트랩 전압 Vbst1을 센싱하고, 부트스트랩 전압 Vbst1이 미리 설정된 제1 기준 전압 이하이면 활성화 상태의 제1 차지 제어 신호 NCK1를 제공하도록 구성된다. 여기에서, 부트스트랩 전압 센싱부(42)는 하이 전압으로 부트스트랩 전압 Vbst1을 이용하고 로우 전압으로 Vsw1을 이용하여 구동되도록 구성된다. 전압 Vsw1은 인덕터(L1)의 제1 단자(SW1)의 전위를 갖는 것으로 이해될 수 있다. 즉, 부트스트랩 전압 센싱부(42)는 부트스트랩 전압 Vbst1이 충전된 부트스트랩 캐패시터(C1)의 양단간 전압을 구동 전압으로 이용하여 동작되는 것으로 이해될 수 있다.

그리고, 시프터(44)는 제1 차지 제어 신호 NCK1의 구동 스케일을 변경하여 전달하도록 구성된다. 시프터(44)에서 출력되는 제1 차지 제어 신호는 부트스트랩 전압 센싱부(42)의 제1 차지 제어 신호 NCK1과 구분을 위하여 "NCK2"로 표시한다.

그리고, 차지 제어부(46)는 부스트 모드 신호 BT를 수신하는 모드 신호 입력단(MD), 제1 차지 제어 신호 NCK2를 수신하는 차지 제어 신호 입력단(NC), 제2 노드(HV2)에 연결되는 고전압 입력단(HV) 및 부트스트랩 캐패시터(C1)로 제1 차지 쉐어 전류 CS_BST2를 출력하는 차지 쉐어 출력단(CS) 및 접지 전압 Vss이 인가되는 접지단(GND)을 갖도록 구성된다.

상기한 구성에 의해서, 차지 제어부(46)는 부스트 모드 신호 BT와 시프터(44)를 통하여 전달되는 제1 차지 제어 신호 NCK2를 수신하고, 부스트 모드 신호 BT와 제1 차지 제어 신호 NCK2가 모두 활성화 상태이면 제2 노드(HV2)와 부트스트랩 캐패시터(C1) 간의 제1 차지 쉐어링을 수행한다.

여기에서, 다이오드(D1)를 통하여 인가되는 부트스트랩 전압 라인(BST2)의 부트스트랩 전압 Vbst2과 다이오드(D2)를 통하여 인가되는 출력 전압 라인(OUT)의 출력 전압 Vout 중 높은 레벨의 것이 제2 노드(HV2)의 전압으로 이용될 수 있다. 그리고, 제1 차지 쉐어링에 의한 제1 차지 쉐어 전류 CS_BST1은 차지 제어부(46)의 차지쉐어 출력단(CS)에서 다이오드(D3)를 통하여 부트스트랩 캐패시터(C1)로 공급된다.

한편, 제2 차지 쉐어 회로(50)는 벅 모드에서 차지 쉐어 기능을 수행한다. 보다 구체적으로, 제2 차지 쉐어 회로(50)는 부트스트랩 전압 Vbst2를 센싱하고, 벅 모드에서 부트스트랩 전압 Vbst2이 미리 설정된 제2 기준 전압 이하이면 제1 노드(HV1)와 부트스트랩 캐패시터(C2) 간의 제2 차지 쉐어링을 수행하도록 구성된다.

이를 위하여, 제2 차지 쉐어 회로(50)는 부트스트랩 전압 센싱부(52), 시프터(54) 및 차지 제어부(56)를 포함한다.

부트스트랩 전압 센싱부(52)는 부트스트랩 전압 Vbst2를 센싱하고, 부트스트랩 전압 Vbst2가 미리 설정된 제2 기준 전압 이하이면 활성화 상태의 제2 차지 제어 신호 NCT1를 제공하도록 구성된다. 여기에서, 부트스트랩 전압 센싱부(52)는 하이 전압으로 부트스트랩 전압 Vbst2를 이용하고 로우 전압으로 Vsw2를 이용하여 구동되도록 구성된다. 전압 Vsw2는 인덕터(L1)의 제2 단자(SW2)의 전위를 갖는 것으로 이해될 수 있다. 즉, 부트스트랩 전압 센싱부(52)는 부트스트랩 전압 Vbst2가 충전된 부트스트랩 캐패시터(C2)의 양단간 전압을 구동 전압으로 이용하여 동작되는 것으로 이해될 수 있다.

그리고, 시프터(54)는 제2 차지 제어 신호 NCT1의 구동 스케일을 변경하여 전달하도록 구성된다. 시프터(54)에서 출력되는 제2 차지 제어 신호는 부트스트랩 전압 센싱부(52)의 제2차지 제어 신호 NCT1과 구분을 위하여 "NCT2"로 표시한다.

그리고, 차지 제어부(56)는 벅 모드 신호 BK를 수신하는 모드 신호 입력단(MD), 제2 차지 제어 신호 NCT2를 수신하는 차지 제어 신호 입력단(NC), 제1 노드(HV1)에 연결되는 고전압 입력단(HV) 및 부트스트랩 캐패시터(C2)로 제2 차지 쉐어 전류 CS_BST2를 출력하는 차지 쉐어 출력단(CS) 및 접지 전압 Vss이 인가되는 접지단(GND)을 갖도록 구성된다.

상기한 구성에 의해서, 차지 제어부(56)는 벅 모드 신호 BK와 시프터(54)를 통하여 전달되는 제2 차지 제어 신호 NCT2를 수신하고, 벅 모드 신호 BK와 제2 차지 제어 신호 NCT2가 모두 활성화 상태이면 제1 노드(HV1)와 부트스트랩 캐패시터(C2) 간의 제2 차지 쉐어링을 수행한다.

여기에서, 다이오드(D4)를 통하여 인가되는 부트스트랩 전압 라인(BST1)의 부트스트랩 전압 Vbst1과 다이오드(D5)를 통하여 인가되는 입력 전압 라인(IN)의 입력 전압 Vin 중 높은 레벨의 것이 제1 노드(HV1)의 전압으로 이용될 수 있다. 그리고, 제2 차지 쉐어링에 의한 제2 차지 쉐어 전류 CS_BST2는 차지 제어부(56)의 차지쉐어 출력단(CS)에서 다이오드(D6)를 통하여 부트스트랩 캐패시터(C2)로 공급된다.

상기한 구성에서, 제1 차지 쉐어 회로(40)의 부트스트랩 전압 센싱부(42)의 제1 기준 전압과 제2 차지 쉐어 회로(50)의 부트스트랩 전압 센싱부(52)의 제2 기준 전압은 같거나 다른 레벨을 갖도록 설정될 수 있다.

상기한 구성에서, 제1 차지 쉐어 회로(40)와 제2 차지 쉐어 회로(50)의 부품으로 개시된 부트스트랩 전압 센싱부(42) 및 부트스트랩 전압 센싱부(52), 시프터(44) 및 시프터(54), 그리고 차지 제어부(46) 및 차지 제어부(56)는 입력 및 출력되는 신호가 상이할 뿐 실질적으로 동일하게 구성될 수 있다.

먼저, 부트스트랩 전압 센싱부들(42, 52)은 도 3과 같이 실시될 수 있다.

도 3의 실시예가 부트스트랩 전압 센싱부(42)로 적용되는 경우, 부트스트랩 전압 Vbst는 부트스트랩 전압 라인(BST1)의 부트스트랩 전압 Vst1에 해당되고, 전압 Vsw는 인덕터의 제1 단자(SW1)의 전압 Vsw1에 해당되며, 차지 제어 신호 NCKT는 제1 차지 제어 신호 NCK1에 해당하고, 기준 전압 Vref은 제1 기준 전압에 해당한다. 이와 달리, 도 3의 실시예가 부트스트랩 전압 센싱부(52)로 적용되는 경우, 부트스트랩 전압 Vbst는 부트스트랩 전압 라인(BST2)의 부트스트랩 전압 Vst2에 해당되고, 전압 Vsw는 인덕터의 제1 단자(SW2)의 전압 Vsw2에 해당되며, 차지 제어 신호 NCKT는 제1 차지 제어 신호 NCT1에 해당하고, 기준 전압 Vref는 제2 기준 전압에 해당한다.

부트스트랩 전압 센싱부들(42, 52)은 도 3과 같이 기준 전압원(43), 부트스트랩 전압 Vbst 및 전압 Vsw 간을 분압하는 직렬 연결된 저항들(R1~R3), 기준 전압 Vref과 피드백 전압 Vfb을 비교하는 비교기(COMP) 및 피드백 전압 Vfb에 히스테리시스(Hysteresis) 특성을 부가하기 위한 NMOS 트랜지스터(Q1)을 각각 포함한다.

기준 전압원(43)은 부트스트랩 전압 Vbst와 전압 Vsw의 전압 차에 따라 동작하며 정전압으로서 기준 전압 Vref를 제공하는 정전압 회로를 포함함이 바람직하다. 여기에서, 정전압 회로는 밴드갭 레퍼런스 회로(Bandgap Reference Circuit) 또는 제너 다이오드 등 다양하게 구성될 수 있다.

비교기(COMP)는 포지티브 단자(+)와 네가티브 단자(-)를 가지며, 포지티브 단자(+)에 기준 전압 Vref이 인가되고 네가티브 단자(-)에 피드백 전압 Vfb가 인가되도록 구성될 수 있다. 비교기(COMP)는 기준 전압 Vref이 피드백 전압 Vfb보다 높은 경우 하이 레벨의 차지 제어 신호 NCKT를 출력하고 반대로 기준 전압 Vref이 피드백 전압 Vfb보다 낮은 경우 로우 레벨의 차지 제어 신호 NCKT를 출력할 수 있다.

피드백 전압 Vfb은 저항(R3)과 저항(R2) 간에 분압된 전압이 이용될 수 있으며, 저항(R1)에 병렬로 연결된 NMOS 트랜지스터(Q1)의 동작에 의해 히스테리시스 특성을 가질 수 있다.

상기한 구성에 의하여, 도 3과 같이 구성되는 부트스트랩 전압 센싱부들(42, 52)은 도 4와 같이 동작될 수 있다.

정상적인 경우, 부트스트랩 캐패시터(C1) 또는 부트스트랩 캐피시터(C2)에 충전된 부트스트랩 전압 Vbst를 센싱한 피드백 전압 Vfb는 기준 전압 Vref보다 높은 상태를 유지한다.

그러나, 부스트 모드에서 부트스트랩 캐패시터(C1)가 점차 방전되거나 벅 모드에서 부트스트랩 캐피시터(C2)가 점차 방전되는 경우, 부트스트랩 전압 Vbst이 점차 낮아지고, 그에 따라 피드백 전압 Vfb도 점차 낮아진다.

비교기(COMP)는 부트스트랩 전압 Vbst이 점차 낮아지더라도 피드백 전압 Vfb이 기준 전압 Vref보다 높은 경우 로우 레벨의 차지 제어 신호 NCKT를 출력을 유지한다. 이때 NMOS 트랜지스터(Q1)도 턴오프 상태를 유지한다.

그러나, 부스트 모드 또는 벅 모드가 장시간 지속되어서 제1 스위치(M1) 및 제2 스위치(M2)의 스위칭이 장시간 이루어지지 않는 경우, 부트스트랩 전압 Vbst은 더욱 낮아지며, 결국 피드백 전압 Vfb이 기준 전압 Vref보다 낮아지고, 비교기(COMP)는 차지 쉐어링의 활성화를 위해 하이 레벨의 차지 제어 신호 NCKT를 출력한다. 차지 제어 신호 NCKT가 하이 레벨을 유지하는 것은 부트스트랩 캐패시터(C1) 또는 부트스트랩 캐피시터(C2)가 차지 쉐어링에 의해서 원하는 수준으로 상승될 때까지 유지된다.

한편, NMOS 트랜지스터(Q1)는 차지 제어 신호 NCKT가 로우 레벨에서 하이 레벨로 변환되면 턴온된다. NMOS 트랜지스터(Q1)가 턴온되면 저항(R1)을 바이패스하는 전류 경로가 형성된다. 그러므로, 피드백 전압 Vfb이 급격히 낮아진다.

이와 반대로, NMOS 트랜지스터(Q1)는 차지 제어 신호 NCKT가 하이 레벨에서 로우 레벨로 변환되면 턴오프된다. NMOS 트랜지스터(Q1)가 턴오프되면 저항(R1)을 바이패스하는 전류 경로가 사라진다. 그러므로, 피드백 전압 Vfb이 급격히 상승한다.

상기한 원리로, 부트스트랩 전압 센싱부(42) 및 부트스트랩 전압 센싱부(52)는 NMOS 트랜지스터(Q1)의 스위칭 동작에 의한 히스테리시스 기능을 가질 수 있고 히스테리시스 기능에 의해 높은 잡음 내성을 가질 수 있다.

상술한 도 3 및 도 4의 설명에 의한 차지 제어 신호 NCKT 즉, 부트스트랩 전압 센싱부들(42, 52)의 제1 차지 제어 신호 NCK1 또는 제2 차지 제어 신호 NCT1는 시프터(44) 또는 시프터(54)에 입력된다.

제1 차지 쉐어 회로(40)의 시프터(44)는 제1 차지 제어 신호 NCK1의 구동 스케일을 변경하고 제1 차지 제어 신호 NCK1에 대응하는 제1 차지 제어 신호 NCK2를 차지 제어부(46)의 차지 제어 신호 입력단(NC)에 입력한다. 또한, 제2 차지 쉐어 회로(50)의 시프터(54)는 제2 차지 제어 신호 NCT1의 구동 스케일을 변경하고 제2 차지 제어 신호 NCT1에 대응하는 제2 차지 제어 신호 NCT2를 차지 제어부(56)의 차지 제어 신호 입력단(NC)에 입력한다.

한편, 차지 제어부들(46, 56)은 도 5와 같이 실시될 수 있다.

도 5에서, BKT는 모드 신호 입력단(MD)를 통하여 입력되는 벅 모드 신호 BK 또는 부스트 모드 신호 BT를 의미하고, NCKT는 차지 제어 신호 입력단(NC)를 통하여 입력되는 제1 차지 제어 신호 NCK2 또는 제2 차지 제어 신호 NCT2를 의미하며, CS_BST는 차지 쉐어 출력단(CS)를 통하여 출력되는 제1 차지 쉐어 전류 CS_BST1 또는 제2 차지 쉐어 전류 CS_BST2를 의미한다.

도 5의 실시예는 인에이블 신호 EN가 인에이블 상태 즉 하이 레벨이면 차지 쉐어 전류 CS_BST가 차지 쉐어링을 위하여 출력된다.

도 5의 실시예는 상기한 인에이블 신호 EN의 생성을 위하여 입력 회로(47)를 구비하는 것으로 예시한다.

여기에서, 입력 회로(47)는 부스트 모드 신호 BT와 제1 차지 제어 신호 NCK2 모두 활성화 상태인 경우 또는 벅 모드 신호 BK와 제2 차지 제어 신호 NCT2 모두 활성화 상태인 경우 인에이블 상태 즉 하이 레벨로 인에이블 신호 EN를 출력하는 하나의 예일 뿐이며, 예시된 앤드 게이트와 같이 동일한 결과를 얻을 수 있는 다양한 회로로 변형 실시될 수 있다.

그리고, 도 5의 실시예는 상대적으로 높은 전압의 노드와 부트스트랩 캐패시터 간을 차지 쉐어링하기 위하여 스위칭하는 제1 스위칭 회로(T1) 및 인에이블 신호 EN에 의하여 제1 스위칭 회로(T1)의 게이트 전압을 변화시켜 제1 스위칭 회로(T1)의 동작을 제어하는 제2 스위칭 회로(T2)를 포함한다.

여기에서, 제1 스위칭 회로(T1)는 고전압 입력단(HV)에 연결되는 단자와 게이트 사이에 저항(R51) 및 캐패시터(C51)가 병렬로 연결되고 드레인 전류 Id를 차지 쉐어 전류 CS_BTS로 제공하도록 구성된다. 여기에서, 캐패시터(C51)는 저항(R51)의 양단에 접음에 의한 전압이 발생하는 것을 감쇠시키는 역할을 한다.

그리고, 제2 스위칭 회로(T2)는 게이트에 입력 회로(47)의 인에이블 신호 EN이 인가되고 드레인이 제1 스위칭 회로(T1)의 게이트에 연결되도록 구성된다.

상기한 구성에 의하여, 제2 스위칭 회로(T2)는 인에이블 신호 EN가 하이 레벨로 활성화되면 턴온되며, 그에 따라 전류 I1이 흐른다. 전류 I1에 의한 저항(R51) 양단의 전압 강하 값은 제1 스위칭 회로(T1)의 소스-게이트 간 전압 Vsg과 같다. 전류 I1에 의한 저항(R51) 양단의 전압 강하가 PMOS 트랜지스터인 제1 스위칭 회로(T1)가 동작할 수 있을 정도로 발생하면, 제1 스위칭 회로(T1)는 턴온된다.

제1 스위칭 회로(T1)가 턴온되면, 차지 쉐어링을 위한 차지 쉐어 전류 CS_BST의 흐름이 고전압 입력단(HV)에 연결된 상대적으로 높은 전압의 노드와 차지 쉐어 출력단(CS)에 연결된 부트스트랩 캐패시터 간에 개시된다.

그 후, 인에이블 신호 EN은 부스트 모드 신호 BT와 제1 차지 제어 신호 NCK2 중 어느 하나가 비활성화 상태인 (LOW) 경우 또는 벅 모드 신호 BK와 제2 차지 제어 신호 NCT2 중 어느 하나가 비활성화 상태인 (LOW) 상태인 경우 디스에이블 상태 즉 로우 레벨로 변경된다.

상기와 같이 인에이블 신호 EN이 로우 레벨로 변경되면, 제2 스위칭 회로(T2)가 턴오프되고, 제1 스위칭 회로(T1)가 턴오프되며, 결과적으로 차지 쉐어 전류 CS_BST의 흐름이 중단된다.

도 6은 상기한 인에이블 신호 EN 변화에 따른 제1 스위칭 회로(T1)의 소스-게이트 전압 Vsg의 변화 및 드레인 전류 Id의 변화를 예시한 것이다.

상기한 도 5 및 도 6의 설명에 의해, 차지 제어부(46)는 부스트 모드 신호 BT와 시프터(44)를 통하여 전달되는 제1 차지 제어 신호 NCK2를 수신한다. 그리고, 차지 제어부(46)는 벅 컨버팅 부(10)의 제1 스위치(M1) 및 제3 스위치(M3)가 스위칭하지 않는 부스트 모드의 경우 제1 차지 제어 신호 NCK2가 활성화 상태이면 제2 노드와 부트스트랩 캐패시터(C1) 간의 제1 차지 쉐어링을 수행한다. 이때, 제 2 노드에는 충전할 부트스트랩 캐패시터(C1) 보다 높은 출력 전압 Vout 또는 부트스트랩 전압 Vbst2이 인가될 수 있다.

또한, 도 5 및 도 6의 설명에 의해, 차지 제어부(56)는 벅 모드 신호 BK와 시프터(54)를 통하여 전달되는 제2 차지 제어 신호 NCT2를 수신한다. 그리고, 차지 제어부(56)는 부스트 컨버팅 부(20)의 제2 스위치(M2) 및 제4 스위치(M4)가 스위칭하지 않는 벅 모드의 경우 제2 차지 제어 신호 NCT2가 활성화 상태이면 제1 노드와 부트스트랩 캐패시터(C2) 간의 제2 차지 쉐어링을 수행한다. 이때, 제 1 노드에는 충전할 부트스트랩 캐패시터(C2) 보다 높은 입력 전압 Vin 또는 부트스트랩 전압 Vbst1이 인가될 수 있다.

한편, 도 5에서, 제3 스위칭 회로(T3)가 제1 스위칭 회로(T1)의 출력단에 더 연결된다. 그리고, 제3 스위칭 회로(T3)의 게이트는 인에이블 신호 EN가 인버터(INV)에 의해 반전되어 인가된다. 여기에서, 제3 스위칭 회로(T3)는 NMOS 트랜지스터로 구성될 수 있다.

상기한 구성에 의하여, 제1 및 제2 스위칭 회로(T2)가 턴오프일 때 제3 스위칭 회로(T3)는 인에이블 신호에 의하여 턴온된다. 이와 같이 턴온된 제3 스위칭 회로(T3)는 제1 스위칭 회로(T1)의 출력단의 전압을 고정하여 제1 스위칭 회로(T1)의 소스-드레인 전압이 음전압으로 되는 것을 방지한다.

한편, 도 7는 본 발명에 따른 벅-부스트 컨버터의 실시예의 동작을 위한 주요 파형도를 예시한 것이다.

도 7를 참조하면, 인에이블 신호 EN이 활성화되면, 제1 스위칭 회로(T1)의 소스-게이트 전압의 변화가 발생한다.

상기한 제1 스위칭 회로(T1)가 턴온된 동안, 차지 쉐어부(30)는 부트스트랩 전압 Vbst1보다 높은 전압을 갖는 제2 노드(HV2)와 부트스트랩 캐패시터(C1) 간의 제1 차지 쉐어링 또는 부트스트랩 전압 Vbst2보다 높은 전압을 갖는 제1 노드(HV1)와 부트스트랩 캐패시터(C2) 간의 제2 차지 쉐어링을 수행할 수 있다.

그러므로, 부트스트랩 캐패시터(C1) 또는 부트스트랩 캐피시터(C2)의 부트스트랩 전압 Vbst(Vbst1, Vbst2)는 제1 스위칭 회로(T1)가 턴온된 동안 충전되어서 상승하고 제1 스위칭 회로(T1)가 턴오프된 동안 방전하는 것을 주기적으로 반복함에 따라 일정치 이상의 충전 수준을 유지할 수 있다.

그러므로, 본 발명의 벅-부스트 컨버터는 멀티 모드 중 하이 사이드 스위치가 스위칭되지 않는 모드에서 상대적으로 높은 전압을 가진 노드와 부트스트랩 캐패시터 간의 차지 쉐어링을 수행할 수 있고, 그 결과 상대적으로 높은 전압을 가진 노드를 이용하여 충전이 필요한 부트스트랩 캐패시터를 충전할 수 있으며, 정상적인 스위칭을 위하여 하이 사이드 스위치가 요구하는 전압 환경을 충족시킬 수 있는 이점이 있다.

또한, 본 발명은 차지 펌핑을 위한 회로와 그에 필요한 캐패시터 등의 추가적인 설계의 필요없이 멀티 모드에서 충전이 필요한 부트스트랩 캐패시터를 충전하는 것을 구현할 수 있다. 그러므로 본 발명은 설계에 필요한 면적을 넓게 요구하거나 제조 원가가 상승하는 부담을 경감할 수 있다.

Claims (15)

1. 인덕터;
   하이 사이드의 제1 스위치의 구동을 위하여 제1 부트스트랩 전압을 제공받고, 상기 제1 스위치의 스위칭에 의하여 입력 전압에 대응하는 에너지를 상기 인덕터로 전달하는 벅 컨버팅 부;
   상기 제1 부트스트랩 전압을 상기 벅 컨버팅 부에 제공하는 제1 부트스트랩 캐패시터;
   하이 사이드의 제2 스위치의 구동을 위하여 제2 부트스트랩 전압을 제공받고, 상기 제2 스위치의 스위칭에 의하여 상기 인덕터의 에너지를 출력 전압으로 출력하는 부스트 컨버팅 부;
   상기 제2 부트스트랩 전압을 상기 부스트 컨버팅 부에 제공하는 제2 부트스트랩 캐패시터; 및
   상기 제1 부트스트랩 전압 및 상기 제2 부트스트랩 전압을 각각 센싱하고, 센싱 결과에 따라 상기 제1 부트스트랩 전압보다 높은 전압을 갖는 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 제1 차지 쉐어링과 상기 제2 부트스트랩 전압보다 높은 전압을 갖는 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 제2 차지 쉐어링을 선택적으로 수행하는 차지 쉐어부;를 포함함을 특징으로 하는 벅-부스트 컨버터.
2. 제1 항에 있어서,
   상기 제1 스위치 및 제2 스위치는 상기 벅 컨버팅 부와 상기 부스트 컨버팅 부의 하이사이드 스위치로 구성되며, NMOS 트랜지스터를 이용하여 구성되는 벅-부스트 컨버터.
3. 제1 항에 있어서,
   상기 제1 노드는 상기 제1 부트스트랩 전압이 인가되는 제1 부트스트랩 전압 라인과 상기 입력 전압이 인가되는 입력 전압 라인의 오아 결합에 의해 형성되며,
   상기 제2 노드는 상기 제2 부트스트랩 전압이 인가되는 제2 부트스트랩 전압 라인과 상기 출력 전압이 인가되는 출력 전압 라인의 오아 결합에 의해 형성되는 벅-부스트 컨버터.
4. 제1 항에 있어서, 상기 차지 쉐어부는,
   벅 모드 신호와 부스트 모드 신호를 수신하고,
   부스트 모드의 활성화 상태의 부스트 모드 신호에 대응하여 상기 제1 차지 쉐어링을 수행하고, 벅 모드의 활성화 상태의 벅 모드 신호에 대응하여 상기 제2 차지 쉐어링을 수행하는 벅-부스트 컨버터.
5. 제1 항에 있어서, 상기 차지 쉐어부는,
   상기 제1 부트스트랩 전압을 센싱하고, 상기 제1 부트스트랩 전압이 미리 설정된 제1 기준 전압 이하이면 상기 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 제1 차지 쉐어링을 수행하는 제1 차지 쉐어 회로; 및
   상기 제2 부트스트랩 전압을 센싱하고, 상기 제2 부트스트랩 전압이 미리 설정된 제2 기준 전압 이하이면 상기 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 제2 차지 쉐어링을 수행하는 제2 차지 쉐어 회로;를 포함하는 벅-부스트 컨버터.
6. 제5 항에 있어서, 상기 제1 차지 쉐어 회로는,
   상기 제1 부트스트랩 전압을 센싱하고, 상기 제1 부트스트랩 전압이 미리 설정된 제1 기준 전압 이하이면 활성화 상태의 제1 차지 제어 신호를 제공하는 제1 부트스트랩 전압 센싱부;
   상기 제1 차지 제어 신호의 구동 스케일을 변경하여 전달하는 제1 시프터; 및
   부스트 모드 신호와 상기 제1 시프터를 통하여 전달되는 상기 제1 차지 제어 신호를 수신하고, 상기 부스트 모드 신호와 상기 제1 차지 제어 신호가 모두 활성화 상태이면 상기 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 상기 제1 차지 쉐어링을 수행하는 제1 차지 제어부;를 포함하는 벅 부스트 컨버터.
7. 제6 항에 있어서,
   상기 제1 시프터는 상기 제1 차지 제어 신호를 상기 제1 부트스트랩 캐패시터의 양단 간 전압 차에 해당하는 제1 구동 스케일에서 상기 제1 노드와 접지 간의 전압 차에 해당하는 제2 구동 스케일을 갖도록 변경하여 출력하는 벅 부스트 컨버터.
8. 제6 항에 있어서, 상기 제1 차지 제어부는,
   상기 부스트 모드 신호와 상기 제1 차지 제어 신호를 앤드 조합하여 제1 인에이블 신호를 출력하는 제1 입력 회로;
   상기 제1 차지 쉐어링을 위하여, 상기 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 스위칭을 제어하는 제1 스위칭 회로;
   상기 제1 인에이블 신호에 의하여 상기 제1 스위칭 회로의 게이트 전압을 변화시켜 상기 제1 스위칭 회로의 동작을 제어하는 제2 스위칭 회로; 및
   상기 제1 스위칭 회로의 출력단에 연결되고, 상기 제1 인에이블 신호에 의하여 상기 제2 스위칭 회로가 턴오프일 때 턴온됨으로써 상기 제1 스위칭 회로의 출력단의 전압을 고정하여 상기 제1 스위칭 회로의 소스-드레인 전압이 음전압으로 되는 것을 방지하는 제3 스위칭 회로;를 포함하는 벅 부스트 컨버터.
9. 제5 항에 있어서, 상기 제2 차지 쉐어 회로는,
   상기 제2 부트스트랩 전압을 센싱하고, 상기 제2 부트스트랩 전압이 미리 설정된 제2 기준 전압 이하이면 활성화 상태의 제2 차지 제어 신호를 제공하는 제2 부트스트랩 전압 센싱부;
   상기 제2 차지 제어 신호의 구동 스케일을 변경하여 전달하는 제2 시프터; 및
   벅 모드 신호와 상기 제2 시프터를 통하여 전달되는 상기 제2 차지 제어 신호를 수신하고, 상기 벅 모드 신호와 상기 제2 차지 제어 신호가 모두 활성화 상태이면 상기 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 상기 제2 차지 쉐어링을 수행하는 제2 차지 제어부;를 포함하는 벅 부스트 컨버터.
10. 제9 항에 있어서,
    상기 제2 시프터는 상기 제2 차지 제어 신호를 상기 제2 부트스트랩 캐패시터의 양단 간 전압 차에 해당하는 제3 구동 스케일에서 상기 제2노드와 접지 간의 전압 차에 해당하는 제4 구동 스케일을 갖도록 변경하여 출력하는 벅 부스트 컨버터.
11. 제9 항에 있어서, 상기 제2 차지 제어부는,
    상기 벅 모드 신호와 상기 제2 차지 제어 신호를 앤드 조합하여 제2 인에이블 신호를 출력하는 제2 입력 회로;
    상기 제2 차지 쉐어링을 위하여, 상기 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 스위칭을 제어하는 제4 스위칭 회로;
    상기 제2 인에이블 신호에 의하여 상기 제4 스위칭 회로의 게이트 전압을 변화시켜 상기 제4 스위칭 회로의 동작을 제어하는 제5 스위칭 회로; 및
    상기 제4 스위칭 회로의 출력단에 연결되고, 상기 제2 인에이블 신호에 의하여 상기 제5 스위칭 회로가 턴오프일 때 턴온됨으로써 상기 제4 스위칭 회로의 출력단의 전압을 고정하여 상기 제4 스위칭 회로의 소스-드레인 전압이 음전압으로 되는 것을 방지하는 제6 스위칭 회로;를 포함하는 벅 부스트 컨버터.
12. 인덕터;
    벅 컨버팅 부에 포함되고, 제1 부트스트랩 전압에 의해 구동되며 제1 스위칭 신호를 제공하는 제1 구동부;
    상기 벅 컨버팅 부에 포함되고, 상기 제1 스위칭 신호에 의해 입력 전압 라인과 상기 인덕터의 제1 단 사이를 스위칭하는 제1 스위치;
    상기 제1 부트스트랩 전압이 인가되는 제1 부트스트랩 전압 라인과 상기 인덕터의 제1 단자 사이에 구성되며 상기 제1 부트스트랩 전압을 상기 제1 구동부에 제공하는 제1 부트스트랩 캐패시터;
    부스트 컨버팅 부에 포함되고, 제2 부트스트랩 전압에 의해 구동되며 제2 스위칭 신호를 제공하는 제2 구동부;
    상기 부스트 컨버팅 부에 포함되고, 상기 제2 스위칭 신호에 의해 출력 전압 라인과 상기 인덕터의 제2 단자 사이를 스위칭하는 제2 스위치;
    상기 제2 부트스트랩 전압이 인가되는 제2 부트스트랩 전압 라인과 상기 인덕터의 제2 단자 사이에 구성되며 상기 제2 부트스트랩 전압을 상기 제2 구동부에 제공하는 제2 부트스트랩 캐패시터;
    상기 제1 부트스트랩 전압을 센싱하고, 상기 제1 부트스트랩 전압이 미리 설정된 제1 기준 전압 이하이면 상기 제1 부트스트랩 전압보다 높은 전압을 갖는 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 제1 차지 쉐어링을 수행하는 제1 차지 쉐어 회로; 및
    상기 제2 부트스트랩 전압을 센싱하고, 상기 제2 부트스트랩 전압이 미리 설정된 제2 기준 전압 이하이면 상기 제2 부트스트랩 전압보다 높은 전압을 갖는 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 제2 차지 쉐어링을 수행하는 제2 차지 쉐어 회로;를 포함하는 벅-부스트 컨버터.
13. 제12 항에 있어서,
    상기 제1 노드는 상기 제1 부트스트랩 전압 라인과 상기 입력 전압 라인의 오아 결합에 의해 형성되며,
    상기 제2 노드는 상기 제2 부트스트랩 전압 라인과 상기 출력 전압 라인의 오아 결합에 의해 형성되는 벅-부스트 컨버터.
14. 제12 항에 있어서,
    상기 제1 차지 쉐어 회로는 부스트 모드가 활성화 상태에서 상기 제1 차지 쉐어링을 수행하고,
    상기 제2 차지 쉐어 회로는 벅 모드가 활성화 상태에서 상기 제2 차지 쉐어링을 수행하는 벅-부스트 컨버터.
15. 제2 항에 있어서,
    상기 제1 차지 쉐어 회로는,
    상기 제1 부트스트랩 전압을 센싱하고, 상기 제1 부트스트랩 전압이 미리 설정된 제1 기준 전압 이하이면 활성화 상태의 제1 차지 제어 신호를 제공하는 제1 부트스트랩 전압 센싱부;
    상기 제1 차지 제어 신호의 구동 스케일을 변경하여 전달하는 제1 시프터; 및
    부스트 모드 신호와 상기 제1 시프터를 통하여 전달되는 상기 제1 차지 제어 신호를 수신하고, 상기 부스트 모드 신호와 상기 제1 차지 제어 신호가 모두 활성화 상태이면 상기 제2 노드와 상기 제1 부트스트랩 캐패시터 간의 상기 제1 차지 쉐어링을 수행하는 제1 차지 제어부;를 포함하고,
    상기 제2 차지 쉐어 회로는,
    상기 제2 부트스트랩 전압을 센싱하고, 상기 제2 부트스트랩 전압이 미리 설정된 제2 기준 전압 이하이면 활성화 상태의 제2 차지 제어 신호를 제공하는 제2 부트스트랩 전압 센싱부;
    상기 제2 차지 제어 신호의 구동 스케일을 변경하여 전달하는 제2 시프터; 및
    벅 모드 신호와 상기 제2 시프터를 통하여 전달되는 상기 제2 차지 제어 신호를 수신하고, 상기 벅 모드 신호와 상기 제2 차지 제어 신호가 모두 활성화 상태이면 상기 제1 노드와 상기 제2 부트스트랩 캐패시터 간의 상기 제2 차지 쉐어링을 수행하는 제2 차지 제어부;를 포함하는 벅 부스트 컨버터.

Images