JPH07245555A - 電圧／周波数変換装置 - Google Patents
電圧／周波数変換装置Info
- Publication number
- JPH07245555A JPH07245555A JP6034391A JP3439194A JPH07245555A JP H07245555 A JPH07245555 A JP H07245555A JP 6034391 A JP6034391 A JP 6034391A JP 3439194 A JP3439194 A JP 3439194A JP H07245555 A JPH07245555 A JP H07245555A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input voltage
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電圧／周波数変換装置にあって、積分器の演
算増幅器がオフセット電圧を持っていても、直線誤差を
少なくすることを目的とする。 【構成】 入力電圧Ｅとマイナス基準電圧ＶSSとによる
合成電流Ｉ3 の充電電荷を、入力電圧Ｅによる積分にて
放電させ、逆極性入力電圧ＥＮとプラス基準電圧ＶDDと
による合成電流Ｉ3 の充電電荷を、逆極性入力電圧ＥＮ
による積分にて放電させて、この充放電を繰返すことに
より、演算増幅器の入力オフセット電圧により影響を少
なくした。
算増幅器がオフセット電圧を持っていても、直線誤差を
少なくすることを目的とする。 【構成】 入力電圧Ｅとマイナス基準電圧ＶSSとによる
合成電流Ｉ3 の充電電荷を、入力電圧Ｅによる積分にて
放電させ、逆極性入力電圧ＥＮとプラス基準電圧ＶDDと
による合成電流Ｉ3 の充電電荷を、逆極性入力電圧ＥＮ
による積分にて放電させて、この充放電を繰返すことに
より、演算増幅器の入力オフセット電圧により影響を少
なくした。
Description
【０００１】
【産業上の利用分野】本発明は、電子式電力量計などに
使用される入力電圧を入力電圧に対応する周波数に変換
する電圧／周波数変換装置に関する。
使用される入力電圧を入力電圧に対応する周波数に変換
する電圧／周波数変換装置に関する。
【０００２】
【従来の技術】入力電圧を入力電圧に対応する周波数に
変換する電圧／周波数変換装置の従来例を図７に示す。
また、図８は図７の各部の波形を示す。図７は入力電圧
Ｅに対して入力電流Ｉ1 と基準電流Ｉ2 との合成電流Ｉ
3 を得る選択器８を備え、この選択器８の合成電流Ｉ3
を積分して積分電圧Ａを得る積分器１を更に備え、つい
で積分電圧Ａを基準電圧ＡＧと比較しこの積分電圧Ａが
基準電圧ＡＧより高い場合ロウレベルを出力し低い場合
ハイレベルを出力するコンパレータ２を備え、そして、
コンパレータ２の出力信号Ｊと信号Ｋが一致しないでパ
ルス信号ＣＬＫがロウレベルからハイレベルに変化した
場合に選択信号Ｋを出力するＪＫフリップ・フロップを
有する選択信号発生器３を備える。なお、この選択信号
Ｋは前述の選択器８の基準電流Ｉ2 を流すスイッチＳＷ
１を制御する。また、図中５は、パルス信号発生器であ
る。
変換する電圧／周波数変換装置の従来例を図７に示す。
また、図８は図７の各部の波形を示す。図７は入力電圧
Ｅに対して入力電流Ｉ1 と基準電流Ｉ2 との合成電流Ｉ
3 を得る選択器８を備え、この選択器８の合成電流Ｉ3
を積分して積分電圧Ａを得る積分器１を更に備え、つい
で積分電圧Ａを基準電圧ＡＧと比較しこの積分電圧Ａが
基準電圧ＡＧより高い場合ロウレベルを出力し低い場合
ハイレベルを出力するコンパレータ２を備え、そして、
コンパレータ２の出力信号Ｊと信号Ｋが一致しないでパ
ルス信号ＣＬＫがロウレベルからハイレベルに変化した
場合に選択信号Ｋを出力するＪＫフリップ・フロップを
有する選択信号発生器３を備える。なお、この選択信号
Ｋは前述の選択器８の基準電流Ｉ2 を流すスイッチＳＷ
１を制御する。また、図中５は、パルス信号発生器であ
る。
【０００３】かかる回路構成において、選択信号発生器
３のＪＫフリップ・フロップ３１の出力信号Ｋがハイレ
ベルのときスイッチＳＷ１は閉じ、積分器１のコンデン
サＣ１に流れ込む電流Ｉ3 は Ｉ3 ＝Ｉ1 −Ｉ2 （＜０） Ｉ1 ＜Ｉ2 となり、積分器１はプラス方向に積分を始める。積分器
１の出力電圧Ａが基準電位ＡＧより高くなるとコンパレ
ータ２の出力信号Ｊはロウレベルになる。コンパレータ
２の出力信号ＪがロウレベルになるとＪＫフリップ・フ
ロップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。
３のＪＫフリップ・フロップ３１の出力信号Ｋがハイレ
ベルのときスイッチＳＷ１は閉じ、積分器１のコンデン
サＣ１に流れ込む電流Ｉ3 は Ｉ3 ＝Ｉ1 −Ｉ2 （＜０） Ｉ1 ＜Ｉ2 となり、積分器１はプラス方向に積分を始める。積分器
１の出力電圧Ａが基準電位ＡＧより高くなるとコンパレ
ータ２の出力信号Ｊはロウレベルになる。コンパレータ
２の出力信号ＪがロウレベルになるとＪＫフリップ・フ
ロップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。
【０００４】ＪＫフリップ・フロップ３１の出力信号Ｋ
がロウレベルのときスイッチＳＷ１は開き、積分器１の
コンデンサＣ１に流れ込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 （＞０） となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力信号Ｊはハイレベルになる。ＪＫフリッ
プ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがハイレベルのと
きスイッチＳＷ１は閉じ最初の状態に戻る。
がロウレベルのときスイッチＳＷ１は開き、積分器１の
コンデンサＣ１に流れ込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 （＞０） となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力信号Ｊはハイレベルになる。ＪＫフリッ
プ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがハイレベルのと
きスイッチＳＷ１は閉じ最初の状態に戻る。
【０００５】ここで、スイッチＳＷ１が閉じているとき
積分器１のコンデンサＣ１に蓄えられる電荷量Ｑ1 は、 Ｑ1 ＝（Ｉ2 −Ｉ1 ）×Ｔ1 となる。一方、スイッチＳＷ１が開いているとき積分器
１のコンデンサＣ１から放電される電荷量Ｑ2 は、 Ｑ2 ＝Ｉ1 ×Ｔ2 となる。そして、充放電の電荷量Ｑ1 とＱ2 とは等しい
ので、 （Ｉ2 −Ｉ1 ）×Ｔ1 ＝Ｉ1 ×Ｔ2 Ｉ1 ×（Ｔ1 ＋Ｔ2 ）＝Ｉ2 ×Ｔ1 １／（Ｔ1 ＋Ｔ2 ）＝Ｉ1 ／（Ｉ2 ×Ｔ1 ） となる。ここで、Ｔ1 はパルス信号ＣＬＫの周波数ｆ
CLK からＴ1 ＝１／ｆCLKとなって一定である。
積分器１のコンデンサＣ１に蓄えられる電荷量Ｑ1 は、 Ｑ1 ＝（Ｉ2 −Ｉ1 ）×Ｔ1 となる。一方、スイッチＳＷ１が開いているとき積分器
１のコンデンサＣ１から放電される電荷量Ｑ2 は、 Ｑ2 ＝Ｉ1 ×Ｔ2 となる。そして、充放電の電荷量Ｑ1 とＱ2 とは等しい
ので、 （Ｉ2 −Ｉ1 ）×Ｔ1 ＝Ｉ1 ×Ｔ2 Ｉ1 ×（Ｔ1 ＋Ｔ2 ）＝Ｉ2 ×Ｔ1 １／（Ｔ1 ＋Ｔ2 ）＝Ｉ1 ／（Ｉ2 ×Ｔ1 ） となる。ここで、Ｔ1 はパルス信号ＣＬＫの周波数ｆ
CLK からＴ1 ＝１／ｆCLKとなって一定である。
【０００６】また、積分器１の演算増幅器ＯＰ１の−入
力電位は、この演算増幅器ＯＰ１の入力オフセット電圧
を零とした場合基準電位はＡＧとなるので、基準電流Ｉ
2 はマイナス基準電位ＶSSと抵抗器Ｒ２とから、Ｉ2 ＝
ＶSS／Ｒ２となり一定となる。また、入力電流Ｉ1 は電
圧／周波数変換装置の入力電圧Ｅと抵抗器Ｒ１とからＩ
1 ＝Ｅ／Ｒ１となる。この結果、電圧／周波数変換装置
の出力周波数ｆは、前掲の式を代入すると次のようにな
る。
力電位は、この演算増幅器ＯＰ１の入力オフセット電圧
を零とした場合基準電位はＡＧとなるので、基準電流Ｉ
2 はマイナス基準電位ＶSSと抵抗器Ｒ２とから、Ｉ2 ＝
ＶSS／Ｒ２となり一定となる。また、入力電流Ｉ1 は電
圧／周波数変換装置の入力電圧Ｅと抵抗器Ｒ１とからＩ
1 ＝Ｅ／Ｒ１となる。この結果、電圧／周波数変換装置
の出力周波数ｆは、前掲の式を代入すると次のようにな
る。
【０００７】
【数１】 ｆ＝１／（Ｔ1 ＋Ｔ2 ） ＝Ｉ1 ／（Ｉ2 ×Ｔ1 ）＝（Ｅ×Ｒ２×ｆCLK ）／（ＶSS×Ｒ１） こうして出力周波数ｆは入力電圧Ｅに比例した値とな
る。
る。
【０００８】
【発明が解決しようとする課題】上述の説明では演算増
幅器ＯＰ１の入力オフセット電圧を零としているが、通
常入力オフセット電圧Ｖを持っており、この場合演算増
幅器ＯＰ１の−入力電位はＶとなる。このため、電圧／
周波数変換装置の出力周波数ｆE は次式となる。
幅器ＯＰ１の入力オフセット電圧を零としているが、通
常入力オフセット電圧Ｖを持っており、この場合演算増
幅器ＯＰ１の−入力電位はＶとなる。このため、電圧／
周波数変換装置の出力周波数ｆE は次式となる。
【数２】 ｆE ＝１／（Ｔ1 ×Ｔ2 ） ＝｛（Ｅ−Ｖ）×Ｒ２×ｆCLK ｝／｛（ＶSS＋Ｖ）×Ｒ１｝ この結果、電圧／周波数変換装置の直線性が悪くなる。
演算増幅器ＯＰ１が入力オフセット電圧を持っていた場
合の入力電圧Ｅと直線性誤差ＥRRの関係は次式となり、
図９の特性を有する。
演算増幅器ＯＰ１が入力オフセット電圧を持っていた場
合の入力電圧Ｅと直線性誤差ＥRRの関係は次式となり、
図９の特性を有する。
【０００９】 ＥRR＝（ｆE −ｆ）×１００／ｆ ［％］ 本発明はこのような従来の問題を解決するためになされ
たものであり、積分器１の演算増幅器ＯＰ１が入力オフ
セット電圧Ｖを持っていた場合でも直線性誤差が非常に
少ない電圧／周波数変換装置を提供することを目的とす
る。
たものであり、積分器１の演算増幅器ＯＰ１が入力オフ
セット電圧Ｖを持っていた場合でも直線性誤差が非常に
少ない電圧／周波数変換装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上述の目的を達成する本
発明は、入力電圧に基づく入力電流と通電をオンオフ制
御される基準電流との合成電流を積分器にて積分し、こ
の積分値を基準値と比較した変化時点に基づき、上記基
準電流通電用スイッチを制御させて上記積分器を逆方向
に積分する動作を繰返すことにより入力電圧に比例した
出力周波数を得る装置において、上記入力電圧を印加す
る他に、この入力電圧に対して逆極性入力電圧を加える
手段と、上記入力電圧に対して上記基準電流通電用スイ
ッチとしてマイナス基準電圧に接続するスイッチと、上
記逆極性入力電圧に対して上記基準電流通電用スイッチ
としてプラス基準電圧に接続するスイッチとを有し、上
記入力電圧及び逆極性入力電圧双方に基づき得られた周
波数から平均周波数を得ることを要旨とする。
発明は、入力電圧に基づく入力電流と通電をオンオフ制
御される基準電流との合成電流を積分器にて積分し、こ
の積分値を基準値と比較した変化時点に基づき、上記基
準電流通電用スイッチを制御させて上記積分器を逆方向
に積分する動作を繰返すことにより入力電圧に比例した
出力周波数を得る装置において、上記入力電圧を印加す
る他に、この入力電圧に対して逆極性入力電圧を加える
手段と、上記入力電圧に対して上記基準電流通電用スイ
ッチとしてマイナス基準電圧に接続するスイッチと、上
記逆極性入力電圧に対して上記基準電流通電用スイッチ
としてプラス基準電圧に接続するスイッチとを有し、上
記入力電圧及び逆極性入力電圧双方に基づき得られた周
波数から平均周波数を得ることを要旨とする。
【００１１】また、請求項１記載の発明において、出力
周波数の出力数に基づき制御信号ａ，ｂ，ｃを発生する
手段と、この制御信号のうち所定の状態内にあることを
示す制御信号ａの範囲内にて積分器の出力電圧変化点が
あるとき選択信号Ｋを出力する選択信号発生器と、制御
信号ａの反転、位相ずれの制御信号ｃ，ｂ及び選択信号
Ｋに基づき、入力電圧とマイナス基準電圧との合成電
圧、あるいは逆極性入力電圧とプラス基準電圧との合成
電圧、入力電圧あるいは逆極性入力電圧のいずれかを積
分器に加える選択手段と、を有することを要旨とする。
周波数の出力数に基づき制御信号ａ，ｂ，ｃを発生する
手段と、この制御信号のうち所定の状態内にあることを
示す制御信号ａの範囲内にて積分器の出力電圧変化点が
あるとき選択信号Ｋを出力する選択信号発生器と、制御
信号ａの反転、位相ずれの制御信号ｃ，ｂ及び選択信号
Ｋに基づき、入力電圧とマイナス基準電圧との合成電
圧、あるいは逆極性入力電圧とプラス基準電圧との合成
電圧、入力電圧あるいは逆極性入力電圧のいずれかを積
分器に加える選択手段と、を有することを要旨とする。
【００１２】さらに、請求項２記載の発明において、出
力周波数によらず制御信号ａ，ｂ，ｃを所定の周期によ
る切換え信号に基づいて発生するよう切換え信号発生器
を備えたことを要旨とする。
力周波数によらず制御信号ａ，ｂ，ｃを所定の周期によ
る切換え信号に基づいて発生するよう切換え信号発生器
を備えたことを要旨とする。
【００１３】
【作用】入力電圧とマイナス基準電圧とによる合成電流
の充電電荷を、入力電圧の積分にて放電させ（プラス積
分周期）、逆極性入力電圧とプラス基準電圧とによる合
成電流の充電電荷を、逆極性入力電圧の積分にて放電さ
せ（マイナス積分周期）ており、このプラス積分周期と
マイナス積分周期とが相補的に所定数ごとに繰返され
る。これらの充電と放電に要する時間はそれぞれ入力電
圧と逆極性入力電圧に正比例するので、この動作の繰り
返しによって得られる選択信号Ｋの出力周期は入力電圧
に正比例する。このような手段を講じたことにより、入
力電圧および逆極性入力電圧も対応する周波数に変換で
きるので、積分手段の演算増幅器が入力オフセット電圧
を持っていた場合でも直線性誤差を非常に少なくするこ
とができる。
の充電電荷を、入力電圧の積分にて放電させ（プラス積
分周期）、逆極性入力電圧とプラス基準電圧とによる合
成電流の充電電荷を、逆極性入力電圧の積分にて放電さ
せ（マイナス積分周期）ており、このプラス積分周期と
マイナス積分周期とが相補的に所定数ごとに繰返され
る。これらの充電と放電に要する時間はそれぞれ入力電
圧と逆極性入力電圧に正比例するので、この動作の繰り
返しによって得られる選択信号Ｋの出力周期は入力電圧
に正比例する。このような手段を講じたことにより、入
力電圧および逆極性入力電圧も対応する周波数に変換で
きるので、積分手段の演算増幅器が入力オフセット電圧
を持っていた場合でも直線性誤差を非常に少なくするこ
とができる。
【００１４】
【実施例】ここで、図１〜図６を参照して本発明の実施
例を説明する。なお、図７と同一部分には同符号を付
す。図１は本発明の一実施例を示す回路図である。同図
において、Ｅは周波数に変換する電圧入力端子及び入力
電圧双方を示す。また、ＡＧは基準電位である。
例を説明する。なお、図７と同一部分には同符号を付
す。図１は本発明の一実施例を示す回路図である。同図
において、Ｅは周波数に変換する電圧入力端子及び入力
電圧双方を示す。また、ＡＧは基準電位である。
【００１５】１は選択器８から供給される電流を積分し
て積分電圧Ａを出力する積分器であって、演算増幅器Ｏ
Ｐ１およびコンデンサＣ１から構成されている。コンパ
レータ２は積分器１の出力電圧を基準電位ＡＧと比較
し、積分器１の出力電圧が基準電位ＡＧより高い場合ロ
ウレベル、低い場合ハイレベルの信号を出力する。
て積分電圧Ａを出力する積分器であって、演算増幅器Ｏ
Ｐ１およびコンデンサＣ１から構成されている。コンパ
レータ２は積分器１の出力電圧を基準電位ＡＧと比較
し、積分器１の出力電圧が基準電位ＡＧより高い場合ロ
ウレベル、低い場合ハイレベルの信号を出力する。
【００１６】選択信号発生器３は、ＸＯＲゲート３２と
ＪＫフリップ・フロップ３１とから構成され、ＸＯＲゲ
ート３２はコンパレータ２の出力信号Ｂと後述の制御信
号発生器４からの制御信号ａとが一致しないことを検出
して出力する不一致検出器であり、ＪＫフリップ・フロ
ップ３１は不一致検出器３２の出力信号Ｊを入力端子Ｊ
の、パルス信号ＣＬＫを入力端子ＣＫの、そして出力端
子Ｑの出力信号を入力端子Ｋの、各々入力信号としてい
るＪＫフリップ・フロップであり、信号Ｊと信号Ｋが一
致しないときパルス信号ＣＬＫがロウレベルからハイレ
ベルに変化した場合選択信号Ｋを出力する。
ＪＫフリップ・フロップ３１とから構成され、ＸＯＲゲ
ート３２はコンパレータ２の出力信号Ｂと後述の制御信
号発生器４からの制御信号ａとが一致しないことを検出
して出力する不一致検出器であり、ＪＫフリップ・フロ
ップ３１は不一致検出器３２の出力信号Ｊを入力端子Ｊ
の、パルス信号ＣＬＫを入力端子ＣＫの、そして出力端
子Ｑの出力信号を入力端子Ｋの、各々入力信号としてい
るＪＫフリップ・フロップであり、信号Ｊと信号Ｋが一
致しないときパルス信号ＣＬＫがロウレベルからハイレ
ベルに変化した場合選択信号Ｋを出力する。
【００１７】制御信号発生器４は、選択信号発生器３の
ＪＫフリップ・フロップ出力Ｋを入力として制御信号
ａ，ｂ，ｃを発生する回路であり、選択信号発生器３の
出力信号を入力信号とするインバータ４１と、出力端子
ＱＮと入力端子Ｄが接続されインバータ４１の出力信号
を入力端子ＣＫの入力信号としているＤフリップ・フロ
ップ４２と、Ｄフリップ・フロップ４２の出力信号ｂを
入力端子Ｄ、選択信号発生器３の出力信号Ｋを入力端子
ＣＫの各々入力信号としているＤフリップ・フロップ４
３から構成されている。
ＪＫフリップ・フロップ出力Ｋを入力として制御信号
ａ，ｂ，ｃを発生する回路であり、選択信号発生器３の
出力信号を入力信号とするインバータ４１と、出力端子
ＱＮと入力端子Ｄが接続されインバータ４１の出力信号
を入力端子ＣＫの入力信号としているＤフリップ・フロ
ップ４２と、Ｄフリップ・フロップ４２の出力信号ｂを
入力端子Ｄ、選択信号発生器３の出力信号Ｋを入力端子
ＣＫの各々入力信号としているＤフリップ・フロップ４
３から構成されている。
【００１８】また、７は電圧入力端子Ｅから入力された
入力電圧Ｅの極性を反転した逆極性入力電圧ＥＮを発生
する反転増幅器であって、演算増幅器ＯＰ３および抵抗
器Ｒ３，Ｒ４から構成されている。
入力電圧Ｅの極性を反転した逆極性入力電圧ＥＮを発生
する反転増幅器であって、演算増幅器ＯＰ３および抵抗
器Ｒ３，Ｒ４から構成されている。
【００１９】選択器８は図７のものと異なり、制御信号
発生器４からの制御信号ｃに基づいて入力電圧Ｅと反転
増幅器の出力である逆極性入力電圧ＥＮとを相補的に切
換えて入力し入力電流Ｉ1 を生成するものであり、また
制御信号発生器４からの制御信号ｂ及び選択信号発生器
３からの選択信号Ｋに基づいてプラス基準電圧ＶDD又は
マイナス基準電圧ＶSSを入力して基準電流Ｉ2 を生成
し、入力電流Ｉ1 と基準電流Ｉ2 との合成電流Ｉ3 を積
分器１に供給するものである。
発生器４からの制御信号ｃに基づいて入力電圧Ｅと反転
増幅器の出力である逆極性入力電圧ＥＮとを相補的に切
換えて入力し入力電流Ｉ1 を生成するものであり、また
制御信号発生器４からの制御信号ｂ及び選択信号発生器
３からの選択信号Ｋに基づいてプラス基準電圧ＶDD又は
マイナス基準電圧ＶSSを入力して基準電流Ｉ2 を生成
し、入力電流Ｉ1 と基準電流Ｉ2 との合成電流Ｉ3 を積
分器１に供給するものである。
【００２０】ここで、選択器８は制御信号ｂを入力信号
とするインバータ８３と、制御信号ｂおよび選択信号Ｋ
を入力信号とするＡＮＤゲート８１と、インバータ８３
の出力信号および選択信号Ｋを入力信号とするＡＮＤゲ
ート８２と、ＡＮＤゲート８１の出力信号がハイレベル
のとき閉じるスイッチＳＷ１と、ＡＮＤゲート８２の出
力信号がハイレベルのとき閉じるスイッチＳＷ２と、制
御信号ｃを入力信号とするインバータ８４と、制御信号
ｃがハイレベルのとき閉じるＳＷ３と、インバータ８４
の出力信号がハイレベルのとき閉じるＳＷ４と、抵抗器
Ｒ１，Ｒ２から構成されている。なお、図中５は所定の
周期でパルス信号ＣＬＫを発生するパルス信号発生器で
あって、水晶振動子などから構成されている。
とするインバータ８３と、制御信号ｂおよび選択信号Ｋ
を入力信号とするＡＮＤゲート８１と、インバータ８３
の出力信号および選択信号Ｋを入力信号とするＡＮＤゲ
ート８２と、ＡＮＤゲート８１の出力信号がハイレベル
のとき閉じるスイッチＳＷ１と、ＡＮＤゲート８２の出
力信号がハイレベルのとき閉じるスイッチＳＷ２と、制
御信号ｃを入力信号とするインバータ８４と、制御信号
ｃがハイレベルのとき閉じるＳＷ３と、インバータ８４
の出力信号がハイレベルのとき閉じるＳＷ４と、抵抗器
Ｒ１，Ｒ２から構成されている。なお、図中５は所定の
周期でパルス信号ＣＬＫを発生するパルス信号発生器で
あって、水晶振動子などから構成されている。
【００２１】次に、以上の構成の回路について図２に示
す各部の波形のタイムチャートを参照しつつ動作を説明
する。ここで、制御信号発生器４の制御信号ｃがハイレ
ベル区間をプラス積分周期、制御信号ｃがロウレベル区
間をマイナス積分周期と呼ぶ。
す各部の波形のタイムチャートを参照しつつ動作を説明
する。ここで、制御信号発生器４の制御信号ｃがハイレ
ベル区間をプラス積分周期、制御信号ｃがロウレベル区
間をマイナス積分周期と呼ぶ。
【００２２】プラス積分周期では、制御信号ｃがハイレ
ベルであるから選択器８のスイッチＳＷ３が閉じ、抵抗
器Ｒ１には入力電圧Ｅが入力される。更に、選択信号発
生器３のＪＫフリップ・フロップ３１の出力信号Ｋがハ
イレベルのときＤフリップ・フロップ４２の出力である
制御信号ｂがハイレベルとなり選択器８内のアンドゲー
ト８１の出力によってスイッチＳＷ１が閉じる。したが
って、抵抗器Ｒ２にはマイナス基準電圧ＶSSが接続され
る。
ベルであるから選択器８のスイッチＳＷ３が閉じ、抵抗
器Ｒ１には入力電圧Ｅが入力される。更に、選択信号発
生器３のＪＫフリップ・フロップ３１の出力信号Ｋがハ
イレベルのときＤフリップ・フロップ４２の出力である
制御信号ｂがハイレベルとなり選択器８内のアンドゲー
ト８１の出力によってスイッチＳＷ１が閉じる。したが
って、抵抗器Ｒ２にはマイナス基準電圧ＶSSが接続され
る。
【００２３】この結果、積分器１のコンデンサＣ１に流
れ込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 −Ｉ2 （＜０） Ｉ1 ＜Ｉ2 となり、積分器１はプラス方向に積分を開始する。
れ込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 −Ｉ2 （＜０） Ｉ1 ＜Ｉ2 となり、積分器１はプラス方向に積分を開始する。
【００２４】積分器１の出力電圧Ａが基準電位ＡＧより
高くなるとコンパレータ２の出力信号Ｂはロウレベルに
なる。コンパレータ２の出力信号Ｂがロウレベルになる
と制御信号ａがロウレベルであるため不一致検出器３２
の出力信号Ｊはロウレベルとなり、ＪＫフリップ・フロ
ップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがロウレベルのと
きスイッチＳＷ１は開き、積分器１のコンデンサＣ１に
流れ込む電流Ｉ3は Ｉ3 ＝Ｉ1 （＞０） となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力信号Ｂはハイレベルになる。コンパレー
タ２の出力信号Ｂがハイレベルになると制御信号ａがロ
ウレベルであるため不一致検出器３２の出力信号Ｊはハ
イレベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。この
とき、制御信号ｃはハイレベルからロウレベルに変わり
マイナス積分周期に移る。ここで、 Ｉ1 ＝Ｅ／Ｒ１ Ｉ2 ＝ＶSS／Ｒ２ である。従って、プラス積分周期の電圧／周波数変換装
置の出力周波数ｆp は、
高くなるとコンパレータ２の出力信号Ｂはロウレベルに
なる。コンパレータ２の出力信号Ｂがロウレベルになる
と制御信号ａがロウレベルであるため不一致検出器３２
の出力信号Ｊはロウレベルとなり、ＪＫフリップ・フロ
ップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがロウレベルのと
きスイッチＳＷ１は開き、積分器１のコンデンサＣ１に
流れ込む電流Ｉ3は Ｉ3 ＝Ｉ1 （＞０） となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力信号Ｂはハイレベルになる。コンパレー
タ２の出力信号Ｂがハイレベルになると制御信号ａがロ
ウレベルであるため不一致検出器３２の出力信号Ｊはハ
イレベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。この
とき、制御信号ｃはハイレベルからロウレベルに変わり
マイナス積分周期に移る。ここで、 Ｉ1 ＝Ｅ／Ｒ１ Ｉ2 ＝ＶSS／Ｒ２ である。従って、プラス積分周期の電圧／周波数変換装
置の出力周波数ｆp は、
【数３】 ｆp ＝１／（Ｔ1 ＋Ｔ2 ）＝（Ｅ×Ｒ２×ｆCLK ）／（ＶSS×Ｒ１） となる。
【００２５】マイナス積分周期では、制御信号ｃがロウ
レベルであるからＳＷ４が閉じ、抵抗器Ｒ１には反転増
幅器７で入力電圧Ｅの極性を反転した逆極性入力電圧Ｅ
Ｎが入力される。ＪＫフリップ・フロップ３１の出力信
号Ｋがハイレベルのとき制御信号ｂがロウレベルである
からスイッチＳＷ２が閉じ抵抗器Ｒ２にはプラス基準電
位ＶDDが接続される。積分器１のコンデンサＣ１に流れ
込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 −Ｉ2 （＞０） Ｉ1 ＞Ｉ2 となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力Ｂはハイレベルになる。コンパレータ２
の出力信号Ｂがハイレベルになると制御信号ａがハイレ
ベルであるため不一致検出器３２の出力信号Ｊはロウレ
ベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがロウレベルのと
きスイッチＳＷ２は開き、積分器１のコンデンサＣ１に
流れ込む電流Ｉ3は、 Ｉ3 ＝Ｉ1 （＜０） となり、積分器１はプラス方向に積分を始める。積分器
１の出力電圧Ａが基準電位ＡＧより高くなるとコンパレ
ータ２の出力信号Ｂはロウレベルになる。コンパレータ
２の出力信号Ｂがロウレベルになると制御信号ａがハイ
レベルであるため不一致検出器３２の出力信号Ｊはハイ
レベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。この
とき、制御信号ｃはロウレベルからハイレベルに変わり
プラス積分周期に移る。ここで、 Ｉ1 ＝ＥＮ／Ｒ１＝−Ｅ／Ｒ１ Ｉ2 ＝ＶDD／Ｒ２＝−ＶSS／Ｒ２ である。従って、マイナス積分周期の電圧／周波数変換
装置の出力周波数ｆm は次式となる。
レベルであるからＳＷ４が閉じ、抵抗器Ｒ１には反転増
幅器７で入力電圧Ｅの極性を反転した逆極性入力電圧Ｅ
Ｎが入力される。ＪＫフリップ・フロップ３１の出力信
号Ｋがハイレベルのとき制御信号ｂがロウレベルである
からスイッチＳＷ２が閉じ抵抗器Ｒ２にはプラス基準電
位ＶDDが接続される。積分器１のコンデンサＣ１に流れ
込む電流Ｉ3 は、 Ｉ3 ＝Ｉ1 −Ｉ2 （＞０） Ｉ1 ＞Ｉ2 となり、積分器１はマイナス方向に積分を始める。積分
器１の出力電圧Ａが基準電位ＡＧより低くなるとコンパ
レータ２の出力Ｂはハイレベルになる。コンパレータ２
の出力信号Ｂがハイレベルになると制御信号ａがハイレ
ベルであるため不一致検出器３２の出力信号Ｊはロウレ
ベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ロウレベル Ｋ：ハイレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはロウレベルとなる。ＪＫ
フリップ・フロップ３１の出力信号Ｋがロウレベルのと
きスイッチＳＷ２は開き、積分器１のコンデンサＣ１に
流れ込む電流Ｉ3は、 Ｉ3 ＝Ｉ1 （＜０） となり、積分器１はプラス方向に積分を始める。積分器
１の出力電圧Ａが基準電位ＡＧより高くなるとコンパレ
ータ２の出力信号Ｂはロウレベルになる。コンパレータ
２の出力信号Ｂがロウレベルになると制御信号ａがハイ
レベルであるため不一致検出器３２の出力信号Ｊはハイ
レベルとなり、ＪＫフリップ・フロップ３１の入力は Ｊ：ハイレベル Ｋ：ロウレベル（＝Ｑ出力） となり、パルス信号ＣＬＫの立ち上がりでＪＫフリップ
・フロップ３１の出力信号Ｋはハイレベルとなる。この
とき、制御信号ｃはロウレベルからハイレベルに変わり
プラス積分周期に移る。ここで、 Ｉ1 ＝ＥＮ／Ｒ１＝−Ｅ／Ｒ１ Ｉ2 ＝ＶDD／Ｒ２＝−ＶSS／Ｒ２ である。従って、マイナス積分周期の電圧／周波数変換
装置の出力周波数ｆm は次式となる。
【００２６】
【数４】 ｆm ＝１／（Ｔ1 ＋Ｔ2 ）＝（−Ｅ×Ｒ２×ｆCLK ）／（−ＶSS×Ｒ１） 以上述べた、プラス積分周期とマイナス積分周期とを相
補的に切換えることにより、電圧／周波数変換装置の出
力平均周波数ｆは次式となる。
補的に切換えることにより、電圧／周波数変換装置の出
力平均周波数ｆは次式となる。
【００２７】
【数５】 ｆ＝（ｆp ＋ｆm ）／２＝｛（Ｅ×Ｒ２）／（ＶSS×Ｒ１） ＋（−Ｅ×Ｒ２）／（−ＶSS×Ｒ１）｝×ｆCLK ／２ ＝（Ｅ×Ｒ２×ｆCLK ）／（ＶSS×Ｒ１） この結果、入力電圧Ｅに正比例した周波数を得る。
【００２８】ここで、積分器１の演算増幅器ＯＰ１が入
力オフセット電圧Ｖを有している場合、演算増幅器ＯＰ
１の−入力電位はＶとなる。従ってこの場合の出力周波
数ｆE は次式となる。
力オフセット電圧Ｖを有している場合、演算増幅器ＯＰ
１の−入力電位はＶとなる。従ってこの場合の出力周波
数ｆE は次式となる。
【００２９】
【数６】 ｆE ＝｛［（Ｅ−Ｖ）×Ｒ２］／［（ＶSS＋Ｖ）×Ｒ１］ ＋［（−Ｅ−Ｖ）×Ｒ２］／［（−ＶSS＋Ｖ）×Ｒ１］｝ ×ｆCLK ／２ ＝（Ｅ×ＶSS＋Ｖ2 ）／（ＶSS2 −Ｖ2 ） ×（Ｒ２）／（Ｒ１）×ｆCLK この式から判明するように、マイナス基準電位ＶSSを演
算増幅器ＯＰ１の入力オフセット電圧Ｖより十分大きく
することによって、入力オフセット電圧Ｖの電圧／周波
数変換装置の出力周波数への影響を少なくできる。
算増幅器ＯＰ１の入力オフセット電圧Ｖより十分大きく
することによって、入力オフセット電圧Ｖの電圧／周波
数変換装置の出力周波数への影響を少なくできる。
【００３０】こうして、本実施例によれば入力電圧Ｅの
極性を反転した逆極性電圧も対応する周波数に変換でき
るので、積分器１の演算増幅器ＯＰ１が入力オフセット
電圧Ｖを持っていた場合でも直線性誤差の非常に少ない
高精度な電圧／周波数変換装置を得ることができる。
極性を反転した逆極性電圧も対応する周波数に変換でき
るので、積分器１の演算増幅器ＯＰ１が入力オフセット
電圧Ｖを持っていた場合でも直線性誤差の非常に少ない
高精度な電圧／周波数変換装置を得ることができる。
【００３１】図１、図２では制御信号発生器４にてＤフ
リップ・フロップ４２，４３を備えて周波数信号Ｆ（信
号Ｋ）が１パルス出力される度にプラス積分周期マイナ
ス積分周期とを切り換えたものであるが、図３、図４で
は制御信号発生器４にてＤフリップ・フロップ４２，４
３，４４を備えており、周波数信号Ｆが２パルス出力さ
れる毎にプラス積分周期とマイナス積分周期とを切換え
た例を示している。
リップ・フロップ４２，４３を備えて周波数信号Ｆ（信
号Ｋ）が１パルス出力される度にプラス積分周期マイナ
ス積分周期とを切り換えたものであるが、図３、図４で
は制御信号発生器４にてＤフリップ・フロップ４２，４
３，４４を備えており、周波数信号Ｆが２パルス出力さ
れる毎にプラス積分周期とマイナス積分周期とを切換え
た例を示している。
【００３２】図５、図６は、本発明の更に他の実施例を
示すもので、図５に示す回路中にて切換え信号発生器６
は、所定の周期で切り換え信号ＣＮＴを発生してＤフリ
ップ・フロップ４２のＤ入力を生成するものであり、パ
ルス信号ＣＬＫを入力信号として、パルス信号ＣＬＫが
所定の回数入力される毎にハイレベル信号とロウレベル
信号を交互に出力する分周器などで構成されている。
示すもので、図５に示す回路中にて切換え信号発生器６
は、所定の周期で切り換え信号ＣＮＴを発生してＤフリ
ップ・フロップ４２のＤ入力を生成するものであり、パ
ルス信号ＣＬＫを入力信号として、パルス信号ＣＬＫが
所定の回数入力される毎にハイレベル信号とロウレベル
信号を交互に出力する分周器などで構成されている。
【００３３】制御信号ａ，ｂ，ｃを発生する制御信号発
生器４は、選択信号発生器３の出力信号Ｋを入力信号と
するインバータ４１と、切換え信号発生器６の出力信号
ＣＮＴを入力端子Ｄ、インバータ４１の出力信号を入力
端子ＣＫそれぞれの入力信号としているＤフリップ・フ
ロップ４２と、このＤフリップ・フロップ４２の出力信
号ｂを入力端子Ｄ、選択信号発生器３の出力信号Ｋを入
力端子ＣＫそれぞれの入力信号としているＤフリップ・
フロップ４３とから構成される。
生器４は、選択信号発生器３の出力信号Ｋを入力信号と
するインバータ４１と、切換え信号発生器６の出力信号
ＣＮＴを入力端子Ｄ、インバータ４１の出力信号を入力
端子ＣＫそれぞれの入力信号としているＤフリップ・フ
ロップ４２と、このＤフリップ・フロップ４２の出力信
号ｂを入力端子Ｄ、選択信号発生器３の出力信号Ｋを入
力端子ＣＫそれぞれの入力信号としているＤフリップ・
フロップ４３とから構成される。
【００３４】よって、所定の時間毎にプラス積分周期と
マイナス積分周期とを交互に切換えられるので、図１と
同様の効果を得ることができる。また、反転増幅器７は
入力電圧Ｅの極性を反転した逆極性入力電圧ＥＮが入力
される場合は必要ない。
マイナス積分周期とを交互に切換えられるので、図１と
同様の効果を得ることができる。また、反転増幅器７は
入力電圧Ｅの極性を反転した逆極性入力電圧ＥＮが入力
される場合は必要ない。
【００３５】
【発明の効果】以上説明したように本発明によれば、積
分器の演算増幅器がオフセット電圧を持っていたとして
もプラス・マイナスの各積分周期ごとに相補的に信号を
取り込んで、オフセットを無くすようにできるので、直
線性誤差の極めて少ない高精度な変換器を得ることがで
きる。
分器の演算増幅器がオフセット電圧を持っていたとして
もプラス・マイナスの各積分周期ごとに相補的に信号を
取り込んで、オフセットを無くすようにできるので、直
線性誤差の極めて少ない高精度な変換器を得ることがで
きる。
【図１】一実施例の回路図である。
【図２】図１のタイムチャートである。
【図３】変形例の回路図である。
【図４】図３のタイムチャートである。
【図５】他の実施例の回路図である。
【図６】図５のタイムチャートである。
【図７】従来例の回路図である。
【図８】図７のタイムチャートである。
【図９】直線性誤差の特性線図である。
１ 積分器 ２ 比較器 ３ 選択信号発生器 ４ 制御信号発生器 ５ パルス信号発生器 ６ 切換え信号発生器 ７ 反転増幅器 ８ 選択器 ＯＰ１，ＯＰ２，ＯＰ３ 演算増幅器 ４１，８３，８４ インバータ ４２，４３，４４ Ｄフリップ・フロップ ３１ ＪＫフリップ・フロップ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ スイッチ
Claims (3)
- 【請求項１】 入力電圧に基づく入力電流と通電をオン
オフ制御される基準電流との合成電流を積分器にて積分
し、この積分値を基準値と比較した変化時点に基づき、
上記基準電流通電用スイッチを制御させて上記積分器を
逆方向に積分する動作を繰返すことにより入力電圧に比
例した出力周波数を得る装置において、 上記入力電圧を印加する他に、この入力電圧に対して逆
極性入力電圧を加える手段と、上記入力電圧に対して上
記基準電流通電用スイッチとしてマイナス基準電圧に接
続するスイッチと、上記逆極性入力電圧に対して上記基
準電流通電用スイッチとしてプラス基準電圧に接続する
スイッチとを有し、上記入力電圧及び逆極性入力電圧双
方に基づき得られた周波数から平均周波数を得ることを
特徴とする電圧／周波数変換装置。 - 【請求項２】 出力周波数の出力数に基づき制御信号
ａ，ｂ，ｃを発生する手段と、この制御信号のうち所定
の状態内にあることを示す制御信号ａの範囲内にて積分
器の出力電圧変化点があるとき選択信号Ｋを出力する選
択信号発生器と、制御信号ａの反転、位相ずれの制御信
号ｃ，ｂ及び選択信号Ｋに基づき、入力電圧とマイナス
基準電圧との合成電圧、あるいは逆極性入力電圧とプラ
ス基準電圧との合成電圧、入力電圧あるいは逆極性入力
電圧のいずれかを積分器に加える選択手段と、を有する
ことを特徴とする請求項１記載の電圧／周波数変換装
置。 - 【請求項３】 出力周波数によらず制御信号ａ，ｂ，ｃ
を所定の周期による切換え信号に基づいて発生するよう
切換え信号発生器を備えたことを特徴とする請求項２記
載の電圧／周波数変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03439194A JP3532237B2 (ja) | 1994-03-04 | 1994-03-04 | 電圧／周波数変換装置 |
| DE69531752T DE69531752T2 (de) | 1994-03-04 | 1995-03-02 | Spannungs-Frequenzwandler |
| EP95301344A EP0670499B1 (en) | 1994-03-04 | 1995-03-02 | Voltage to frequency converter |
| US08/398,650 US5495193A (en) | 1994-03-04 | 1995-03-03 | Voltage to frequency converter |
| KR1019950004420A KR0148070B1 (ko) | 1994-03-04 | 1995-03-04 | 전압-주파수 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03439194A JP3532237B2 (ja) | 1994-03-04 | 1994-03-04 | 電圧／周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245555A true JPH07245555A (ja) | 1995-09-19 |
| JP3532237B2 JP3532237B2 (ja) | 2004-05-31 |
Family
ID=12412876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03439194A Expired - Fee Related JP3532237B2 (ja) | 1994-03-04 | 1994-03-04 | 電圧／周波数変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5495193A (ja) |
| EP (1) | EP0670499B1 (ja) |
| JP (1) | JP3532237B2 (ja) |
| KR (1) | KR0148070B1 (ja) |
| DE (1) | DE69531752T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3275547B2 (ja) * | 1994-07-01 | 2002-04-15 | 株式会社デンソー | 電圧−周波数変換回路 |
| US5917346A (en) * | 1997-09-12 | 1999-06-29 | Alfred E. Mann Foundation | Low power current to frequency converter circuit for use in implantable sensors |
| JP2001520391A (ja) | 1997-10-15 | 2001-10-30 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | 接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器 |
| US6088608A (en) | 1997-10-20 | 2000-07-11 | Alfred E. Mann Foundation | Electrochemical sensor and integrity tests therefor |
| US6388248B1 (en) * | 2000-07-06 | 2002-05-14 | Eaton Corporation | Control voltage isolation system for electrical rotating apparatus utilizing fiber optics and associated method |
| WO2002021689A2 (en) * | 2000-09-01 | 2002-03-14 | Honeywell International Inc. | Multi-channel precision synchronous voltage-to-frequency converter |
| JP2006226992A (ja) * | 2005-01-21 | 2006-08-31 | Sanyo Electric Co Ltd | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧変更方法 |
| DE102005010622B3 (de) * | 2005-03-08 | 2006-03-30 | Infineon Technologies Ag | Verfahren sowie Anordnung zur Frequenzmodulation und/oder Frequenzumtastung |
| JP5368626B2 (ja) * | 2010-02-19 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| CN106353578A (zh) * | 2016-08-29 | 2017-01-25 | 惠州三华工业有限公司 | 一种自动化智能高压测试仪 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2128883B2 (de) * | 1971-06-11 | 1973-11-15 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zur Messung des elektrischen Verbrauchs entsprechend der jeweiligen Energieflußrichtung (Lieferung und Bezug) mit einem elektronischen kWh Zahler |
| YU35812B (en) * | 1975-03-26 | 1981-06-30 | Iskra Zp Z O Sub O | Voltage/frequency converter circuit |
| CH601803A5 (ja) * | 1976-08-25 | 1978-07-14 | Landis & Gyr Ag | |
| US4672236A (en) * | 1985-05-08 | 1987-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage-to-frequency converter circuit |
| JPS6276302A (ja) * | 1985-09-28 | 1987-04-08 | Toshiba Corp | 電圧−周波数変換回路 |
| DE3800265A1 (de) * | 1988-01-08 | 1989-07-20 | Philips Patentverwaltung | Spannungs-frequenz-umsetzer und seine verwendung in einer lichtwellenleiter-uebertragungsanordnung |
| US4942401A (en) * | 1989-02-24 | 1990-07-17 | John Fluke Mfg. Co., Inc. | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset |
| US4992673A (en) * | 1989-02-24 | 1991-02-12 | John Fluke Mfg. Co., Inc. | Fast settling voltage to frequency converter for high speed analog to digital conversion |
| EP0387686A3 (de) * | 1989-03-17 | 1993-03-17 | Siemens Aktiengesellschaft | Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens |
| US5019936A (en) * | 1989-03-31 | 1991-05-28 | Square D Company | Voltage-to-frequency squared circuit |
| US5126743A (en) * | 1990-05-25 | 1992-06-30 | New Sd, Inc. | System and method for converting a DSB input signal to a frequency encoded output signal |
| JPH1198114A (ja) * | 1997-09-19 | 1999-04-09 | Smk Corp | Ｓｓ伝送装置 |
-
1994
- 1994-03-04 JP JP03439194A patent/JP3532237B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-02 DE DE69531752T patent/DE69531752T2/de not_active Expired - Fee Related
- 1995-03-02 EP EP95301344A patent/EP0670499B1/en not_active Expired - Lifetime
- 1995-03-03 US US08/398,650 patent/US5495193A/en not_active Expired - Fee Related
- 1995-03-04 KR KR1019950004420A patent/KR0148070B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5495193A (en) | 1996-02-27 |
| KR0148070B1 (ko) | 1998-12-01 |
| JP3532237B2 (ja) | 2004-05-31 |
| KR950027412A (ko) | 1995-10-16 |
| EP0670499A1 (en) | 1995-09-06 |
| DE69531752T2 (de) | 2004-07-01 |
| EP0670499B1 (en) | 2003-09-17 |
| DE69531752D1 (de) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| JP3532237B2 (ja) | 電圧／周波数変換装置 | |
| US3942110A (en) | Analog to pulse rate converter | |
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| JPS60256227A (ja) | 位相制御回路を具える電気回路装置 | |
| JP3311208B2 (ja) | 電圧／周波数変換器 | |
| JP3417517B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JP2979934B2 (ja) | ディジタル温度補償発振器 | |
| CN112088491A (zh) | 调制器 | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| JPH0426251B2 (ja) | ||
| JPH0139250B2 (ja) | ||
| JPH02312313A (ja) | 電流制御発振器回路 | |
| JP3606959B2 (ja) | デューティ比可変のパルス信号発生回路 | |
| JP2890552B2 (ja) | 周波数トランスデューサ | |
| JPH03207114A (ja) | レベル識別回路 | |
| KR940001027Y1 (ko) | 가변 진폭 삼각파 발생기 | |
| KR0138318B1 (ko) | 듀티 사이클 조정장치 | |
| JPH0477350B2 (ja) | ||
| JPS585613B2 (ja) | 位相同期ル−プ | |
| JPH01198114A (ja) | 電圧−周波数変換装置 | |
| JPH1127050A (ja) | 電圧−周波数コンバータおよびそれを用いた周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
| LAPS | Cancellation because of no payment of annual fees |