DE102005010622B3

DE102005010622B3 - Verfahren sowie Anordnung zur Frequenzmodulation und/oder Frequenzumtastung

Info

Publication number: DE102005010622B3
Application number: DE200510010622
Authority: DE
Inventors: Anton Brückler
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-03-08
Filing date: 2005-03-08
Publication date: 2006-03-30
Anticipated expiration: 2025-03-09

Abstract

Die Erfindung betrifft ein Verfahren sowie eine Anordnung zur Frequenzmodulation und/oder Frequenzumtastung. Aus einem ersten Ausgangssignal (U¶Q1¶) und einem Modulationssignal (U¶Mod¶) wird ein erstes Summen- oder Differenzsignal (U¶D1¶) gebildet und nachfolgend integriert. Sobald das integrierte Signal (U¶I1¶) ein erstes Schwellsignal (GND) über- oder unterschreitet, wird synchron zu einem Takt (2C1) das erste Ausgangssignal (U¶Q1¶) aus seinem ersten Zustand (high, V¶cc¶) in einen zweiten Zustand (low, GND) verbracht. Danach wird das nun entstehende erste Summen- oder Differenzsignal (U¶D1¶) während zweier Taktzyklen integriert. Aus einem zweiten Ausgangssignal (U¶Q2¶) und dem Modulationssignal (U¶Mod¶) wird parallel dazu ein zweites Summen- oder Differenzsignal (U¶D2¶) gebildet und anschließend integriert. Sobald das zweite integrierte Signal (U¶I2¶) ein vorgegebenes zweites Schwellsignal (GND) über- oder unterschreitet, wird synchron zu dem Takt (2C1) das zweite Ausgangssignal (U¶Q2¶) in einen anderen Zustand (high, V¶cc¶) verbracht und während zweier Taktzyklen (4T¶0¶) das zweite Summen- oder Differenzsignal (U¶D2¶) integriert. Ein frequenzmoduliertes oder -umgetastetes Signal (4, U¶out¶) wird erzeugt, indem dieses zu dem Zeitpunkt (t¶1¶, t¶3¶) in einen ersten Zustand (high) verbracht wird, wenn das erste Integrationssignal (8, U¶I1¶) das vorgegebene erste Schwellsignal (GND) über- oder unterschreitet und indem es zu dem Zeitpunkt (t¶2¶) in einen zweiten Zustand ...

Description

Die Erfindung betrifft ein Verfahren sowie eine Anordnung zur Frequenzmodulation und/oder Frequenzumtastung.
Aus dem Stand der Technik sind eine Vielzahl an Verfahren und Anordnungen zur Frequenzmodulation und/oder Frequenzumtastung bekannt.
Kostengünstig erhältliche Frequenzmodulatoren bzw. Frequenzumtaster bedienen sich eines Quarzoszillators zur Bereitstellung einer Referenzfrequenz. Diese Referenzfrequenz wird durch Verändern der Lastkapazität des Quarzes verändert. Dies wird z. B. durch Zuschalten einer Kapazität oder durch Kurzschließen einer Kapazität mittels geeigneter Schalter, wie z. B. Feldeffekttransistoren oder Bipolartransistoren, erreicht. In Abhängigkeit der veränderten Quarzfrequenzen, insbesondere in Abhängigkeit von dessen Nebenresonanzen, und abhängig vom Oszillatortyp treten bei derartigen Frequenzmodulatoren bzw. Frequenzumtastern mehr oder weniger starke Störfrequenzen, sogenannte Spurs, auf. Des Weiteren können Einschwingeffekte beobachtet werden, bei denen die jeweilige Sollfrequenz erst nach einer gewissen Einschwingzeit erreicht wird. Dadurch erhält man ein nicht mehr rechteckförmiges demoduliertes Signal und eine Abweichung des statischen Frequenzhubes – d. h. der Differenz zwischen den beiden eingeschwungenen Frequenzen – und des dynamischen Hubs. Darüber hinaus ergeben sich durch die zusätzliche zugeschaltete Kapazität, durch längere Leitungen, durch größere Parasiten, vor allem aber durch die parasitären Kapazitäten des Schalters bzw. deren Toleranzen höhere Frequenztoleranzen. Für einen großen Hub ist die Verwendung eines Quarzes mit großer „Pulling-Sensitivity", also leichter Ziehbarkeit, notwendig, was gleichzeitig auch große Frequenz toleranzen bedeutet. Außerdem ist dieses System in der Regel nicht FM-tauglich.
Aus dem betriebsinternen Stand der Technik, welcher mittlerweile Eingang in die deutsche Patentanmeldung No. 10 2004 027 184.4 gefunden hat, ist ein FM-Modulator bekannt, welcher ein Rechtecksignal mit der Referenzfrequenz integriert und das dabei entstehende Sägezahnsignal mit einer fallenden oder steigenden Rampe vergleicht. Bei dieser Lösung ist allerdings eine Mindest-Datenrate in Abhängigkeit vom Frequenzhub bzw. ein maximaler Frequenzhub in Abhängigkeit von der Datenrate erforderlich, da der Übergang von einem Zustand „low" in einem Zustand „high" und umgekehrt hier insgesamt nur maximal um ± 1/8 der Periodendauer verschoben werden kann. Daraus resultiert auch eine zusätzliche Einschränkung auf symmetrische Datensignale und Protokolle.
Aus Schrüfer: "Elektrische Messtechnik, Messung elektrischer und nichtelektrischer Größen", 1983, Hanser Verlag, München, ISBN 3-446-13812-9, Seiten 325 bis 335 sind Verfahren zur Spannungs-Frequenz-Umsetzung bekannt, bei welchen Differenzsignale aufintegriert werden und bei welchen Signale abhängig davon, ob das aufintegrierte Signal eine Signalschwelle erreicht, einen ersten oder einen zweiten Zustand annehmen.
Spannungs-Frequenzwandler sind darüber hinaus in der DE 37 26 582 C2 oder der DE 695 31 752 T2 beschrieben.
Die Aufgabe der Erfindung besteht nunmehr darin, ein Verfahren sowie eine Anordnung zur Frequenzmodulation und/oder Frequenzumtastung bereitzustellen, welches bzw. welche sich einfach und damit kostengünstig realisieren lässt und welches bzw. welche keiner Einschränkung hinsichtlich ihrer umzusetzenden Datenrate unterliegt. Darüber hinaus soll ein großer Frequenzhub realisierbar sein, ohne die Frequenzgenauigkeit (zu sehr) zu vermindern.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 sowie durch eine Anordnung mit den Merkmalen des Patentanspruchs 10 gelöst.
Vorteilhafte Ausführungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren bedient sich folgendes Algorithmus:
Ausgegangen wird von einem ersten durch ein Referenztaktsignal in unterschiedliche Zustände, z.B. „low" und „high", verbringbaren ersten Ausgangssignal, einem durch das Referenztaktsignal in unterschiedliche Zustände, z.B. „low" und „high", verbringbaren zweiten Ausgangssignal und einem Modulationssignal (häufig wird dieses auch als Datensignal oder Niederfrequenzsignal bzw. NF-Signal bezeichnet), in Abhängigkeit von dessen augenblicklichem Pegel ein Trägersignal in der Frequenz moduliert werden soll.
Aus dem ersten Ausgangssignal und dem Modulationssignal wird ein erstes (Summen- oder) Differenzintegral gebildet. Sobald das integrierte Signal ein erstes Schwellsignal, vorzugsweise ein konstantes Signal wie z.B. das Bezugs- oder Massesignal im Falle einer Realisierung des Verfahrens mittels einer elektronischen Schaltungsanordnung, überschreitet wird synchron zu dem Takt des Referenztaktsignals das erste Ausgangssignal aus seinem ersten Zustand (z.B. „high") in den zweiten Zustand (z.B. „low") verbracht. Dabei kehrt sich die Integrationsrichtung um. Das nun entstehende erste (Summen- oder) Differenzsignal wird während zweier Taktzyklen weiter aufintegriert. Danach, also nach Ablauf der zwei Taktzyklen, wird das erste Ausgangssignal wieder in den ersten Zustand (z.B. „high") verbracht, wobei sich die Integrationsrichtung wiederum umkehrt, und die Prozedur beginnt von neuem.
In ähnlicher Weise wird weiter parallel dazu aus dem zweiten (z.B. in dem Zustand „low" befindlichen) Ausgangssignal und dem Modulationssignal ein zweites (Summen- oder) Differenzsignal gebildet und anschließend über der Zeit integriert. Die Integrationsrichtung dieses Signals ist dabei vorzugsweise gerade entgegengesetzt zu dem oben beschriebenen ersten Signal. Sobald das zweite integrierte Signal ein vorgegebenes zweites Schwellsignal überschreitet, wird synchron zu dem Takt des Referenztaktsignals das zweite Ausgangssignal in den anderen Zustand (z.B. „high") verbracht und während zweier Taktzyklen das zweite (Summen- oder) Differenzsignal wieder zeitlich (mit umgekehrter Integrationsrichtung) integriert. Danach, also nach Ablauf der zwei Taktzyklen, wird das zweite Ausgangssignal wieder in den zweiten Zustand (z.B. „low") verbracht, wobei sich die Integrationsrichtung wiederum umkehrt, und die Prozedur beginnt von neuem.
Ein frequenzmoduliertes oder -umgetastetes Signal wird nunmehr dadurch erzeugt, dass dieses in dem Zeitpunkt, in dem das erste Integrationssignal das vorgegebene erste Schwellsignal (z.B. GND) überschreitet (oder ggf. unterschreitet; vgl. hierzu die Ausführungen im übernächsten Abschnitt), in einen ersten Zustand (z.B. „high") verbracht wird, und dass es in dem Zeitpunkt, in dem das zweite Integrationssignal das vorgegebene zweite Schwellsignal (z.B. ebenfalls GND) überschreitet (oder ggf. unterschreitet; vgl. hierzu die Ausführungen im übernächsten Abschnitt), in einen zweiten Zustand (z.B. entsprechend „low") verbracht wird.
Auf diese Weise entsteht ein Signal, dessen Frequenz sich mit dem momentanen Pegel des Modulationssignals ändert. Das unmodulierte Signal, also quasi das Trägersignal für das Modulationssignal, weist dabei eine Frequenz auf, welche 1/4 der Taktfrequenz des Referenztaktsignals entspricht.
Es wird darauf hingewiesen, dass anstelle eines Überschreitens eines Schwellsignals auch das Unterschreiten eines Schwellsignals eine Zustandsänderung eines entsprechenden Signals auslösen kann. In diesem Fall kehrt sich der gesamte vorstehende beschriebene Algorithmus um, d.h. anstelle z.B. eines Aufintegrierens erfolgt ein Abintegrieren und umgekehrt.
Dieses Verfahren lässt sich mit folgender Anordnung umsetzen:
Die erfindungsgemäße Anordnung zur Frequenzmodulation und/oder Frequenzumtastung umfasst eine erste Einrichtung zum Erzeugen eines ersten Integrationssignals, eine zweite Einrichtung zum Erzeugen eines zweiten Integrationssignals sowie eine Modu lier- oder Umtasteinrichtung, um ein frequenzmoduliertes oder frequenzumgetastetes Signal zu erzeugen.
Die erste Einrichtung zum Erzeugen eines ersten Integrationssignals umfasst eine erste (Summier- oder) Subtraktionseinrichtung, eine erste Integriereinrichtung, eine erste Prüfeinrichtung und eine erste Umschalteinrichtung.
Die erste (Summier- oder) Subtraktionseinrichtung ist zunächst dazu vorgesehen, aus einem ersten in einem ersten Zustand befindlichen Ausgangssignal und einem Modulationssignal ein erstes (Summen- oder) Differenzsignal zu bilden.
Die erste Integriereinrichtung ist eingerichtet, um das erste (Summen- oder) Differenzsignal über der Zeit das oben genannte erste Integrationssignal bildend zu integrieren.
Die erste Prüfeinrichtung ist dazu vorgesehen, zu überprüfen, ob das erste Integrationssignal ein vorgegebenes erstes Schwellsignal über- (oder ggf. unter-) schreitet.
Die erste Umschalteinrichtung ist ausgebildet, beim Über- (oder ggf. Unter-) schreiten des ersten Schwellsignals synchron zu einem Referenztakt das erste Ausgangssignal in einen zweiten Zustand (z.B. „low", wenn es vorher auf „high" war) zu verbringen.
Die erste (Summier- oder) Subtraktionseinrichtung ist vorgesehen, weiterhin die (Summe oder) Differenz aus dem (nunmehr in dem zweiten Zustand, z.B. „low", befindlichen ersten Ausgangssignal und dem Modulationssignal zu bilden, als dessen Ergebnis das erste (Summen- oder) Differenzsignal vorliegt.
Die erste Integriereinrichtung ist weiterhin vorgesehen, das erste (Summen- oder) Differenzsignal über der Zeit das erste Integrationssignal bildend zu integrieren. Die Integration er folgt jedoch mit diesem Zustand des ersten Ausgangssignals nur über zwei (weitere) Taktzyklen des Referenztakts.
Die Umschalteinrichtung ist nunmehr ausgebildet, nach Ablauf dieser zwei Taktzyklen des Referenztakts das erste Ausgangssignal wieder in den ersten Zustand zu verbringen und die Prozedur von neuem in Gang zu setzen.
Die zweite Einrichtung zum Erzeugen des zweiten Integrationssignals weist erfindungsgemäß identisch ausgebildete Bestandteile wie die erste Einrichtung zum Erzeugen des ersten Integrationssignals auf. Demnach umfasst die zweite Einrichtung zum Erzeugen des zweiten Integrationssignals eine zweite (Summier- oder) Subtraktionseinrichtung, eine zweite Integriereinrichtung, eine zweite Prüfeinrichtung und eine zweite Umschalteinrichtung.
Die zweite (Summier- oder) Subtraktionseinrichtung ist in entsprechender Weise vorgesehen, um aus einem zweiten, zunächst in einem zweiten Zustand (z.B. „low") befindlichen, Ausgangssignal und dem Modulationssignal ein zweites (Summen- oder) Differenzsignal zu bilden.
Die zweite Integriereinrichtung ist zum Integrieren des zweiten (Summen- oder) Differenzsignals über der Zeit, d.h. zum Bilden des zweiten Integrationssignals, vorgesehen.
Die zweite Prüfeinrichtung ist zum Überprüfen, ob das zweite Integrationssignal ein vorgegebenes zweites Schwellsignal über- (oder ggf. unter-) -schreitet, vorgesehen.
Die zweite Umschalteinrichtung ist vorgesehen, um beim Über- oder ggf. Unter-) -schreiten des zweiten Schwellsignals synchron zu dem Referenztakt das zweite Ausgangssignal in einen ersten Zustand (also z.B. entsprechend „high") und nach Ablauf zweier weiterer Taktzyklen des Referenztakts wieder in den zweiten Zustand (d.h. z.B. „low") zu verbringen.
Die Modulier- oder Umtasteinrichtung ist eingerichtet, ein frequenzmoduliertes oder frequenzumgetastetes Signal zu erzeugen, indem dieses (z.B. ausgehend von einem zweiten Zustand) in dem Moment in einen ersten Zustand (z.B. „high") verbracht wird, in dem das erste Integrationssignal das vorgegebene erste Schwellsignal über- (oder ggf. unter-) -schreitet und genau zu dem Zeitpunkt in den zweiten Zustand (z.B. „low") zu verbringen, wenn das zweite Integrationssignal das vorgegebene zweite Schwellsignal über- (oder ggf. unter-) -schreitet.
(Anmerkung: Die Angabe in Klammern „oder ggf. unter-" bezieht sich auf den Fall, in dem sich der zuerst beschriebene Algorithmus gerade umkehrt.)
Dieser Modulator ermöglicht eine kostengünstige einfache Frequenzumtastung (Frequency Shift Keying, Akronym: FSK) und FM-Modulation eines „quarzgenauen" Trägersignals, ohne dabei das mit der Oszillatorfrequenz schwingende Referenzsignal selbst zu modulieren.
Damit können nun auch sehr große Frequenzhübe völlig unabhängig von der Ziehfähigkeit (engl.: „Pulling-Sensitivity") des Quarzes realisiert werden. Durch die Verwendbarkeit eines Quarzes mit sehr kleiner, vom Frequenzhub unabhängiger „Pulling Sensitivity" und mit entsprechend großer Güte lässt sich auch bei sehr großen Frequenzhüben eine große Frequenzgenauigkeit erreichen. Ein großer Hub und eine geringe Frequenztoleranz stellen bei diesem Modulator keine widersprüchlichen Anforderungen mehr dar. Einschränkungen hinsichtlich eines maximalen Frequenzhubs und/oder hinsichtlich einer minimalen Datenrate wie beim Modulator nach der deutschen Patentanmeldung Nr. 10 2004 027 184.4 werden vermieden.
Durch den vorstehend beschriebenen Modulator bzw. das vorstehend beschriebene Verfahren können Oszillatoren mit hoher Frequenzstabilität, z.B. sogenannte Pierce-Oszillatoren, zum Ein satz kommen, welche sich durch eine hohe Schleifenverstärkung und damit eine große Anschwingreserve auszeichnen und welche bislang nicht für eine FM- oder FSK-Modulation geeignet schienen. Mit derartigen Oszillatoren mit hoher Güte lässt sich ein schnelles Einschwingen erreichen.
Ein weiterer Vorteil der Unabhängigkeit des Hubes von der Ziehbarkeit des Quarzes besteht in der Möglichkeit der Verwendung von sehr kleinen Quarzen auch für größere Hübe. Quarze mit immer kleinerem Gehäuse weisen auch immer kleinere dynamische Kapazitäten (also auch kleinere Ziehbarkeit) auf und waren daher bislang nicht für Anwendungen mit größeren Hüben verwendbar.
Des weiteren werden bei der erfindungsgemäßen Lösung ungünstige Effekte, wie z.B. Einschwingvorgänge (z.B. durch Schalten von Kapazitäten), Überschwinger und sog. Spikes durch die Modulation des nicht unbedingt für eine Modulation geeigneten Referenzoszillators vermieden.
Falls erforderlich, kann durch einen zusätzlichen Phasendetektor die Mittenfrequenz eines FSK-Signals exakt auf die quarzgenaue Referenzfrequenz geregelt werden, indem man den Modulationseingang als (digitalen) FSK-Eingang verwendet oder AC-koppelt (AC = Akronym für Wechselsignal) und mit Hilfe des Phasendetektors die tatsächliche Modulationsspannung beeinflusst.
Die Erfindung wird nunmehr anhand der Zeichnung näher beschrieben. Gleiche oder funktionsgleiche Bestandteile sind dabei in allen Figuren mit denselben Bezugszeichen versehen. Es zeigen:
1: ein Systemtaktsignal, ein Referenztaktsignal mit doppelter Frequenz sowie ein unmoduliertes aber in der Frequenz in Abhängigkeit von einem Modulationssignal modulierbares Signal zur Demonstration eines ersten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens,
2: ein Modulationssignal in Form eines Rechtecksignals in einem Zustand „high", ein erstes Integrationssignal und ein zweites Integrationssignal in Form von Sägezahnsignalen sowie das durch Modulation entstandene, modulierte Signal entsprechend dem Ausführungsbeispiel nach der 1,
3: das Modulationssignal nach der 2 in einem Zustand „low", das erste Integrationssignal und das zweite Integrationssignal in Form von Sägezahnsignalen sowie das durch Modulation entstandene, modulierte Signal entsprechend dem Ausführungsbeispiel nach der 1,
4: das Modulationssignal nach den 2 und 3 in Form eines Rechtecksignals an der Sprungstelle von einem Zustand „low" in einen Zustand „high", das erste Integrationssignal und das zweite Integrationssignal in Form von Sägezahnsignalen sowie das durch Modulation entstandene, modulierte Signal entsprechend dem Ausführungsbeispiel nach der 1,
5: ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens nach den 1 bis 4,
6: ein Ausführungsbeispiel einer Synchronisationseinrichtung für die Schaltungsanordnung nach der 5,
7: ein Beispiel für eine Einkopplung eines von der Synchronisationseinrichtung nach der 6 erzeugten Signals bei der Einrichtung zur Erzeugung des ersten Integrationssignals in der Schaltungsanordnung nach der 5 und
8: ein Beispiel für eine Einkopplung eines von der Synchronisationseinrichtung nach der 6 erzeugten Signals bei der Einrichtung zur Erzeugung des zweiten Integrationssignals in der Schaltungsanordnung nach der 5.
Die Erfindung geht von einem Modulator entsprechend der deutschen Patentanmeldung No. 10 2004 027 184.4 sowie folgenden Überlegungen aus:
Bei dem in der vorstehend genannten deutschen Patentanmeldung beschriebenen Modulator wird ein Rechtecksignal mit der Referenzfrequenz zeitlich integriert und das dabei entstehende Dreiecksignal mit einer fallenden oder steigenden Rampe verglichen. Um zu gewährleisten, dass die Flanken des modulierten Signals weiter gegenüber dem Taktsignal (bzw. dem unmodulierten Signal) verschoben werden können, muss quasi der Arbeitspunkt entlang des Dreiecksignals zeitlich immer weiter vor- oder zurückwandern können.
Dies könnte dadurch erreicht werden, dass man das Differenzintegral zwischen dem Modulationssignal und dem Taktsignal bildet. Dabei erhält man ein Sägezahnsignal, welches in Abhängigkeit vom Modulationssignal gegen das Bezugs- bzw. Massepotenzial driftet.
Verwendet man dieses Bezugs- oder Massepotenzial auch als Schaltschwelle für den Komparator, so wandert durch das Driften des Sägezahnsignals der Schnittpunkt des Sägezahnes mit dem Bezugs- oder Massesignal bezogen auf den Takt entweder zeitlich nach vor oder nach hinten. Das Umschalten, d. h. der Übergang des Ausgangssignals vom Zustand „low" in dem Zustand „high" oder vice versa, erfolgt also entweder verzögert oder früher. Dies bedeutet, dass die Periodendauer des Ausgangssig nals entsprechend kürzer oder länger und damit die Frequenz höher oder niedriger wird.
Würde man die jeweilige Rampe bei Nicht-Erreichen der Schwelle innerhalb eines Taktzyklus einfach um einen weiteren Taktzyklus verlängern, so würde dies zwar für den zeitlich verzögerten Umschaltzeitpunkt, also eine (gegenüber der unmodulierten Frequenz) niedrigere Frequenz, einen korrekten Wert liefern, nicht aber für eine im Vergleich zur unmodulierten Frequenz höhere Frequenz, da der Umschaltzeitpunkt in diesem Fall dann auch verzögert anstatt wie gewünscht früher ausgelöst würde.
Auf Grund dessen wird erfindungsgemäß zur Erzeugung des modulierten Signals folgender Algorithmus angewendet:
Ausgegangen wird nun nicht, wie vorstehend beschrieben, von einem einzigen aus dem Differenzintegral zwischen Modulationssignal und Taktsignal gebildeten Sägezahnsignal mit der doppelten Frequenz (d.h. halben Periodendauer) des unmodulierten (gewünschten) Signals, sondern von zwei in gleicher Weise erzeugten Sägezahnsignalen, deren Frequenz jedoch der Frequenz des unmodulierten (gewünschten) Signals entspricht. Hier wird also im Schnitt nur bei jedem zweiten Takt von steigender auf fallende Flanke und vice versa umgeschaltet. Die beiden Sägezahnsignale sind so gewählt, dass sie um eine halbe Periodendauer des unmodulierten (gewünschten) Signals gegeneinander verschoben sind, weshalb zu Beginn und für ein unmoduliertes Ausgangssignal die steigende Flanke des einen Sägezahnsignals zeitgleich mit der fallenden Flanke des anderen Sägezahnsignals auftritt und umgekehrt. „Unmoduliert" heißt für den analogen Fall (FM), dass das Modulationsignal Null ist (nicht unbedingt Null Volt aber genau zw. den Zuständen „high" und „low" der Flip-Flops und anderen Logik-Gattern), bzw. für die Übertragung von digitalen Daten, dass das Modulationssignal genau zwischen den Zuständen „high" und „low" liegt.
Beispielhaft wird dies im Folgenden anhand der 1 bis 4 erläutert.
Ausgegangen wird von einem Rechtecksignal, bei dem die Zeitpunkte der ansteigenden und fallenden Flanken in Abhängigkeit von einem momentanen Pegel eines Modulationssignals variiert werden können, um ein frequenzmoduliertes Signals zu erzeugen. Das unmodulierte Rechtecksignal (also quasi das Trägersignal) ist in der 1 dargestellt und mit dem Bezugszeichen 3 gekennzeichnet . Eine Periodendauer T_carrier ist durch zwei aufeinander folgende ansteigende Taktflanken definiert, deren Anstiegszeitpunkte in der Zeichnungsfigur 1 mit den Bezugszeichen t₀ und t₀' gekennzeichnet sind. Die Zeichnungsfigur 1 zeigt vier durch die Bezugszeichen 10, 10', 10'' und 10''' gekennzeichnete Taktzyklen für das unmodulierte Signal 3.
Beispielhaft wird vorliegend von einem ebenfalls rechteckförmigen Modulationssignal 5 ausgegangen, welches in der 2 bezogen auf ein Bezugspotential GND den Zustand „high" und in 3 den Zustand „low" einnimmt und in der 4 von dem Zustand „low" in den Zustand „high" übergeht.
Folgendes wird angemerkt: Die Zustände „high" und „low" sind stets symmetrisch zu dem Bezugspotential zu wählen: Ist z.B. der Zustand „low" 0V und der Zustand „high" 5V, so ist das Bezugspotential zu 2,5 V zu wählen. Ist z.B. der Zustand „low" – 2,5 V und der Zustand „high" +2,5V wie im beschriebenen Beispiel, so ist das Bezugspotential 0V.
In diesem Zusammenhang wird auch ausdrücklich darauf hingewiesen, dass als Modulationssignal nicht zwingend ein rechteckförmiges Signal vorauszusetzen ist. Vielmehr ist jeglicher Signalverlauf geeignet, die Einsatzzeitpunkte der steigenden bzw. fallenden Flanken des „Träger"-Signals 3 und damit die Periodendauer bzw. Frequenz dieses Signals 3 zu ändern.
Zur Erzeugung der vorstehend angegeben Sägezahnsignale sind zwei nachfolgend als erste und zweite Ausgangssignale bezeichnete Signale erforderlich. Das erste Ausgangssignal dient zusammen mit dem Modulationssignal 5 zur Erzeugung des ersten Sägezahnsignals, das zweite Ausgangssignal dient zusammen mit dem Modulationssignal 5 zur Erzeugung des zweiten Sägezahnsignals. Beide Ausgangssignale zeichnen sich dadurch aus, dass sie durch ein Taktsignal, beispielsweise durch ein in der 1 dargestelltes Referenztaktsignal 2 oder ein von diesem Referenztaktsignal 2 abgeleitetes Systemtaktsignal 1 in unterschiedliche Zustände, z. B. „low" oder „high", verdringbar sind. Im vorliegenden Ausführungsbeispiel weist der Systemtakt 1 gerade die doppelte Frequenz des unmodulierten Signals 3 und das Referenztaktsignal 2 die vierfache Frequenz des unmodulierten Signals 3 auf.
Die Periodendauer des Systemtaktsignals 1 ist in der Zeichnungsfigur mit dem Bezugszeichen T_clock gekennzeichnet. Des Weiteren ist die halbe Periodendauer des abgeleiteten Taktsignals 2 mit dem Bezugszeichen T₀ gekennzeichnet. Demzufolge beträgt die Periodendauer T_carrier des unmodulierten Signals 3 gerade die achtfache halbe Periodendauer T₀ des Referenztaktsignals 2 und das Systemtaktsignal 1 weist eine Periodendauer T_clok auf, welche der vierfachen halben Periodendauer T₀ des Referenztaktsignals 2 entspricht.
Aus dem (nicht dargestellten) ersten Ausgangssignal und dem Modulationssignal 5 wird erfindungsgemäß ein Differenzintegral gebildet. In gleicher Weise wird aus dem zweiten (ebenfalls nicht dargestellten) Ausgangssignal und dem Modulationssignal 5 ein Differenzintegral gebildet. Die beiden Ausgangssignale sind wiederum so gewählt, dass zu Beginn und für ein unmoduliertes Ausgangssignal für den Fall, in dem das erste Differenzintegralsignal ansteigt, das andere zweite Differenzintegralsignal abnimmt und umgekehrt (vgl. auch vorstehende Erläuterungen.) Zunächst wird nunmehr der in der 2 dargestellte Fall betrachtet. Es wird davon ausgegangen, dass das erste Differenzintegralsignal ansteigt. Dies ist in dem in der 2 dargestellten Fall für das Signal 8 beispielsweise zum Zeitpunkt t₀ der Fall. Mit fortschreitender Zeit t steigt dieses Signal 8 weiter an, bis es eine vorgegebene Schaltschwelle 18 erreicht. Als Schaltschwelle 18 ist im vorliegenden Ausführungsbeispiel das Bezugs- oder Massepotential GND gewählt.
Zum Zeitpunkt t₁ des Überschreitens der Schaltschwelle 18 (Schnittpunkt bzw. Schaltpunkt 6) wird zum einen eine Zustandsänderung des Signals 4 von im vorliegenden Ausführungsbeispiel „high" auf „low" ausgelöst, zum anderen wird auch eine Zustandsänderung des ersten Ausgangssignals im Takt des Systemtaktsignals 1 (fallende Flanke) bzw. des Referenztaktsignals 2 (ansteigende Flanke) zum Zeitpunkt t₄ herbeigeführt.
Durch die Zustandsänderung des ersten Ausgangssignals wird das Differenzsignal aus erstem Ausgangssignal und dem Modulationssignal negativ, wodurch das erste Differenzintegral im weiteren zeitlichen Verlauf abnimmt. Die Integrationsrichtung kehrt sich quasi um. Das Ausgangssignal verbleibt in diesem Zustand für weitere zwei Taktzyklen des Referenztaktsignals 2 (entsprechen einem halben Taktzyklus des unmodulierten Signals 3 oder einem Taktzyklus des Systemtaktsignals 1). Nach Ablauf dieser zwei Taktzyklen des Referenztaktsignals 2 (Zeitpunkt t₅) wird das erste Ausgangssignal wieder in den ersten Zustand (hier „high") verbracht, wodurch das erste Differenzsignal wieder positiv wird und damit das erste Differenzintegralsignal wieder ansteigt.
Zum Zeitpunkt t₃ des Überschreitens der Schaltschwelle 18 wird wiederum eine Zustandsänderung des Signals 4 ausgelöst. Nachfolgend wird im Takt des Referenztaktsignals 2 eine Zustandsänderung des ersten Ausgangssignals (hier von „high" auf „low") eingeleitet. Dieser Vorgang wiederholt sich nunmehr laufend. Das Umschalten von einer steigenden auf eine fallende Flanke des Sägezahnsignals 8 geschieht also stets beim unmittelbar nächsten Takt nach Überschreiten der Schaltschwelle 18 (Schaltpunkte 6, 6', 6''). Übersteigt also die steigende Flanke noch innerhalb des ersten Taktzyklus die Schaltschwelle 18, so wird bereits nach diesem einen Taktzyklus wieder auf die fallende Flanke umgeschaltet. Wird die Schaltschwelle 18 jedoch auch nach zwei Taktzyklen oder gegebenenfalls drei, vier oder mehr (theoretisch beliebig vielen) Taktzyklen nicht überschritten, so wird das Umschalten von steigender auf fallende Flanke um eben noch mindestens einen Taktzyklus verzögert und zwar so lange, bis die Schaltschwelle 18 schließlich überschritten ist. Im Gegensatz dazu erfolgt ein Umschalten von fallender Flanke auf steigende Flanke des Sägezahnsignals 8 immer genau nach zwei Taktzyklen.
Synchron zu diesem Sägezahnsignal 8 wird in ähnlicher Weise ein zweites Sägezahnsignal 9 erzeugt. Dieses Sägezahnsignal 9 wird durch Differenzintegralbildung aus dem zweiten Ausgangssignal und dem Modulationssignal gebildet. Ausgehend vom unmodulierten Signal 3 weist das zweite Ausgangssignal gerade den Zustand „high" auf, wenn das erste Ausgangssignal den Zustand „low" aufweist und umgekehrt. Danach erfolgt auch hier entsprechend dem vorstehend beschriebenen Algorithmus ein Umschalten des Sägezahnsignals 9 von steigender auf fallende Flanke beim unmittelbar nächsten Takt nach Überschreiten der Schaltschwelle 18 (Schaltpunkte 7, 7', etc.) und ein Umschalten von fallender Flanke auf steigende Flanke unmittelbar nach zwei Taktzyklen durch geeignete Wahl des zweiten Ausgangssignals.
Während das Überschreiten der Schaltschwelle 18 (Schaltpunkte 6, 6', 6'' etc., 11, 13, 15, 17, 19, 21, 23, 25) des ersten Sägezahnsignals 8 stets eine Zustandsänderung des Signals 4 von „high" auf „low" bewirkt, bewirkt ein Überschreiten der Schaltschwelle 18 durch das zweite Sägezahnsignal 9 stets ein Umschalten von „low" auf „high" (Zeitpunkt t₂ etc.; Schaltpunkte 7, 7' etc., 12, 14, 16, 20, 22, 24, 26). Im gezeigten Aus führungsbeispiel ist die Frequenz des durch Modulation entstandenen Signals 4 gegenüber dem unmodulierten Signal 3 um 20% erhöht (Periodendauer des Signals 4: T = 6,4 T₀), wenn sich das Modulationssignal 5 in dem Zustand „high" befindet und um 34% geringer, wenn sich das Modulationssignal in dem Zustand „low" befindet (3: Periodendauer des Signals 4: T = 10,7 T₀) .
Die Übergangsphase bei sprunghafter Änderung des Modulationssignals von „low" auf „high" dauert hier lediglich einen Taktzyklus (4).
In der 2 ist auch ein Fall dargestellt, bei welchem der Schwellwert 18 genau zum Zeitpunkt eines Taktes erreicht wird (Schaltpunkt 6''). Auf Grund der Laufzeitverzögerung der Gatter erfolgt ein Umschalten der Flanken erst beim darauffolgenden Takt. Es zeigt sich, dass auch hier keine undefinierten Zustände auftreten.
Der 4 ist weiter der Sonderfall zu entnehmen, bei dem der Wechsel des Modulationssignals 5 vom Zustand „low" in den Zustand „high" nicht synchronisiert zum Takt erfolgt. Die Pulslängenänderung bleibt hier genau proportional zum Integral des Modulationssignals 5 während der Pulsdauer. Hierin zeigt sich die Linearität und damit FM-Tauglichkeit des Verfahrens. Ist ein schlagartiges Umschalten von einer Pulslänge auf eine andere erwünscht, so muss lediglich das Modulationssignal mit dem Umschalten der Flanken synchronisiert werden.
Ein einfaches Ausführungsbeispiel einer elektronischen Schaltungsanordnung zur Realisierung des vorstehend beschriebenen Verfahrens ist in der Zeichnungsfigur 5 dargestellt. Dieser Modulator 58 umfasst zwei im Wesentlich identisch ausgeführte Schaltungsblöcke 60 und 61.
Jeder Schaltungsblock 60, 61 umfasst zwei flankengesteuerte JK-Flipflops 27, 28, 34, 35, einen Differenzintegrator 30, 33, einen Komparator 31, 32 sowie ein UND-Gatter 29, 36 mit jeweils zwei Eingängen. Die Takteingänge C der JK-Flipflops 27, 28, 34, 35 sind über eine Taktsignalleitung 44 mit dem Referenztakt 2 verbunden (2Cl) . Das Modulationssignal 5 (U_MOD) ist über eine Modulationssignalleitung 45 auf den jeweiligen invertierenden Eingang – des jeweiligen Differenzintegrators 30, 33 geführt.
Die jeweiligen nicht invertierenden Ausgänge Q einer der JK-Kippstufen 27, 34 sind über entsprechende Ausgangsleitungen 50, 51 mit dem entsprechenden nicht invertierenden Eingang + des jeweiligen Differenzintegrators 30, 33 verbunden. Der jeweilige Ausgang des jeweiligen Differenzintegrators 30, 33 ist über eine entsprechende Leitung 95, 96 mit dem nicht invertierende Eingang + des jeweiligen Komparators 31, 32 verbunden. Die invertierenden Eingänge – der Komparatoren 31, 33 sind mit Bezugspotential 40, 41 verbunden. Die jeweiligen Ausgänge der Komparatoren 31, 32 sind über entsprechende Leitungen 46, 47 mit den entsprechenden K-Eingängen K der Kippstufen 27, 34 verbunden. Der invertierende Ausgang Q dieser Kippstufen 27, 34 ist einerseits mit dem J-Eingang der entsprechenden anderen Kippstufe 28, 35 und andererseits mit einem der Eingänge der jeweiligen UND-Gatter 29, 36 verbunden (Leitungen 53, 55). Der jeweilige nicht invertierende Ausgang Q der jeweiligen zweiten Kippstufe 28, 35 ist auf den anderen Eingang des jeweiligen UND-Gatters 29, 36 geführt (Ausgangsleitungen 52, 54).
Die Ausgänge der Komparatoren 31, 32 sind über die Leitungen 48 bzw. 49 auf die Eingänge eines zwei Eingänge aufweisenden EXOR-Gatters 56 geführt, dessen Ausgang zur Bereitstellung des durch Modulation entstandenen Signals 4 (U_OUT) dient.
Weiterhin ist eine Setz-/Rücksetzeinrichtung 94 umfassend einen ohmschen Widerstand 38, einen Kondensator 39 sowie einen Schmitt-Trigger 37 vorgesehen. Der Kondensator 39 ist einerseits mit dem Bezugspotential 42 und andererseits über einen Knoten 97 mit dem ohmschen Widerstand 38 verbunden, welcher wiederum an die Betriebsspannung V_CC angeschlossen ist. Der Schmitt-Trigger 37 ist eingangsseitig mit dem Knoten 97 und ausgangsseitig mit den Rücksetzeingängen R der JK-Kippstufen 27 und 35 sowie den Setzeingängen S der JK-Kippstufen 28 und 34 verbunden.
Durch Setzen bzw. Rücksetzen der Setz- bzw. Rücksetzeingänge R, S mit Hilfe der Setz-/Rücksetzeinrichtung 94 wird der nicht invertierende Ausgang Q der Kippstufe 27 auf „low" und der nicht invertierende Ausgang Q der Kippstufe 34 auf „high" gesetzt. An den Eingängen der Differenzintegratoren 30, 33 liegen damit die Signale U_Q1 = 0 Volt und U_MOD bzw. U_Q2 = V_CC und U_MOD. In den Differenzintegratoren 30, 33 werden zunächst die Differenzsignale U_D1, U_D2 der jeweiligen Eingangssignale U_Q1, U_MOD bzw. U_Q2, U_MOD gebildet und diese Differenzsignale U_D1, U_D2 zeitlich fortlaufend integriert. Bei geeigneter Pegelwahl der Eingangssignale U_Q1, U_MOD und insbesondere des Modulationssignals U_MOD nimmt die Spannung U_I1 am Ausgang des Differenzintegrators 30 nach Maßgabe des Modulationssignals U_MOD ab, während das Ausgangssignal U_I2 am Ausgang des Differenzintegrators 33 nach Maßgabe des Modulationssignals U_MOD zunimmt und umgekehrt.
Das Ausgangssignal U_I1 am Ausgang des Differenzintegrators 30 wird dem nichtinvertierenden Eingang + des Komparators 31 zugeführt. Dieser Komparator 31 vergleicht das Signal U_I1 mit einem dem invertierenden Eingang – des Kompensators 31 zugeführten Bezugssignal z. B. dem Massepotential GND. So lange das Ausgangssignal U_I1 größer als das Massepotential GND ist, gibt der Komparator 31 ein positives Spannungssignal U_K1 also „high" aus. Ist das Ausgangssignal U_I1 kleiner als das Massepotential GND, so gibt der Komparator 31 ein negatives Spannungssignal U_K1, also „low" aus.
In gleicher Weise wird das Ausgangssignal U_I2 am Ausgang des Differenzintegrators 33 dem nichtinvertierenden Eingang + des Komparators 32 zugeführt. Dieser Komparator 32 vergleicht das Signal U_I2 mit einem dem invertierenden Eingang – des Komparators 32 zugeführten Bezugssignal, z. B. dem Massepotential GND. So lange das Ausgangssignal U_I2 größer als das Bezugssignal GND ist, gibt der Komparator 32 ein positives Spannungssignal U_K2, also „high" aus. Ist das Ausgangssignal U_I2 kleiner als das Massepotential GND, so gibt der Komparator 32 ein negatives Spannungssignal U_K2, also „low" aus.
Nimmt man nun an, daß zum Setz-/Rücksetzzeitpunkt der Setz- bzw. Rücksetzeingänge R, S der Modulationssignal U_MOD > OV ist, so ergibt sich folgender Schalter:
Da das Signal U_Q1 = OV ist, ist U_D1 < OV und U_I1 nimmt ab. Solange das Integrationssignal U_I1 < OV ist, ist das Komparatorausgangssignal U_K1 < OV. Dadurch liegt auch am K-Eingang des Flipflops 27 „low"-Pegel.
Der invertierende Ausgang Q des Flipflops 27 ist zum Setz-/Rücksetzzeitpunkt der Setz- bzw. Rücksetzeingänge R, S auf U_Q1 = V_CC („high"). Damit ist auch der eine Eingang des UND- Gatters 29 auf „high"-Pegel.
Zusätzlich ist der J-Eingang des Flipflops 28 auf „high"-Pegel. Mit dem folgenden Taktzyklus wird der nichtinvertierende Ausgang Q des Flipflops 28 entsprechend dem eingangsseitigen „high"-Pegel auf U_Q3 = V_CC > OV („high") gesetzt. Damit ist auch der andere Eingang des UND-Gatters 29 auf „high"-Pegel.
Der Ausgang der UND-Gatters 29 geht infolgedessen in den Zustand „high" über. Der J-Eingang des Flipflops 27 wird „high", der K-Eingang ist „low". Taktflankengesteuert ändert der Q-Ausgang des Flipflops 27 seine Zustand von „low"- auf „high"-Pegel.
Nunmehr ist das Ausgangssignal U_Q1 am nichtinvertierenden Ausgang Q des Flipflops 27 größer als OV. Das Differenzsignal Uni = U_Q1 – U_MOD ist größer OV. Das Integrationssignal U_I1 nimmt zu. Das „Abintegrieren" (also die Zeit während der U_D1 < OV ist und während der das Integrationssignal U_I1 abnimmt) dauert demzufolge exakt zwei Taktzyklen des Taktsignals 2 (2Cl).
Während das Integrationssignal U_I1 ansteigt vergleicht der Komparator 31 dieser Integrationssignal U_I1 weiter mit dem Bezugssignal GND. Sobald (und erst dann wenn) das Integrationssignal U_I1 größer als das Bezugssignal, also 0 Volt, wird, wird das Ausgangssignal U_K1 am Ausgang des Komparators 31 größer als 0 Volt.
Am K-Eingang ändert sich der Pegel von „low" auf „high".
Mit der unmittelbar darauffolgenden steigenden Taktflanke (d. h. im Takt unmittelbar nach der Feststellung, dass das Integrationssignal U_I1 den Pegel der Bezugssignals GND überschnitten hat) schaltet der nicht invertierende Ausgang Q des Flipflops 27 von „high"- auf „low"-Pegel. U_Q1 ist 0 Volt, U_D1 ist kleiner 0 Volt und U_I1 nimmt wieder ab.
Es beginnt die gesamte vorstehend angegebene Prozedur von neuem.
Betrachtet man nun in entsprechender Weise die Signalverläufe im Schaltungsblock 61 unter der gleichen Voraussetzung, daß zum Setz-/Rücksetzzeitpunkt der Setz-/Rücksetzeingänge R, S das Modulationssignal U_MOD > OV ist.
Da das Singal U_Q2 = OV > OV ist, ist U_D2 > OV und U_I2 nimmt zu. Solange das Integrationssignal U_I2 < OV ist, ist das Komparatorausgangssignal U_K2 < OV. Sobald der Pegel des Integrationssignals U_I2 den Pegel des Bezugssignals GND übersteigt, wird das Komparatorausgangssignal U_K2 > OV.
Am K-Eingang des Flipflops 34 ändert sich der Pegel von „low" auf „high".
Mit der unmittelbar darauffolgenden ansteigenden Taktflanke am C-Eingang des Flipflops 34 schaltet der nicht invertierende Ausgang Q des Flipflops 34 von „high"- auf low"-Pegel. U_Q2 ist 0 Volt, U_D2 ist kleiner als 0 Volt und U_I2 nimmt ab.
Sobald das Integrationssignal U_I2 kleiner als das Bezugssignal wird, wird U_K2 < OV. Am K-Eingang des Flipflops 34 ändert sich der Pegel von „high" auf „low".
Der invertierende Ausgang Q des Flipflops 34 weist den entgegengesetzten Zustand wie der nicht invertierende Ausgang Q des Flipflops 34 auf, nämlich „high"-Pegel. Damit ist einerseits auch der eine Eingang des UND-Gatters 36 auf „high"-Pegel und der J-Eingang des Flipflops 35 liegt auf „high". Der Q-Ausgang dieses Flipflops 35 liegt damit ebenfalls auf „high"-Pegel, sobald eine positive Taktflanke des Takts 2 (2Cl) das Flipflop 35 kippt. Damit liegt auch der andere Eingang des UND-Gatters 36 auf „high"-Pegel.
Der Ausgang des UND-Gatters 36 ändert infolgedessen seinen Zustand auf „high"-Pegel. Der J-Eingang des Flipflops 34 geht in den Zustand „high" über, der K-Eingang befindet sich im Zustand „low". Taktflankengesteuert ändert der Q-Ausgang des Flipflops 34 seine Zustand von „low" auf „high"-Pegel.
Nunmehr ist das Ausgangssignal U_Q2 am nichtinvertierenden Ausgang des Flipflops 34 größer als OV. Das Differenzsignal U_D2 = U_Q2 – U_MOD ist größer OV. Das Integrationssignal U_I2 nimmt zu. Auch hier hat also das Abintegrieren genau zwei Taktzyklen des Taktsignals 2 (2Cl) gedauert.
Auf- und Abintegrationszyklen erfolgen also in beiden Schaltungsblöcken 60, 61 weitgehend identisch, jedoch zeitlich versetzt.
Aus den beiden Integrationssignalen wird das gewünschte modulierte Ausgangssignal U_out „durch exklusiv" oder -Bildung im EXOR-Gatter 56 gebildet.
Wie eben dargelegt wurde, werden die beiden Blöcke 60, 61 durch Setzen bzw. Rücksetzen der entsprechenden Setz- bzw. Rücksetzeingänge S, R der JK-Kippstufen 27, 28, 34, 35 mit zueinander unterschiedlicher Integrationsrichtung gestartet. Eine Phasenverschiebung der beiden Sägezahnsignale U_I1, U_I2 um die halbe Periodendauer des unmodulierten Signals U_OUT (Signal mit dem Bezugszeichen 3 in der 1) ist daher gewährleistet.
Die gewünschte zeitliche Zuordnung der beiden Sägezahnsignale U_I1, U_I2 zueinander lässt sich beispielsweise mit Hilfe der in der 6 gezeigten Schaltungsanordnung realisieren. Diese Schaltungsanordnung dient zur Erzeugung eines Arbeitszyklus-Steuersignals U_Duty-Cycle welches den Gleichspannungspegel der beiden Sägezahnsignale so regelt, dass das Umschalten des Ausgangssignals (z.B. von low auf high) durch das eine Sägezahnsignals exakt zwischen zwei Umschaltzeitpunkten verursacht durch das andere Sägezahnsignal (z.B. von „high" auf „low") liegt. Damit wird Tastverhältnis auf exakt 50% geregelt.
Die Synchronisationseinrichtung 93 nach der 6 umfasst als aktive Bestandteile einen Operationsverstärker 30 sowie ein taktflankengesteuertes D-Flipflop 62.
Die gesamte Anordnung weist einen Eingang E₉₃ und einen Ausgang A₉₃ auf. Der Eingang E₉₃ ist mit dem Takteingang C des D-Flipflops 62 verbunden. Der invertierende Ausgang Q des D-Flipflops 62 ist über eine Ausgangssignalleitung 85 mit dem D-Eingang des D-Flipflops 62 verbunden. Der nicht invertierende Ausgang Q des D-Flipflops 62 ist über eine Leitung 87 mit einem Tiefpass 73 in Form eines RC-Glieds verbunden. Das RC-Glied 73 ist über einen Leitung 88 mit einem ohmschen Widerstand 75 verbunden, welcher wiederum über eine Leitung 90 mit dem nicht invertierenden Eingang + des Operationsverstärkers 63 und einem mit einem Bezugspotential 67 verbundenen RC-Glied /Mittelwertbildner (Tiefpass) 83 verbunden ist. Zusätzlich zu der Verbindung zwischen dem Eingang E₉₃ und dem Takteingang C des D-Flipflops 62 besteht eine Leitungsverbindung 84 zu einem Tiefpass/Mittelwertbildner 70. Dessen Ausgang ist über eine Leitung 86 mit einem ohmschen Widerstand 74 verbunden, welcher wiederum über eine Leitung 89 zum einen mit dem invertierenden Eingang – des Operationsverstärkers 63 und einem RC-Glied /Mittelwertbildner (Tiefpass) 82 verbunden ist. Das RC-Glied 82 selbst ist mit dem Ausgang des Operationsverstärkers 63 über eine Leitung 92 verbunden, welche zugleich über eine Leitung 57 an den Ausgang A₉₃ angeschlossen ist.
Die beiden Tiefpässe/Mittelwertbildner 70, 73 sind identisch ausgeführt. Sie umfassen einen Eingang und Ausgang überbrückenden ohmschen Widerstand 68, 71 sowie einen den jeweiligen Ausgang mit Bezugspotential 66, 65 verbindenden Kondensator 69, 72.
Die beiden RC-Glieder/Mittelwertbildner 82, 83 sind ebenfalls komplementär ausgeführt. Sie umfassen jeweils parallel geschaltete ohmsche Widerstände 78, 79 und Kondensatoren 80, 81, welche Eingang und Ausgang miteinander verbinden.
Die Funktion der Schaltungsanordnung 93 nach der 6 ergibt sich wie folgt:
Das (modulierte) Ausgangsignal U_out der Schaltungsanordnung nach der 5 wird einerseits dem RC-Glied 70 und andererseits dem Clock-Eingang C des D-Flip-Flops 62 zugeführt. Durch die Rückkopplung des invertierenden Ausgangs Q des D-Flip-Flops 62 und das „Takten" mit dem Ausgangssignal U_out wird die Frequenz des Ausgangssignals U_out über das D-Flip-Flop 62 halbiert. Eine konstante Frequenz vorausgesetzt erhält man dadurch ein Ausgangssignal am nicht inventierten Ausgang Q des D-Flip-Flops 62 mit einem Tastverhältnis von 50% unabhängig vom Tastverhältnis des modulierten Ausgangssignals U_out am Clock-Eingang C des Flip-Flops 62. Dies wird nun dem RC-Glied 73 zugeführt um so den Gleichspannungsanteil (DC-Spannung) zu erhalten. Das modulierte Ausgangssignals U_out wird, wie oben bereits erwähnt, zusätzlich dem anderen RC-Glied 73 zugeführt, welches deshalb den Gleichspannungsanteil (DC-Spannung) des modulierten Ausgangssignals selbst liefert. Diese beiden Signale werden nun zwecks Differenzbildung und Verstärkung einem Differenzverstärker (welcher u.a. durch den Operationsverstärker 63 gebildet wird) zugeführt. Die Kapazitäten 80 und 81 sind optional und können für eine zusätzliche Glättung verwendet werden.
Das Ausgangssignal des Differenzverstärkers 63 weicht nur dann von Null ab, wenn der DC-Wert des durch Modulation entstandenen Signals U_out, am Ausgang des RC-Gliedes 70, von der Schaltungsanordnung nach der 5 vom DC-Wert des idealen ummodulierten Signals mit 50%-iger Austastung, am Ausgang des RC-Gliedes 73, abweicht. Dieses Ausgangssignal des Differenzverstärkers 63 kann als Regelgröße zur Einstellung eines Tastverhältnisses von 50% verwendet werden. Dies wird im vorliegenden Ausführungsbeispiel schaltungstechnisch wie folgt realisiert:
Das Steuersignal U_Duty-Cycle wird über die Arbeitszyklussteuerleitung 57 den beiden Differenzintegratoren 30, 33 zugeführt, wo es für die zeitliche korrekte Zuordnung der beiden Integrationssignale U_I1, U_I2 sorgt.
Die in 5 symbolisch angedeutete Arbeitszyklussteuerung via die Leitung 57 kann schaltungstechnisch mittels der in den 7 und 8 dargestellten Schaltungsanordnungen realisiert werden.
Die 7 zeigt die schaltungstechnische Ausführung eines Differenzintegrators 30, wie er beispielhaft im ersten Block 60 der Schaltungsanordnung gemäß der 5 realisiert sein könnte. Entsprechend entnimmt man der 8 die konkrete Ausführung und Beschaltung eines Differenzintegrators 33, wie er im Block 61 der Schaltungsanordnung 58 gemäß der 5 realisiert sein könnte.
Der beispielhaft in der 7 dargestellte Differenzintegrator 30 basiert auf einem Operationsverstärker 98, dessen Ausgang über einen Kondensator 99 auf dessen invertierenden Eingang – rückgekoppelt ist und dessen nicht invertierender Eingang + über die Parallelschaltung eines ohmschen Widerstands 103 und eines Kondensators 104 auf Bezugspotential 105 liegt.
Dem invertierenden Eingang – dieses Operationsverstärkers 98 ist einerseits durch entsprechende ohmsche Widerstände 101, 102 das Modulationssignal U_MOD sowie das Steuersignal U_Duty-Cycle zuführbar. Dem nicht invertierenden Eingang + des Operationsverstärkers 98 ist ebenfalls über einen ohmschen Widerstand 106 das vom nicht invertierenden Ausgang Q des JK-Flipflops 27 gelieferte Ausgangssignal U_Q1 zuführbar.
Der Differenzintegrator 33 gemäß der 8 ist in entsprechender Weise ausgeführt. Er umfasst einen Operationsverstärker 107, dessen Ausgang über einen Kondensator 108 auf den invertierenden Eingang – rückgekoppelt ist. Der nicht invertierende Eingang + des Operationsverstärkers 107 ist über einen weiteren Kondensator 109 mit dem Bezugspotential 110 verbunden.
Dem invertierenden Eingang – des Operationsverstärkers 107 ist über einen Spannungsteiler bestehend aus den Widerständen 111, 112 das Modulationssignal U_MOD zuführbar. Dem invertierenden Eingang ist über entsprechende Widerstände 114, 115 das Ausgangssignal U_Q2 des JK-Flipflops 47 sowie das Steuersignal U_Duty-Cycle _zuführbar.
In der Zeichnungsfigur 6 sind durch einen mit dem Bezugszeichen 64 versehenen strichlierten Kasten Schaltungsteile ge kennzeichnet, welche zur Erzeugung der 50 % Duty Cycles nicht zwingend erforderlich, also optional, sind:
Anstelle einer in den 7 und 8 dargestellten Verschaltung ist es grundsätzlich auch denkbar, die beiden Leitungen 89, 90 mi dem invertierenden – bzw. dem nicht invertierenden + Eingang des jeweiligen Operationsverstärkers 98, 107 zu verbinden, wobei die Leitung 89 oder 90, die bei einem Operationsverstärker 98 oder 107 mit dem invertierenden Eingang – verbunden ist beim anderen Operationsverstärker 98 oder 107 mit dem nicht invertierenden Eingang + verbunden ist und umgekehrt.
In der 6 ist der Schaltungsblock 64 strichliert gezeichnet und mit Begriff „optional" gekennzeichnet. Damit soll ausgedrückt werden, dass man eventuell auch auf den Differenzverstärker 63 verzichten und die beiden Signale der Leitungen 86 und 88 (über einen Widerstand), auf die Eingänge der Integratoren 98, 107 legen könnte (wobei die Leitung 89 oder 90, die bei einem Operationsverstärker 98 oder 107 mit dem invertierenden Eingang – verbunden ist beim anderen Operationsverstärker 98 oder 107 mit dem nicht invertierenden Eingang + verbunden ist und umgekehrt). Allerdings würde sich dann die Dimensionierung der Bauteile kritischer gestalten. Die Tiefpässe 70 und 73 müssten beispielsweise sehr niederohmig gegenüber den Widerständen R1 und R2 aus 7 und 8 dimensioniert werden.

1: Systemtaktsignal
2: Referenztaktsignal
3: Trägersignal = unmoduliertes Signal
4: durch Modulation entstandenes Signal
5: Modulationssignal (= Nutzsignal, Datensignal)
6: Schaltpunkt des ersten Sägezahnsignals innerhalb erster
: Taktperiode des Trägersignals
6': Schaltpunkt des ersten Sägezahnsignals innerhalb zweiter
: Taktperiode des Trägersignals
6'': Schaltpunkt zum Zeitpunktes des Taktes der Trägersignale
7: Schaltpunkt der zweiten Sägezahnsignals innerhalb erster
: Taktperiode der Trägersignals
7': Schaltpunkt der zweiten Sägezahnsignals innerhalb zwei
: ter Taktperiode des Trägersignals
7'': Schaltpunkt der zweiten Sägezahnsignals innerhalb drit
: ter Taktperiode des Trägersignals
8: erstes Sägezahnsignal
9: zweites Sägezahnsignal
10: erster Taktzyklus
10': zweiter Taktzyklus
10'': dritter Taktzyklus
10''': vierter Taktzyklus
11: Schaltpunkt des ersten Sägezahnsignals
12: Schaltpunkt des zweiten Sägezahnsignals
13: Schaltpunkt des ersten Sägezahnsignals
14: Schaltpunkt des zweiten Sägezahnsignals
15: Schaltpunkt des ersten Sägezahnsignals
16: Schaltpunkt des zweiten Sägezahnsignals
17: Schaltpunkt des ersten Sägezahnsignals
18: Schaltschwelle
19: Schaltpunkt des ersten Sägezahnsignals
20: Schaltpunkt des zweiten Sägezahnsignals
21: Schaltpunkt des ersten Sägezahnsignals
22: Schaltpunkt des zweiten Sägezahnsignals
23: Schaltpunkt des ersten Sägezahnsignals
24: Schaltpunkt des zweiten Sägezahnsignals
25: Schaltpunkt des ersten Sägezahnsignals
26: Schaltpunkt des zweiten Sägezahnsignals
27: taktflankengesteuertes JK – Flipflop
28: taktflankengesteuertes JK – Flipflop
29: UND – Gatter
30: Differenzintegrator
31: Komparator
32: Komparator
33: Differenzintegrator
34: taktflankengesteuertes JK-Flipflop
35: taktflankengesteuertes JK-Flipflop
36: UND-Gatter
37: Schmitt-Trigger (Schwellwertelement)
38: ohmscher Widerstand
39: Kapazität
40: Bezugspotenzial
41: Bezugspotenzial
42: Bezugspotenzial
43: Setz-/Rücksetzleitung
44: Taktsignalleitung
45: Modulationssignalleitung
46: Rückkoppelleitung
47: Rückkoppelleitung
48: Komparatorausgangsleitung
49: Komparatorausgangsleitung
50: Ausgangleitung
51: Ausgangleitung
52: Ausgangleitung
53: invertierte Ausgangsleitung
54: Ausgangsleitung
55: invertierte Ausgangsleitung
56: EXKLUSIV- ODER – Gatter
57: Arbeitszyklussteuerleitung
58: Modulator
60: Block 1
61: Block 2
62: taktflankengesteuertes D-Flipflop (Verzögerungsflipflop)
63: Operationsverstärker
64: optionale Schaltungsteile
65: Bezugspotential
66: Bezugspotential
67: Bezugspotential
68: ohmscher Widerstand
69: Kapazität
70: Tiefpass/Mittelwertbildner
71: ohmscher Widerstand
72: Kapazität
73: Tiefpass/Mittelwertbildner
74: ohmscher Widerstand
75: ohmscher Widerstand
78: ohmscher Widerstand
79: ohmscher Widerstand
80: Kapazität
81: Kapazität
82: Integrator/Mittelwertbildner
83: Integrator/Mittelwertbildner
84: Ausgangssignalleitung
85: Rückkoppelleitung
86: Leitung
87: Leitung
88: Leitung
89: Leitung
90: Leitung
91: Koppelleitung
92: Rückkoppelleitung
93: Synchronisationseinrichtung
94: Setz-/Rücksetzeinrichtung
95: Ausgangsleitung
96: Ausgangsleitung
97: Knoten
98: Operationsverstärker
99: Kondensator
100: Ausgangssignal
101: ohmscher Widerstand
102: ohmscher Widerstand
103: ohmscher Widerstand
104: Kondensator
105: Bezugspotential
106: ohmscher Widerstand
107: Operationsverstärker
108: Kondensator
109: Kondensator
110: Bezugspotential
111: Widerstand
112: Widerstand
113: Bezugspotential
T: Periodendauer des durch Modulation entstandenen Signals
T_clock: Periodendauer des Systemtaktsignals
T_carrier: Periodendauer des Trägersignals
T₀: Bezugszeitdaue
t₀: Zeitpunkt
t₀': Zeitpunkt
t₁: Zeitpunkt
t₂: Zeitpunkt
t₃: Zeitpunkt
t₄: Zeitpunkt
t₅: Zeitpunkt
R: Rücksetzeingang
S: Setzeingang
Q: nicht invertierter Ausgang
Q: invertierter Ausgang
C: Takteingang
D: D-Eingang
Cl: Clock
GND: Bezugspotential
V_CC: Versorgungsspannung/Betriebsspannung
U_MOD: Modulationsspannungssignal
U_OUT: Ausgangssignal
U_Duty-Cycle: Steuersignal
U_Duty-Cycle: invertiertes Steuersignal
U_Duty-Cycle+: nichtinvertiertes Steuersignal
U_Q1: erstes Ausgangssignal
U_Q1: invertierter erster Ausgang
U_Q2: zweites Ausgangssignal
U_Q2: invertierter zweiter Ausgang
U_Q3: drittes Ausgangssignal
U_Q4: viertes Ausgangssignal
U_D1: erstes Differenzsignal
U_D2: zweites Differenzsignal
U_I1: erstes Integrationssignal
U_I2: zweites Integrationssignal
U_K1: erstes Komparatorausgangssignal
U_K2: zweites Komparatorausgangssignal
E₉₃: Eingang
A₉₃: Ausgang

Claims

Verfahren zur Frequenzmodulation und/oder Frequenzumtastung bei dem A) ein erstes Integrationssignal (8, U_I1) erzeugt wird, indem a) aus einem ersten in einem ersten Zustand (high, V_CC) befindlichen Ausgangssignal (U_Q1) und einem Modulationssignal (U_MOD) ein erstes Summen- oder Differenzsignal (U_D1) gebildet wird, b) das erste Summen- oder Differenzsignal (U_D1) über der Zeit das erste Integrationssignal (8, U_I1) bildend integriert wird, c) geprüft wird, ob das erste Integrationssignal (8, U_I1) ein vorgegebenes erstes Schwellsignal (18, 40, GND) über- oder unterschreitet, d) sobald ein Über- oder Unterschreiten des ersten Schwellsignals (18, 40, GND) festgestellt wird synchron zu einem Referenztakt (2, 2Cl) das erste Ausgangssignal (U_Q1) in einen zweiten Zustand (low, GND) verbracht wird, e) aus dem in dem zweiten Zustand (low, GND) befindlichen ersten Ausgangssignal (U_Q1) und dem Modulationssignal (U_MOD) das erste Summen- oder Differenzsignal (U_D1) gebildet wird, f) während zweier Taktzyklen das erste Summen- oder Differenzsignal (U_D1) über der Zeit (t) das erste Integrationssignal (8, U_I1) bildend integriert wird, B) bei dem ein zweites Integrationssignal (9, U_I2) erzeugt wird, indem g) aus einem zweiten in einem zweiten Zustand (low, GND) befindlichen zweiten Ausgangssignal (U_Q2) und dem Modulationssignal (U_MOD) ein zweites Summen- oder Differenzsignal (U_D2) gebildet wird, h) das zweite Summen- oder Differenzsignal (U_D2) über der Zeit (t) das zweite Integrationssignal (9, U_I2) bildend integriert wird, i) geprüft wird, ob das zweite Integrationssignal (9, U_I2) ein vorgegebenes zweites Schwellsignal (18, 41, GND) über- oder unterschreitet, j) sobald ein Über- oder Unterschreiten des zweiten Schwellsignals (18, 41, GND) festgestellt wird synchron zu dem Referenztakt (2, 2Cl) das zweite Ausgangssignal (U_Q2) in einen ersten Zustand (high, V_CC) verbracht wird, k) aus dem in dem ersten Zustand (high, V_CC) befindlichen zweiten Ausgangssignal (U_Q2) und dem Modulationssignal (U_MOD) das zweite Summen- oder Differenzsignal (U_D2) gebildet wird, l) während zweier Taktzyklen (4T₀) das zweite Summen- oder Differenzsignal (U_D2) über der Zeit (t) das zweite Integrationssignal (9, U_I2) bildend integriert wird, C) und bei dem ein frequenzmoduliertes oder frequenzumgetastetes Signal (4, U_OUT) erzeugt wird, indem m) dieses zu dem Zeitpunkt (t₁, t₃) in einen ersten Zustand (high) verbracht wird, wenn das erste Integrationssignal (8, U_I1) das vorgegebenen erste Schwellsignal (18, 40, GND) über- oder unterschreitet, n) dieses zu dem Zeitpunkt (t₂) in einen zweiten Zustand (low) verbracht wird, wenn das zweite Integrationssignal (9, U_I2) das vorgegebene zweite Schwellsignal (18, 41, GND) über- oder unterschreitet.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Zustand (low, GND) des ersten Ausgangssignals (U_Q1) so gewählt wird, dass sich die Integrationssichtung beim Integrieren des ersten Summen- oder Differenzsignals (U_D1) gerade umkehrt und/oder dass der erste Zustand (high, V_CC) des zweiten Ausgangssignals (U_Q2) so gewählt wird, dass sich die Integrationssichtung beim Integrieren des zweiten Summen- oder Differenzsignals (U_D2) gerade umkehrt.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Signale (U_Q1, U_Q2, U_D1, U_D2 U_I1, U_I2, U_MOD, 2Cl, U_OUT, GND, V_CC) Spannungssignale gewählt werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als erstes Schwellsignal (18, 40, GND) ein konstantes Spannungssignal, insbesondere ein Massesignal, gewählt wird und/oder dass als zweites Schwellsignal (18, 41, GND) ein konstantes Spannungssignal, insbesondere ein Massesignal, gewählt wird.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das erste und das zweite Schwellsignal (18, 40, 41, GND) identisch gewählt werden.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als erstes Ausgangssignal (U_Q1) ein Rechtecksignal gewählt wird und/oder dass als zweites Ausgangssignal (U_Q2) ein Rechtecksignal gewählt wird.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der jeweilige erste Zustand (high, V_CC) des ersten und des zweiten Ausgangssignals (U_Q1, U_Q2) identisch gewählt werden und/oder dass der jeweilige zweite Zustand (low, GND) des ersten und des zweiten Ausgangssignals (U_Q1, U_Q2) identisch gewählt werden.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Erzeugung des ersten Integrationssignals (8, U_I1) und die Erzeugung des zweiten Integrationssignals (9, U_I2) derart synchronisiert werden, dass deren Integrationsrichtungen gegenläufig sind.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als frequenzmoduliertes oder frequenzumgetastetes Signal (4, U_out) ein Rechtecksignal erzeugt wird.
Anordnung zur Frequenzmodulation und/oder Frequenzumtastung mit A) einer ersten Einrichtung (60) zum Erzeugen eines ersten Integrationssignals (8, U_I1) umfassend a) eine erste Summier- oder Subtraktionseinrichtung (30), um aus einem ersten in einem ersten Zustand (high, V_CC) befindlichen Ausgangssignal (U_Q1) und einem Modulationssignal (U_Mod) ein erstes Summen- oder Differenzsignal (U_D1) zu bilden, b) eine erste Integriereinrichtung (30), um das erste Summen- oder Differenzsignal (U_D1) über der Zeit das erste Integrationssignal (8, U_I1) bildend zu integrieren, c) eine erste Prüfeinrichtung (31), um zu prüfen, ob das erste Integrationssignal (8, U_I1) ein vorgegebenes erstes Schwellsignal (18, 40, GND) über- oder unterschreitet, d) eine erste Umschalteinrichtung (27, 28, 29), um beim Über- oder Unterschreiten des ersten Schwellsignals (18, 40, GND) synchron zu einem Referenztakt (2, 2Cl) das erste Ausgangssignal (U_Q1) in einen zweiten Zustand (low, GND) zu verbringen, wobei e) die erste Summier- oder Subtraktionseinrichtung (30) ausgebildet ist, aus dem in dem zweiten Zustand (low, GND) befindlichen ersten Ausgangssignal (U_Q1) und dem Modulationssignal (U_Mod) das erste Summen- oder Differenzsignal (U_D1) zu bilden, wobei f) die erste Integriereinrichtung (30) ausgebildet ist, während zweier Taktzyklen das erste Summen- oder Differenzsignal (U_D1) über der Zeit (t) das erste Integrationssignal (8, U_I1) bildend zu integrieren, B) einer zweiten Einrichtung (61) zum Erzeugen eines zweiten Integrationssignals (9, U_I2) umfassend g) eine zweite Summier- oder Subtraktionseinrichtung (33), um aus einem zweiten in einem zweiten Zustand (low, GND) befindlichen zweiten Ausgangssignal (U_Q2) und dem Modulationssignal (U_Mod) ein zweites Summen- oder Differenzsignal (U_D2) zu bilden, h) eine zweite Integriereinrichtung (30), um das zweite Summen- oder Differenzsignal (U_D2) über der Zeit (t) das zweite Integrationssignal (9, U_I2) bildend zu integrieren, i) eine zweite Prüfeinrichtung (32), um zu prüfen, ob das zweite Integrationssignal (9, U_I2) ein vorgegebenes zweites Schwellsignal (18, 41, GND) über- oder unterschreitet, j) eine zweite Umschalteinrichtung (34, 35, 36), um beim Über- oder Unterschreiten des zweiten Schwellsignals (18, 41, GND) synchron zu dem Referenztakt (2, 2Cl) das zweite Ausgangssignal (U_Q2) in einen ersten Zustand (high, V_CC) zu verbringen, wobei k) die zweite Summier- oder Subtrahiereinrichtung (33) ausgebildet ist, aus dem in dem ersten Zustand (high, V_CC) befindlichen zweiten Ausgangssignal (U_Q2) und dem Modulationssignal (U_Mod) das zweite Summen- oder Differenzsignal (U_D2) zu bilden, wobei l) die zweite Integriereinrichtung (33) ausgebildet ist, während zweier Taktzyklen (4T₀) das zweite Summen- oder Differenzsignal (U_D2) über der Zeit (t) das zweite Integrationssignal (9, U_I2) bildend zu integrieren, C) mit einer Modulier- oder Umtasteinrichtung, um ein frequenzmoduliertes oder frequenzumgetastetes Signal (4, U_out) zu erzeugen, indem m) dieses zu dem Zeitpunkt (t₁, t₃) in einen ersten Zustand (high) verbracht wird, wenn das erste Integrationssignal (8, U_I1) das vorgegebenen erste Schwellsignal (18, 40, GND) über- oder unterschreitet n) dieses zu dem Zeitpunkt (t₂) in einen zweiten Zustand (low) verbracht wird, wenn das zweite Integrationssignal (9, U_I2) das vorgegebene zweite Schwellsignal (18, 41, GND) über- oder unterschreitet.
Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass der zweite Zustand (low, GND) des ersten Ausgangssignals (U_Q1) so gewählt ist, dass sich die Integrationssichtung beim Integrieren des ersten Summen- oder Differenzsignals (U_D1) gerade umkehrt und/oder dass der erste Zustand (high, V_CC) des zweiten Ausgangssignals (U_Q2) so gewählt ist, dass sich die Integrationssichtung beim Integrieren des zweiten Summen- oder Differenzsignals (U_D2) gerade umkehrt.
Anordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet,, dass die Signale (U_Q1, U_Q2, U_D1 U_D2, U_I1, U_I2, u_Mod, 2Cl, U_out, GND, V_CC) Spannungssignale sind.
Anordnung nach Anspruch 12, dadurch gekennzeichnet, dass das erste Schwellsignal (18, 40, GND) ein konstantes Spannungssignal, insbesondere ein Massesignal, ist und/oder dass das zweite Schwellsignal (18, 41, GND) ein konstantes Spannungssignal, insbesondere ein Massesignal, ist.
Anordnung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass das erste und das zweite Schwellsignal (18, 40, 41, GND) identisch sind.
Anordnung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass das erste Ausgangssignal (U_Q1) ein Rechtecksignal ist und/oder dass das zweite Ausgangssignal (U_Q2) ein Rechtecksignal ist.
Anordnung nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass der jeweilige erste Zustand (high, V_CC) des ersten und des zweiten Ausgangssignals (U_Q1, U_Q2) identisch sind und/oder dass der jeweilige zweite Zustand (low, GND) des ersten und des zweiten Ausgangssignals (U_Q1, U_Q2) identisch sind.
Anordnung nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass eine Synchronisationseinrichtung (93) vorgesehen ist, um die Erzeugung des ersten Integrationssignals (8, U_I1) und die Erzeugung des zweiten Integrationssignals (9, U_I2) derart zu synchronisieren, dass deren Integrationsrichtungen gegenläufig sind.
Anordnung nach einem der Ansprüche 10 bis 17, dadurch gekennzeichnet, dass das frequenzmodulierte oder frequenzumgetastete Signal (4, U_out) ein Rechtecksignal ist .
Anordnung nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, dass die erste Summier- oder Subtrahiereinrichtung (30) und die erste Integriereinrichtung (30) durch einen Summations- oder Subtraktions-Integrator gebildet werden und/oder dass die zweite Summier- oder Subtraktionseinrichtung (30) und die erste Integriereinrichtung (30) durch einen Summations- oder Subtraktions-Integrator gebildet werden.
Anordnung nach einem der Ansprüche 10 bis 19, dadurch gekennzeichnet, dass die erste Prüfeinrichtung (31) ein Komparator ist und/oder dass die zweite Prüfeinrichtung (32) ein Komparator ist.
Anordnung nach einem der Ansprüche 10 bis 20, dadurch gekennzeichnet, dass die erste Umschalteinrichtung (27, 28, 29) eine erste bistabile JK-Kippstufe (27), eine zweite bistabile JK-Kippstufe (28) sowie ein UND-Gatter (29) umfasst, wobei der K-Eingang (K) der ersten bistabilen JK-Kippstufe (27) mit dem Ausgang der ersten Prüfeinrichtung (31), insbesondere Komparator, verbunden ist, wobei der J-Eingang (J) der ersten bistabilen JK-Kippstufe (27) mit dem Ausgang des UND-Gatters (29) verbunden ist, wobei der nicht invertierende Q-Ausgang der ersten bistabilen JK-Kippstufe (27) mit dem nicht invertierenden Eingang (+) der ersten Summier- oder Subtraktionseinrichtung (30), insbesondere Summations- oder Subtraktions-Integrator, verbunden ist, wobei der invertierende Ausgang (Q) der ersten bistabilen Kippstufe (27) mit dem J-Eingang (J) der zweiten bistabilen Kippstufe (28) und mit einem ersten Eingang des UND-Gatters (29) verbunden ist, wobei der nicht invertierende Ausgang (Q) der zweiten bistabilen Kippstufe (28) mit einem zweiten Eingang des UND-Gatters (29) verbunden ist und/oder dass die zweite Umschalteinrichtung (34, 35, 36) eine dritte bistabile JK-Kippstufe (34), eine vierte bistabile JK-Kippstufe (28) sowie ein weiteres UND-Gatter (36) umfasst, wobei der K-Eingang (K) der dritten bistabilen JK-Kippstufe (27) mit dem Ausgang der zweiten Prüfeinrichtung (32), insbesondere Komparator, verbunden ist, wobei der J-Eingang (J) der dritten bistabilen JK-Kippstufe (27) mit dem Ausgang des weiteren UND-Gatters (36) verbunden ist, wobei der nicht invertierende Q-Ausgang der dritten bistabilen JK-Kippstufe (34) mit dem nicht invertierenden Eingang (+) der zweiten Summier- oder Subtraktionseinrichtung (33), insbesondere Summations- oder Subtraktions-Integrator, verbunden ist, wobei der invertierende Ausgang (Q) der dritten bistabilen Kippstufe (34) mit dem J-Eingang (J) der vierten bistabilen Kippstufe (35) und mit einem ersten Eingang des UND-Gatters (36) verbunden ist, wobei der nicht invertierende Ausgang (Q) der vierten bistabilen Kippstufe (35) mit einem zweiten Eingang des UND-Gatters (36) verbunden ist.
Anordnung nach Anspruch 21, dadurch gekennzeichnet, dass die Rücksetzeingänge (R) der ersten und dritten bistabilen Kippstufen (27, 34) und die Setzeingänge (S) der zweiten und vierten bistabilen Kippstufen (28, 35) mit einer gemeinsamen Setz- und Rücksetzeinrichtung (94) verbunden sind.