JPH03207114A - レベル識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アナログ信号をディジタル的にピークホールドし、一定
の任意関数でレベルを識別しデイジタル信号を出力する
レベル識別回路に関し、ノイズによる影響少なく高精度
なレベル識別を行なうことを目的とし、 アナログ入力信号をデイジタル信号に変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器の出力ディジタル信号の値をピ
ークホールドするディジタルピークホールド回路と、該
ディジタルピークホールド回路の出力デイジタル信号と
出力レベル識別信号とに応じて一定の任意関数で変化す
るしきい値を発生するしきい値発生回路と、該しきい値
発生回路の出力しきい値と該Ａ／Ｄ変換器の出力デイジ
タル信号の値とを大小比較してレベル識別信号を出力す
る大小比較器とより構成する。

〔産業上の利用分野〕

本発明はレベル識別回路に係り、特にアナログ信号をデ
ィジタル的にピークホールドし、一定の任意関数でレベ
ルを識別しディジタル信号を出力するレベル識別回路に
関する。

〔従来の技術〕

第５図は従来のレベル識別回路の一例の回路図を示す。

同図中、端子１に入力されたＡＭ［符号（Ａｌｔｅｒｎ
ａｔｅ　　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ　　Ｃｏｄｅ
ｓ）等のパルスはコンパレータ２に供給され、ここでホ
ールド・コンデンサ３の端子電圧Ｖｃとレベル比較され
、入力パルスの電圧Ｖ＋の方が端子電圧Ｖｃより大きい
ときはコンパレータ２からハイレベルの信号が出力され
、スイッチング素子ＳＷをオンとし、他方、入力パルス
電圧Ｖｘの方が端子電圧Ｖｃ以下のときはコンパレータ
２からローレベルの信号が出力され、スイッチングＳＷ
をオフとする。

ホールド・コンデンサ３はスイッチングＳＷがオンの期
間は充電用定電流源Ｉ１がらの定電流により充電され、
スイッチング素子ＳＷがオフの期間は放電用定電流源Ｉ
２により放電される。ここで、放電用定電流源Ｉ２よる
放電時定数は極めて小に設定されており、また、ホール
ド・コンデンサ３の非接地側端子はボルテージフォロワ
４の入力端に接続されているため、ホールド・コンデン
サ３には入力パルス電圧Ｖ＋のビーク値がホールドされ
る。

ホールド・コンデンサ３の端子電圧Ｖｃは、ボルテージ
フォロワ４を介して抵抗Ｒ０１及びＲＯ２により抵抗分
圧されて、例えば１／２倍のレベルに減衰される。この
抵抗分圧出力電圧をＶＴ口とすると、ＶＴＩ−１は抵抗
Ｒ＋を介して電圧ＶＲとされた後、コンバレータ５の非
反転入力端子に供給される。

コンバレータ５は出力端子と非反転入力端子との間に帰
還抵抗Ｒ２が接続されることにより、ヒステリシス特性
を有するようになされており、その非反転入力端子への
入力電圧（しきい値）ＶＲＶＲ　＝　（Ｖｏ　−ＶＴ　
Ｈ　）　Ｘ　（Ｒ＋　　／　（Ｒ＋　　＋Ｒ２）｝＋Ｖ
ＴＨ で表わされる。ただし、上式中、Ｖｏはコンパレータ５
から端子６への出力電圧を示す。

すなわち、上式からもわかるように、しきい値ＶＲは出
力電圧Ｖｏに応じて変化する。従って、端子１への入力
パルス電圧Ｖ■が第６図（Ａ＞に示されるときは、しき
い値ＶＲは同図（Ａ）に破線で示す如く、入力パルス電
圧Ｖ＋がしきい値ＶＲ以上になった時点でコンバレータ
５の出力電圧Ｖｏ　（同図（Ｂ）に示す）がローレベル
になると低くなり、Ｖ＋がＶＲより小となった時点でＶ
○がハイレベルになると高くなる。

このようにして、端子６には入力パルス電圧Ｖｒをしき
い値ＶＲでレベル識別された電圧ｖｏが取り出される。

また、上記したように、しきい値ＶＲはヒステリシス特
性を有しているので、入力パルス電圧Ｖ！にノイズが重
畳していても、しきいｍＶＲ付近におけるノイズに対し
て不感動にでき、きれいな波形のレベル識別出力電圧Ｖ
○を得ることができる。

〔発明が解決しようとする課題〕

しかるに、上記の従来のレベル識別回路は、ホールド・
コンデンサ３，定電流源■１及びＩ２の各回路素子の精
度及びスイッチング素子ＳＷのオン抵抗によってピーク
ホールド回路の精度が決定されてしまうため、高精度な
レベル識別ができない。また、コンバレータ５のヒステ
リシス機能はコンパレータ５の応答速度、出力インピー
ダンスに起因して第６図にｔで示したようにコンパレー
タ５の出力電圧ｖＯが得られるのに時間がかかり、また
それらに起因するしきい値ＶＲの不確定性により、耐ノ
イズ機能が充分でない。

本発明は以上の点に鑑みてなされたもので、ノイズによ
る影響少なく高精度なレベル識別を行ない得るレベル識
別回路を提供することを目的とする。

〔課題を解決するための手段） 第１図は本発明の原理構戚図を示す。同図中、１１はＡ
／Ｄ変換器で、アナログ入力信号をディジタル信号に変
換する。１２はディジタルピークホールド回路で、入力
ディジタル信号の値をピークホールドする。１３はしき
い鎖発生回路で、ディジタルピークホールド回路１２の
出力ディジタル信号と出力レベル識別信号に応じて一定
の任意関数で変化するしきい値を発生する。１４は大小
比較器で、Ａ／Ｄ変換器１１の出力ディジタル信号と上
記しきい値とを大小比較し、レベル識別信号を出力する
。

〔作用〕

本発明では、ディジタル的にピークホールド及びしきい
値との大小比較を行なっているため、アナログ回路でレ
ベル識別回路を構成する場合に比し、クロック周期に応
じてしきい値の変化を高速にすることができる。

また、本発明では、しきい値発生回路１３によりしきい
鎗の変化量をアナログ入力信号のレベルとの関係におい
て任意に設定したしきい値を発生することができるため
、アナログ入力信号の変化に対応したレベル識別ができ
る。

〔実施例〕

第２図は本発明の一実施例の回路図を示す。同図中、第
１図と同一構成部分には同一符号を付してある。第２図
において、端子１ｏに入力されたＡＭ！符号等のアナロ
グ入力信号は、ＡＩＤ変換器１１により外部入力クロッ
クに同期して量子化ビット数ｎビットのディジタル信号
に変換された後、ディジタルピークホールド回路１２及
びディジタルコンパレータ２１に夫々入力される。ディ
ジタルコンパレータ２１は前記大小比較器１４を構成し
ており、２つの入力端子Ａ２　．８２の入力ディジタル
信号の値の大小比較をする。

ここで、上記のディジタルピークホールド回路１２は例
えば第３図に示す如き回路構成とされている。同図に示
すように、ディジタルピークホールド回路１２は入力端
子Ａ１に入力されたデイジタル信号と後述の減算器３４
の出力ｎビットディジタル信号とが入力されるセレクタ
３１及びデイジタルコンパレータ３２と、セレクタ３１
の出力ディジタル信号を外部入力クロツクによりラッチ
し、かつ、端子Ｂ１へ出力するフリップ７ロップ３３と
、フリツブフロツブ３３の出力デイジタル信号から定数
発生回路３５からの定数を減算する減算器３４とよりな
る。セレクタ３１はデイジタルコンパレータ３２の入力
端子Ａ３　．８３の入力信号が、Ａ３≧８３のときセレ
クト端子Ｓｏが゛１″とされて入力端子Ａ１からのディ
ジタル信号を選択出力し、他方、Ａ３　＜８３のときは
セレクト端子Ｓ１が“１″とされて減算器３４の出力ｎ
ビットディジタル信号を選択出力する。

これにより、セレクタ３１により入力端子Ａ１からの入
カディジタル信号が、減算器３４により出力端子Ｂ１へ
出力されるディジタル信号から定数を差し引いた値の減
算ディジタル信号以上のときは入力ディジタル信号が選
択出力され、入力ディジタル信号が減算ディジタル信号
未満の値のときは減算出力デイジタル信号が選択出力さ
れるため、フリップ７ロップ３３には入力ディジタル信
号のピーク値が保持され、端子Ｂ１へ出力される。

なお、定数発生回路３５の定数はピーク値を一定量で減
衰させるためのものである。かかるディジタルピークホ
ールド回路１２によるピークホールド動作は外部入力ク
Ｏツクに同期して行なわれるため、アナログ入力信号に
重畳されるノイズの予測される最高周波数よりも高い周
波数に外部入力クロツク周波数を設定することにより、
ノイズの影響なく正確なピークホールドが行なえる。

再び第２図に戻って説明するに、上記構成のディジタル
ピークホールド回路１２の出力端子Ｂ１より取り出され
たピーク値（これはｎビットディジタル信号である）は
、リード・オンリ・メモリ（ＲＯＭ）２２及び２３に夫
々アドレス信号として供給される。このＲＯＭ２２及び
２３は後述のセレクタ２４と共に、前記しきい値発生回
路１３を構成しており、ＲＯＭ２２にはアドレス端子×
１への入力ピーク値の５０％の値のディジタル信号をデ
ータ出力端子Ｙ１へ出力するための第１の変換テーブル
が格納ざれており、ＲＯＭ２３にはアドレス端子×２へ
の入力ピーク値の４０％の値のディジタル信号をデータ
出力端子Ｙ２へ出力するための第２の変換テーブルが格
納されている。

セレクタ２４はディジタルコンバレータ２１の出力信号
に基づき、ＲＯＭ２２及び２３の出力ディジタル信号の
一方をしきい値として選択し、デイジタルコンパレータ
２１の入力端子Ａ２へ供給する。このディジタルコンパ
レータ２１はもう一つの入力端子Ｂ２にＡ／Ｄ変換器１
１からアナログ入力信号に対応した入力ディジタル信号
が供給されており、入力端子Ａ２の入力ディジタル信号
〈しきい値）が入力端子Ｂ２の入力ディジタル信号より
大であるときくこれをＡ２＞８２と記すものとする〉の
み、“１”の出力信号を出力する構成とされている。セ
レクタ２４は、ディジタルコンバレータ２１の出力信号
が“１″のとき（Ａ２＞Ｆ３ｘのとき〉はＲＯＭ２２か
らの大なる方のディジタル信号をしきい値として選択出
力し、ディジタルコンパレータ２１の出力信号が“Ｏ″
のとき（Ａ２≦８２のとき）は、Ｒ　ＯＭ　２　３から
の小なる方のディジタル信号をしきい値として選択出力
する。

従って、Ａ／Ｄ変換器１１からディジタルコンバレータ
２１の入力端子Ｂ２へ供給される入力ディジタル信号が
第４図（Ａ）に実線Ｂ２で示す如き入力パルスに関する
デイジタル信号であるときは、セレクタ２４からディジ
タルコンパレータ２１の入力端子Ａ２へ供給されるしき
い値が同図（Ａ）に破線Ａ２で示す如く変化し、ヒステ
リシスを有する。

この結果、ディジタルコンパレータ２１の出力端子から
端子２５へは、第４図＜８＞に示す如く、入力ディジタ
ル信号Ｂ２がしきい値Ａ２以上のとき（Ｂ２≧Ａ２）　
“Ｏ″（ローレベル〉で、Ｂ２＜　Ａ　２のときは“１
”（ハイレベル〉であるパルスに関するｎビットデイジ
タル信号が出力される。

本実施例によれば、外部入力クロックの周波数の設定に
より、しきい埴を第４図にｔ′で示す如く高速で変化さ
せることができ、かつ、しきい値の変化量をＲＯＭ２２
及び２３に格納する変換テーブルによって入力デイジタ
ル信号レベルに対応して自在に設定できく換言すると、
一定の任意関数でレベル識別ができ）、よって従来に比
べて極めて高速に、しかも高精度にレベル識別ができる
。

なお、本発明は上記の実施例に限定されるものではなく
、例えばＲＯＭ２２及び２３に夫々格納される変換テー
ブルを、入力ピーク値に対する出力値の割合が、入力ピ
ーク値の小振幅、中振幅、大振幅の３つの振幅範囲で夫
々異なるように構成してもよく、その他任意関数で構成
することができる。

〔発明の効果〕

上述の如く、本発明によれば、アナログ入力信号を高精
度でディジタル的にピークホールドし、かつ、しきい値
の変化が高速で、しかもしきい値の変化量をアナログ入
力信号のピーク値との関係において一定の任意関数に設
定できるため、従来に比べて耐ノイズ性を向上できると
共に、より高精度なレベル識別ができる等の特長を有す
るものである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例の回路図、 第３図はディジタルピークホールド回路の一実施例の回
路図、 第４図は第２図の動作説明用信号波形図、第５図は従来
の一例の回路図、 第６図は第５図の動作説明用信号波形図である。 図において、 １１はＡ／Ｄ変換器、 １２はディジタルピークホールド回路、１３はしきい値
発生回路、 １４は大小比較器、 ２２．２３はリード・オンリ・メモリ（ＲＯＭ）２４は
セレクタ を示す。

Claims (1)

1. 【特許請求の範囲】 　アナログ入力信号をディジタル信号に変換するＡ／Ｄ
   変換器（１１）と、 該Ａ／Ｄ変換器（１１）の出力ディジタル信号の値をピ
   ークホールドするディジタルピークホールド回路（１２
   ）と、 該ディジタルピークホールド回路（１２）の出力ディジ
   タル信号と出力レベル識別信号とに応じて一定の任意関
   数で変化するしきい値を発生するしきい値発生回路（１
   ３）と、 該しきい値発生回路（１３）の出力しきい値と該Ａ／Ｄ
   変換器（１１）の出力ディジタル信号の値とを大小比較
   してレベル識別信号を出力する大小比較器（１４）と、 よりなることを特徴とするレベル識別回路。