JP3278795B2 - ２値化回路 - Google Patents
２値化回路Info
- Publication number
- JP3278795B2 JP3278795B2 JP09224595A JP9224595A JP3278795B2 JP 3278795 B2 JP3278795 B2 JP 3278795B2 JP 09224595 A JP09224595 A JP 09224595A JP 9224595 A JP9224595 A JP 9224595A JP 3278795 B2 JP3278795 B2 JP 3278795B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- reference voltage
- operational amplifier
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号を増幅し予め
設定されたリファレンス電圧を中心とした振動を有する
増幅信号を出力する演算増幅器と、この演算増幅器の増
幅信号を所定のしきい値と比較し２値化信号としてを出
力する比較器とからなる２値化回路に関する。
設定されたリファレンス電圧を中心とした振動を有する
増幅信号を出力する演算増幅器と、この演算増幅器の増
幅信号を所定のしきい値と比較し２値化信号としてを出
力する比較器とからなる２値化回路に関する。
【０００２】
【従来の技術】従来この種の２値化回路は図６に示すよ
うに構成されている。同図において、１は抵抗Ｒ１，Ｒ
２により電源電圧ＶＡを分割しリファレンス電圧として
出力するリファレンス電圧生成部、２は内部に演算増幅
器（以下、オペアンプ）２１を有し端子ＩＮから入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
た振動を有する増幅信号ＯＵＴ１を出力する増幅部、３
は抵抗Ｒ３〜Ｒ５からなり、直列接続された各抵抗Ｒ３
〜Ｒ５の各接続点からしきい値電圧，を出力するし
きい値電圧生成部、４は比較器４１，４２及び波形整形
回路４３〜４５等からなり増幅信号ＯＵＴ１を入力して
しきい値電圧，と比較し２値化信号ＯＵＴ２，３を
出力する比較部である。
うに構成されている。同図において、１は抵抗Ｒ１，Ｒ
２により電源電圧ＶＡを分割しリファレンス電圧として
出力するリファレンス電圧生成部、２は内部に演算増幅
器（以下、オペアンプ）２１を有し端子ＩＮから入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
た振動を有する増幅信号ＯＵＴ１を出力する増幅部、３
は抵抗Ｒ３〜Ｒ５からなり、直列接続された各抵抗Ｒ３
〜Ｒ５の各接続点からしきい値電圧，を出力するし
きい値電圧生成部、４は比較器４１，４２及び波形整形
回路４３〜４５等からなり増幅信号ＯＵＴ１を入力して
しきい値電圧，と比較し２値化信号ＯＵＴ２，３を
出力する比較部である。
【０００３】ところで、増幅部２のオペアンプ２１の＋
端子には、リファレンス電圧生成部１から上述したリフ
ァレンス電圧が与えられており、オペアンプ２１では入
力端子ＩＮに入力されたアナログ信号を抵抗Ｒ６を介し
その−端子から入力すると、この入力信号を増幅し、図
７（ａ）に示すような、リファレンス電圧を中心とした
増幅信号ＯＵＴ１を出力する。
端子には、リファレンス電圧生成部１から上述したリフ
ァレンス電圧が与えられており、オペアンプ２１では入
力端子ＩＮに入力されたアナログ信号を抵抗Ｒ６を介し
その−端子から入力すると、この入力信号を増幅し、図
７（ａ）に示すような、リファレンス電圧を中心とした
増幅信号ＯＵＴ１を出力する。
【０００４】一方、比較部４内の各比較器４１，４２の
各＋端子には、しきい値電圧生成部３から図７（ａ）に
示す各しきい値電圧，が与えられている。この場
合、比較器４１ではオペアンプ２１の増幅信号ＯＵＴ１
を入力すると、この信号ＯＵＴ１の電圧をしきい値電圧
と比較することにより、波形整形回路４３を介し図７
（ｂ）に示すような２値化信号ＯＵＴ２を出力する。ま
た、比較器４２は増幅信号ＯＵＴ１を入力すると、しき
い値電圧と比較することにより、波形整形回路４４，
４５を介し図７（ｃ）に示すような２値化信号ＯＵＴ３
を出力する。
各＋端子には、しきい値電圧生成部３から図７（ａ）に
示す各しきい値電圧，が与えられている。この場
合、比較器４１ではオペアンプ２１の増幅信号ＯＵＴ１
を入力すると、この信号ＯＵＴ１の電圧をしきい値電圧
と比較することにより、波形整形回路４３を介し図７
（ｂ）に示すような２値化信号ＯＵＴ２を出力する。ま
た、比較器４２は増幅信号ＯＵＴ１を入力すると、しき
い値電圧と比較することにより、波形整形回路４４，
４５を介し図７（ｃ）に示すような２値化信号ＯＵＴ３
を出力する。
【０００５】このようにして本２値化回路では、１つの
増幅信号ＯＵＴ１から２種類の２値化信号を得ることが
できる。なお、この２値化回路は、端子ＩＮに入力され
る信号の大小に応じてしきい値電圧を変更しやすくする
ために、リファレンス電圧生成部１としきい値電圧生成
部３とは個別に分離して設けられている。そして、この
ようにリファレンス電圧とは別個にしきい値電圧を調整
することにより、入力信号の中に含まれるノイズの出力
を阻止することも可能である。
増幅信号ＯＵＴ１から２種類の２値化信号を得ることが
できる。なお、この２値化回路は、端子ＩＮに入力され
る信号の大小に応じてしきい値電圧を変更しやすくする
ために、リファレンス電圧生成部１としきい値電圧生成
部３とは個別に分離して設けられている。そして、この
ようにリファレンス電圧とは別個にしきい値電圧を調整
することにより、入力信号の中に含まれるノイズの出力
を阻止することも可能である。
【０００６】ここで、上述の回路を用い上記リファレン
ス電圧及びしきい値電圧，を算出する例について具
体的に説明する。即ち上述の回路において、例えば電源
電圧ＶＡを１８Ｖ，リファレンス電圧生成部１の抵抗Ｒ
１，Ｒ２の値をそれぞれ１ＫΩ，しきい値電圧生成部３
の抵抗Ｒ３，Ｒ５の値をそれぞれ３ＫΩ，及び抵抗Ｒ４
の値を３６０Ωとした場合は、リファレンス電圧は Ｒ２／（Ｒ１＋Ｒ２）×ＶＡ＝１／（１＋１）×１８＝９（Ｖ） となる。
ス電圧及びしきい値電圧，を算出する例について具
体的に説明する。即ち上述の回路において、例えば電源
電圧ＶＡを１８Ｖ，リファレンス電圧生成部１の抵抗Ｒ
１，Ｒ２の値をそれぞれ１ＫΩ，しきい値電圧生成部３
の抵抗Ｒ３，Ｒ５の値をそれぞれ３ＫΩ，及び抵抗Ｒ４
の値を３６０Ωとした場合は、リファレンス電圧は Ｒ２／（Ｒ１＋Ｒ２）×ＶＡ＝１／（１＋１）×１８＝９（Ｖ） となる。
【０００７】また、しきい値電圧の値は （Ｒ４＋Ｒ５）／（Ｒ３＋Ｒ４＋Ｒ５）×ＶＡ ＝（０．３６＋３）／（３＋Ｏ．３６＋３）×１８＝９．５１（Ｖ） となり、さらにしきい値電圧の値は Ｒ５／（Ｒ３＋Ｒ４＋Ｒ５）×ＶＡ ＝３／（３＋Ｏ．３６＋３）×１８＝８．４９（Ｖ） となる。従って、このように各回路の定数を定めれば、
リファレンス電圧９（Ｖ）を中心として±０．５１
（Ｖ）の範囲で各しきい値を定めることができる（図７
（ａ）参照）。
リファレンス電圧９（Ｖ）を中心として±０．５１
（Ｖ）の範囲で各しきい値を定めることができる（図７
（ａ）参照）。
【０００８】
【発明が解決しようとする課題】このような２値化回路
では、各抵抗の値のばらつきが少ない場合は、上述した
ように、リファレンス電圧及びしきい値電圧，の各
値を的確に定めることができ、従って各しきい値電圧
，に応じた設計通りの２つの２値化信号を得ること
ができる。しかし、各抵抗値のばらつきが大きくなる
と、リファレンス電圧及びしきい値電圧，の各値に
誤差が生じ、正常な２値化信号が得られなくなるという
欠点がある。
では、各抵抗の値のばらつきが少ない場合は、上述した
ように、リファレンス電圧及びしきい値電圧，の各
値を的確に定めることができ、従って各しきい値電圧
，に応じた設計通りの２つの２値化信号を得ること
ができる。しかし、各抵抗値のばらつきが大きくなる
と、リファレンス電圧及びしきい値電圧，の各値に
誤差が生じ、正常な２値化信号が得られなくなるという
欠点がある。
【０００９】即ち、図６に示す２値化回路において、電
源電圧ＶＡを１８Ｖとし、公称値がそれぞれ１ＫΩ，１
ＫΩ，３６０Ω，３ＫΩ，３ＫΩである各抵抗Ｒ１〜Ｒ
５の許容誤差を５％とした場合を考える。この場合、各
抵抗の実際の値がそれぞれ、Ｒ１＝１．０５ＫΩ（＋５
％），Ｒ２＝０．９５ＫΩ（−５％），Ｒ３＝２．８５
ＫΩ（−５％），Ｒ４＝３４２Ω（−５％），Ｒ５＝
３．１５（＋５％）であったとすれば、リファレンス電
圧は、 Ｒ２／（Ｒ１＋Ｒ２）×ＶＡ＝０．９５／（１．０５＋０．９５）×１８ ＝８．５５（Ｖ） となる。
源電圧ＶＡを１８Ｖとし、公称値がそれぞれ１ＫΩ，１
ＫΩ，３６０Ω，３ＫΩ，３ＫΩである各抵抗Ｒ１〜Ｒ
５の許容誤差を５％とした場合を考える。この場合、各
抵抗の実際の値がそれぞれ、Ｒ１＝１．０５ＫΩ（＋５
％），Ｒ２＝０．９５ＫΩ（−５％），Ｒ３＝２．８５
ＫΩ（−５％），Ｒ４＝３４２Ω（−５％），Ｒ５＝
３．１５（＋５％）であったとすれば、リファレンス電
圧は、 Ｒ２／（Ｒ１＋Ｒ２）×ＶＡ＝０．９５／（１．０５＋０．９５）×１８ ＝８．５５（Ｖ） となる。
【００１０】また、しきい値電圧の値は （Ｒ４＋Ｒ５）／（Ｒ３＋Ｒ４＋Ｒ５）×ＶＡ ＝（０．３４２＋３．１５）／（２．８５＋Ｏ．３４２＋３．１５）×１８ ＝９．９１（Ｖ） となり、さらにしきい値電圧の値は Ｒ５／（Ｒ３＋Ｒ４＋Ｒ５）×ＶＡ ＝３．１５／（２．８５＋Ｏ．３４２＋３．１５）×１８ ＝８．９４（Ｖ） となる。
【００１１】この結果、リファレンス電圧，及びしきい
値電圧，の値は、図８（ａ）に示すような状況とな
り、しきい値電圧の値がオペアンプ２１の出力信号の
最大値より大きくなると共に、しきい値電圧の値がリ
ファレンス電圧より高くなるという異常な状況を呈す
る。このため、一方の比較器４１からは２値化信号ＯＵ
Ｔ２が出力されなくなる（図８（ｂ））等、所望の２種
類の２値化信号ＯＵＴ２，３を得ることができないとい
う欠点があった。従って本発明は、各抵抗の値のばらつ
きに左右されずに正常な２値化信号を得ることを目的と
する。
値電圧，の値は、図８（ａ）に示すような状況とな
り、しきい値電圧の値がオペアンプ２１の出力信号の
最大値より大きくなると共に、しきい値電圧の値がリ
ファレンス電圧より高くなるという異常な状況を呈す
る。このため、一方の比較器４１からは２値化信号ＯＵ
Ｔ２が出力されなくなる（図８（ｂ））等、所望の２種
類の２値化信号ＯＵＴ２，３を得ることができないとい
う欠点があった。従って本発明は、各抵抗の値のばらつ
きに左右されずに正常な２値化信号を得ることを目的と
する。
【００１２】
【課題を解決するための手段】このような課題を解決す
るために本発明は、入力したアナログ信号を第１及び第
２のしきい値電圧に基づき第１及び第２の２値化信号と
して生成可能な２値化回路において、第１，第２の抵抗
器を直列接続しその接続点からリファレンス電圧を出力
するリファレンス電圧生成部と、前記アナログ信号を増
幅してリファレンス電圧を中心として振動する増幅信号
を生成する第１のオペアンプと、第３〜第５の各抵抗器
が第３，第５，第４の各抵抗器の順に直列接続され各抵
抗器の接続点から第１，第２のしきい値電圧を出力する
しきい値電圧生成部と、増幅信号を第１及び第２のしき
い値電圧と各個に比較しそれぞれ第１及び第２の２値化
信号として生成する比較部と、リファレンス電圧生成部
からのリファレンス電圧を入力してこのリファレンス電
圧と等しい電圧を安定出力し、第１のオペアンプへのリ
ファレンス電圧として供給するとともに、第５の抵抗器
の任意の位置に印加する第２のオペアンプとを設けたも
のである。また、第５の抵抗器を、それぞれの公称抵抗
値の和が第５の抵抗器の抵抗値と等しい第６及び第７の
抵抗器の直列接続により構成し、この第６の抵抗器と第
７の抵抗器との接続点に第２のオペアンプの出力電圧を
印加するようにしたものである。また、上記接続点と第
６及び第７の抵抗器の各任意の位置との間に第１及び第
２のスイッチを設け、第１及び第２のスイッチを開閉制
御することにより第１及び第２のしきい値電圧を切り替
えるようにしたものである。
るために本発明は、入力したアナログ信号を第１及び第
２のしきい値電圧に基づき第１及び第２の２値化信号と
して生成可能な２値化回路において、第１，第２の抵抗
器を直列接続しその接続点からリファレンス電圧を出力
するリファレンス電圧生成部と、前記アナログ信号を増
幅してリファレンス電圧を中心として振動する増幅信号
を生成する第１のオペアンプと、第３〜第５の各抵抗器
が第３，第５，第４の各抵抗器の順に直列接続され各抵
抗器の接続点から第１，第２のしきい値電圧を出力する
しきい値電圧生成部と、増幅信号を第１及び第２のしき
い値電圧と各個に比較しそれぞれ第１及び第２の２値化
信号として生成する比較部と、リファレンス電圧生成部
からのリファレンス電圧を入力してこのリファレンス電
圧と等しい電圧を安定出力し、第１のオペアンプへのリ
ファレンス電圧として供給するとともに、第５の抵抗器
の任意の位置に印加する第２のオペアンプとを設けたも
のである。また、第５の抵抗器を、それぞれの公称抵抗
値の和が第５の抵抗器の抵抗値と等しい第６及び第７の
抵抗器の直列接続により構成し、この第６の抵抗器と第
７の抵抗器との接続点に第２のオペアンプの出力電圧を
印加するようにしたものである。また、上記接続点と第
６及び第７の抵抗器の各任意の位置との間に第１及び第
２のスイッチを設け、第１及び第２のスイッチを開閉制
御することにより第１及び第２のしきい値電圧を切り替
えるようにしたものである。
【００１３】
【作用】リファレンス電圧生成部と第１のオペアンプと
の間に接続された第２のオペアンプは、リファレンス電
圧を入力してこのリファレンス電圧と等しい電圧を、第
１のオペアンプへのリファレンス電圧として供給すると
ともに、しきい値生成部の第５の抵抗器の任意の位置に
安定出力する。この結果、リファレンス電圧生成部及び
しきい値電圧生成部を構成する各抵抗器の値のばらつき
が大きくなった場合でも所望の２値化信号を得ることが
できる。また、しきい値生成部の第５の抵抗器を、それ
ぞれの公称抵抗値の和が第５の抵抗器の抵抗値と等しい
第６及び第７の抵抗器の直列接続により構成し、第６の
抵抗器と第７の抵抗器との接続点に第２のオペアンプの
出力電圧を印加する。この結果、簡単かつ経済的な構成
により、最適な２値化信号を得ることができる。また、
上記接続点と第６及び第７の抵抗器の各任意の位置との
間にそれぞれ設けられた第１及び第２のスイッチを開閉
制御して、第１及び第２のしきい値電圧を切り替える。
この結果、入力するアナログ信号のレベルの大小に応
じ、しきい値電圧を適切に切り替えることができる。ま
た、入力信号に含まれるノイズの出力信号に与える影響
を排除できる。
の間に接続された第２のオペアンプは、リファレンス電
圧を入力してこのリファレンス電圧と等しい電圧を、第
１のオペアンプへのリファレンス電圧として供給すると
ともに、しきい値生成部の第５の抵抗器の任意の位置に
安定出力する。この結果、リファレンス電圧生成部及び
しきい値電圧生成部を構成する各抵抗器の値のばらつき
が大きくなった場合でも所望の２値化信号を得ることが
できる。また、しきい値生成部の第５の抵抗器を、それ
ぞれの公称抵抗値の和が第５の抵抗器の抵抗値と等しい
第６及び第７の抵抗器の直列接続により構成し、第６の
抵抗器と第７の抵抗器との接続点に第２のオペアンプの
出力電圧を印加する。この結果、簡単かつ経済的な構成
により、最適な２値化信号を得ることができる。また、
上記接続点と第６及び第７の抵抗器の各任意の位置との
間にそれぞれ設けられた第１及び第２のスイッチを開閉
制御して、第１及び第２のしきい値電圧を切り替える。
この結果、入力するアナログ信号のレベルの大小に応
じ、しきい値電圧を適切に切り替えることができる。ま
た、入力信号に含まれるノイズの出力信号に与える影響
を排除できる。
【００１４】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明に係る２値化回路の一実施例を示す
ブロック図である。同図において、１はリファレンス電
圧生成部であり、従来回路と同様の構成である。また、
２はアナログ信号を増幅してリファレンス電圧を中心と
した振動を有する増幅信号ＯＵＴ１を出力する増幅部で
ある。なお、増幅部２には図５に示す従来回路に対し、
リファレンス電圧生成部１内の抵抗Ｒ１，Ｒ２（第１，
第２の抵抗器）の接続点と増幅部２内のオペアンプ２１
（第１の演算増幅器）との間にボルテージフォロワ型の
オペアンプ２２（第２の演算増幅器）を接続する。従っ
て、オペアンプ２２の出力電圧がオペアンプ２１のリフ
ァレンス電圧となる。
る。図１は、本発明に係る２値化回路の一実施例を示す
ブロック図である。同図において、１はリファレンス電
圧生成部であり、従来回路と同様の構成である。また、
２はアナログ信号を増幅してリファレンス電圧を中心と
した振動を有する増幅信号ＯＵＴ１を出力する増幅部で
ある。なお、増幅部２には図５に示す従来回路に対し、
リファレンス電圧生成部１内の抵抗Ｒ１，Ｒ２（第１，
第２の抵抗器）の接続点と増幅部２内のオペアンプ２１
（第１の演算増幅器）との間にボルテージフォロワ型の
オペアンプ２２（第２の演算増幅器）を接続する。従っ
て、オペアンプ２２の出力電圧がオペアンプ２１のリフ
ァレンス電圧となる。
【００１５】また、３1 〜３n はしきい値電圧生成部で
あり、各しきい値電圧生成部３1 〜３n は増幅部２内の
オペアンプ２２の出力に共通に接続されこの出力電圧か
ら２個のしきい値電圧を生成するものである。この場
合、各しきい値電圧生成部３1〜３n は、図６に示す従
来の抵抗Ｒ４（第５の抵抗器）の代わりに、２つの抵抗
Ｒ４Ａ，Ｒ４Ｂ（第６，第７の抵抗器）を直列接続す
る。そして、これらの公称抵抗値の和を従来の抵抗Ｒ４
と等しくなるように定める。また、各抵抗Ｒ４Ａ，Ｒ４
Ｂの接続点をオペアンプ２２の出力に接続する。なお、
各しきい値電圧生成部３1 〜３n と各個に接続される比
較部４1 〜４nは従来と同様構成となっている。
あり、各しきい値電圧生成部３1 〜３n は増幅部２内の
オペアンプ２２の出力に共通に接続されこの出力電圧か
ら２個のしきい値電圧を生成するものである。この場
合、各しきい値電圧生成部３1〜３n は、図６に示す従
来の抵抗Ｒ４（第５の抵抗器）の代わりに、２つの抵抗
Ｒ４Ａ，Ｒ４Ｂ（第６，第７の抵抗器）を直列接続す
る。そして、これらの公称抵抗値の和を従来の抵抗Ｒ４
と等しくなるように定める。また、各抵抗Ｒ４Ａ，Ｒ４
Ｂの接続点をオペアンプ２２の出力に接続する。なお、
各しきい値電圧生成部３1 〜３n と各個に接続される比
較部４1 〜４nは従来と同様構成となっている。
【００１６】以上のように構成された２値化回路におい
て、増幅部２のオペアンプ２１では入力端子ＩＮからの
アナログ信号を入力すると、この入力信号を増幅し、オ
ペアンプ２２からの出力電圧を中心とした増幅信号ＯＵ
Ｔ１を出力する。この場合、比較部４内の比較器４１
（第１の比較器）では、オペアンプ２１の増幅信号ＯＵ
Ｔ１を入力すると、この増幅信号ＯＵＴ１の電圧をしき
い値電圧生成部３から出力される２つのしきい値電圧の
うち、しきい値電圧と比較することによって２値化信
号ＯＵＴ２を出力する。また、比較器４２（第２の比較
器）は増幅信号ＯＵＴ１を入力すると、しきい値電圧
と比較することにより、２値化信号ＯＵＴ３を出力す
る。このようにして本実施例回路では、１つの増幅信号
ＯＵＴ１から２種類の２値化信号を得ることができる。
て、増幅部２のオペアンプ２１では入力端子ＩＮからの
アナログ信号を入力すると、この入力信号を増幅し、オ
ペアンプ２２からの出力電圧を中心とした増幅信号ＯＵ
Ｔ１を出力する。この場合、比較部４内の比較器４１
（第１の比較器）では、オペアンプ２１の増幅信号ＯＵ
Ｔ１を入力すると、この増幅信号ＯＵＴ１の電圧をしき
い値電圧生成部３から出力される２つのしきい値電圧の
うち、しきい値電圧と比較することによって２値化信
号ＯＵＴ２を出力する。また、比較器４２（第２の比較
器）は増幅信号ＯＵＴ１を入力すると、しきい値電圧
と比較することにより、２値化信号ＯＵＴ３を出力す
る。このようにして本実施例回路では、１つの増幅信号
ＯＵＴ１から２種類の２値化信号を得ることができる。
【００１７】ところで、従来の２値化回路では、比較部
４において、増幅部２内のオペアンプ２１の増幅信号Ｏ
ＵＴ１と、しきい値電圧生成部３からのしきい値電圧と
を比較して２種類の２値化信号ＯＵＴ２，３を出力する
場合に、回路を構成する各抵抗の値がばらつくと、２値
化信号を正規に出力できないという問題があった。この
ため、本実施例回路では、上述したように、増幅部２内
に、リファレンス電圧生成部１のリファレンス電圧を入
力してこのリファレンス電圧と等しい電圧を安定出力す
るボルテージフォロワ型のオペアンプ２２を設け、この
オペアンプ２２の出力電圧をオペアンプ２１のリファレ
ンス電圧として与え、かつ、このオペアンプ２２の出力
をしきい値電圧生成部３内の抵抗Ｒ４Ａ，Ｒ４Ｂの接続
点と接続する。このように構成することにより、回路を
構成する各抵抗の値のばらつきが大きくなっても、比較
部４は所望の２つの２値化信号を出力することができ
る。
４において、増幅部２内のオペアンプ２１の増幅信号Ｏ
ＵＴ１と、しきい値電圧生成部３からのしきい値電圧と
を比較して２種類の２値化信号ＯＵＴ２，３を出力する
場合に、回路を構成する各抵抗の値がばらつくと、２値
化信号を正規に出力できないという問題があった。この
ため、本実施例回路では、上述したように、増幅部２内
に、リファレンス電圧生成部１のリファレンス電圧を入
力してこのリファレンス電圧と等しい電圧を安定出力す
るボルテージフォロワ型のオペアンプ２２を設け、この
オペアンプ２２の出力電圧をオペアンプ２１のリファレ
ンス電圧として与え、かつ、このオペアンプ２２の出力
をしきい値電圧生成部３内の抵抗Ｒ４Ａ，Ｒ４Ｂの接続
点と接続する。このように構成することにより、回路を
構成する各抵抗の値のばらつきが大きくなっても、比較
部４は所望の２つの２値化信号を出力することができ
る。
【００１８】次に、２値化回路を構成する各抵抗の値の
ばらつきの組み合わせが最悪となるケースでも本実施例
回路を用いれば所望の２値化信号が得られることを、以
下、図２を用い詳細に説明する。即ち、図２に示す実施
例回路において、電源電圧ＶＡを１８Ｖとし、公称値が
それぞれ１ＫΩ，１ＫΩ，１８０Ω，１８０Ω，３Ｋ
Ω，３ＫΩである、リファレンス電圧生成部１及びしき
い値電圧生成部３の各抵抗Ｒ１，Ｒ２，Ｒ４Ａ，Ｒ４
Ｂ，Ｒ３（第３の抵抗器），Ｒ５（第４の抵抗器）の許
容誤差を５％とした場合を考える。この場合、各抵抗の
実際の値がそれぞれ、Ｒ１＝１．０５ＫΩ（＋５％），
Ｒ２＝０．９５ＫΩ（−５％），Ｒ３＝２．８５ＫΩ
（−５％），Ｒ４Ａ＝１８９Ω（＋５％），Ｒ４Ｂ＝１
７１Ω（−５％），Ｒ５＝３．１５（＋５％）となると
きが、所望の２値化信号を得にくい最悪のケースとな
る。
ばらつきの組み合わせが最悪となるケースでも本実施例
回路を用いれば所望の２値化信号が得られることを、以
下、図２を用い詳細に説明する。即ち、図２に示す実施
例回路において、電源電圧ＶＡを１８Ｖとし、公称値が
それぞれ１ＫΩ，１ＫΩ，１８０Ω，１８０Ω，３Ｋ
Ω，３ＫΩである、リファレンス電圧生成部１及びしき
い値電圧生成部３の各抵抗Ｒ１，Ｒ２，Ｒ４Ａ，Ｒ４
Ｂ，Ｒ３（第３の抵抗器），Ｒ５（第４の抵抗器）の許
容誤差を５％とした場合を考える。この場合、各抵抗の
実際の値がそれぞれ、Ｒ１＝１．０５ＫΩ（＋５％），
Ｒ２＝０．９５ＫΩ（−５％），Ｒ３＝２．８５ＫΩ
（−５％），Ｒ４Ａ＝１８９Ω（＋５％），Ｒ４Ｂ＝１
７１Ω（−５％），Ｒ５＝３．１５（＋５％）となると
きが、所望の２値化信号を得にくい最悪のケースとな
る。
【００１９】そしてこの場合、リファレンス電圧は、 Ｒ２／（Ｒ１＋Ｒ２）×ＶＡ＝０．９５／（１．０５＋０．９５）×１８ ＝８．５５（Ｖ） となる。即ち、図２のＡ点（即ち、抵抗Ｒ１，Ｒ２の接
続点）の電圧は、８．５５（Ｖ）となる。ここで、オペ
アンプ２２はリファレンス電圧を入力するとこの電圧と
等しい電圧を出力する。また、このオペアンプ２２はボ
ルテージフォロワ型であるため、出力インピーダンスは
極めて小さい。このため、オペアンプ２２の出力が接続
される図２中のＢ点（即ち、抵抗Ｒ４Ａ，Ｒ４Ｂの接続
点）の電圧Ｖ２も８．５５（Ｖ）となり、かつこの電圧
値は固定的に保持される。従って電圧Ｖ１は、 Ｖ１＝１８−８．５５＝９．４５（Ｖ） となる。
続点）の電圧は、８．５５（Ｖ）となる。ここで、オペ
アンプ２２はリファレンス電圧を入力するとこの電圧と
等しい電圧を出力する。また、このオペアンプ２２はボ
ルテージフォロワ型であるため、出力インピーダンスは
極めて小さい。このため、オペアンプ２２の出力が接続
される図２中のＢ点（即ち、抵抗Ｒ４Ａ，Ｒ４Ｂの接続
点）の電圧Ｖ２も８．５５（Ｖ）となり、かつこの電圧
値は固定的に保持される。従って電圧Ｖ１は、 Ｖ１＝１８−８．５５＝９．４５（Ｖ） となる。
【００２０】また、抵抗Ｒ４Ａの両端の電圧Ｖ３は、 Ｖ３＝Ｒ４Ａ／（Ｒ３＋Ｒ４Ａ）×Ｖ１ ＝０．１８９／（２．８５＋０．１８９）×９。４５＝０．５９（Ｖ） となり、この結果、しきい値電圧生成部３から出力され
るしきい値電圧（Ｖ４）は、 Ｖ４＝Ｖ３＋８．５５＝０．５９＋８．５５＝９．１４（Ｖ） また、しきい値電圧（Ｖ５）は、 Ｖ５＝Ｒ５／（Ｒ４Ｂ＋Ｒ５）×Ｖ２ ＝３．１５／（０．１７１＋３．１５）×８．５５＝８．１１（Ｖ） となる。
るしきい値電圧（Ｖ４）は、 Ｖ４＝Ｖ３＋８．５５＝０．５９＋８．５５＝９．１４（Ｖ） また、しきい値電圧（Ｖ５）は、 Ｖ５＝Ｒ５／（Ｒ４Ｂ＋Ｒ５）×Ｖ２ ＝３．１５／（０．１７１＋３．１５）×８．５５＝８．１１（Ｖ） となる。
【００２１】従って、各抵抗のばらつきの組み合わせが
最悪となるケースでも、図４（ａ）に示すとおり、しき
い値電圧はリファレンス電圧に対して０．５９（Ｖ）
分だけ大きく、また、しきい値電圧はリファレンス電
圧に対し０．４４Ｖ分小さくなり、この結果、同図
（ｂ），（ｃ）に示すような所望の２値化信号ＯＵＴ
２，ＯＵＴ３を得ることができる。
最悪となるケースでも、図４（ａ）に示すとおり、しき
い値電圧はリファレンス電圧に対して０．５９（Ｖ）
分だけ大きく、また、しきい値電圧はリファレンス電
圧に対し０．４４Ｖ分小さくなり、この結果、同図
（ｂ），（ｃ）に示すような所望の２値化信号ＯＵＴ
２，ＯＵＴ３を得ることができる。
【００２２】なお、本実施例では、従来回路のしきい値
電圧生成部３の抵抗Ｒ４を抵抗値の等しい２つの抵抗Ｒ
４Ａ，Ｒ４Ｂに分割して、これらの抵抗の接続点Ｂとオ
ペアンプ２２の出力とを接続しているが、２つの２値化
信号ＯＵＴ２，ＯＵＴ３を得る目的のみであれば、必ず
しもこれらの抵抗Ｒ４Ａ，Ｒ４Ｂの値を等しくする必要
はない。即ち、オペアンプ２２の出力電圧はリファレン
ス電圧と等しく、一定値を保持しているため、各抵抗Ｒ
４Ａ，Ｒ４Ｂの値が異なっていても抵抗Ｒ４Ａの両端間
には必ず電位差が発生する（図２では、Ｖ３に相当）と
共に、抵抗Ｒ４Ｂの両端間にも必ず電位差が発生する
（図２では、Ｖ２−Ｖ５に相当）ため、しきい値電圧
はリファレンス電圧（Ｂ点の電圧）より必ず高くなり、
また、しきい値電圧はリファレンス電圧より必ず低く
なる。従って、２つの２値化信号ＯＵＴ２，ＯＵＴ３は
必ず得られることになる。
電圧生成部３の抵抗Ｒ４を抵抗値の等しい２つの抵抗Ｒ
４Ａ，Ｒ４Ｂに分割して、これらの抵抗の接続点Ｂとオ
ペアンプ２２の出力とを接続しているが、２つの２値化
信号ＯＵＴ２，ＯＵＴ３を得る目的のみであれば、必ず
しもこれらの抵抗Ｒ４Ａ，Ｒ４Ｂの値を等しくする必要
はない。即ち、オペアンプ２２の出力電圧はリファレン
ス電圧と等しく、一定値を保持しているため、各抵抗Ｒ
４Ａ，Ｒ４Ｂの値が異なっていても抵抗Ｒ４Ａの両端間
には必ず電位差が発生する（図２では、Ｖ３に相当）と
共に、抵抗Ｒ４Ｂの両端間にも必ず電位差が発生する
（図２では、Ｖ２−Ｖ５に相当）ため、しきい値電圧
はリファレンス電圧（Ｂ点の電圧）より必ず高くなり、
また、しきい値電圧はリファレンス電圧より必ず低く
なる。従って、２つの２値化信号ＯＵＴ２，ＯＵＴ３は
必ず得られることになる。
【００２３】以上のことから、各抵抗Ｒ４Ａ，Ｒ４Ｂを
１つの抵抗体としたとき、オペアンプ２２の出力は、必
ずしもこの抵抗体の抵抗値を２分する中点に接続する必
要は無く、抵抗体のどの点に接続しても２つの２値化信
号を得ることができる。即ち、従来回路の抵抗Ｒ４を，
例えば図３に示すように、各分割抵抗値を有する複数部
分に分けたとして各分割部分に各タップＴ１〜Ｔｎを設
けた場合、オペアンプ２２の出力が各タップＴ１〜Ｔｎ
のうちのどのタップに接続されても、しきい値電圧は
リファレンス電圧より必ず高くなり、また、しきい値電
圧はリファレンス電圧より必ず低くなる。即ち、この
場合も、オペアンプ２２の出力を接続したタップと抵抗
Ｒ４の一端間、及びオペアンプ２２の出力を接続したタ
ップと抵抗Ｒ４の他端間には必ず電位差が生じるため、
しきい値電圧は、リファレンス電圧より必ず高くな
り、また、しきい値電圧はリファレンス電圧より必ず
低くなる。従って、２つの２値化信号ＯＵＴ２，ＯＵＴ
３を確実に得ることができる。
１つの抵抗体としたとき、オペアンプ２２の出力は、必
ずしもこの抵抗体の抵抗値を２分する中点に接続する必
要は無く、抵抗体のどの点に接続しても２つの２値化信
号を得ることができる。即ち、従来回路の抵抗Ｒ４を，
例えば図３に示すように、各分割抵抗値を有する複数部
分に分けたとして各分割部分に各タップＴ１〜Ｔｎを設
けた場合、オペアンプ２２の出力が各タップＴ１〜Ｔｎ
のうちのどのタップに接続されても、しきい値電圧は
リファレンス電圧より必ず高くなり、また、しきい値電
圧はリファレンス電圧より必ず低くなる。即ち、この
場合も、オペアンプ２２の出力を接続したタップと抵抗
Ｒ４の一端間、及びオペアンプ２２の出力を接続したタ
ップと抵抗Ｒ４の他端間には必ず電位差が生じるため、
しきい値電圧は、リファレンス電圧より必ず高くな
り、また、しきい値電圧はリファレンス電圧より必ず
低くなる。従って、２つの２値化信号ＯＵＴ２，ＯＵＴ
３を確実に得ることができる。
【００２４】このように、リファレンス電圧生成部１と
オペアンプ２１との間に、リファレンス電圧を入力して
このリファレンス電圧と等しい電圧を安定出力可能な低
出力インピーダンスを有するオペアンプ２２を設け、こ
のオペアンプ２２の出力をしきい値生成部３の抵抗Ｒ４
の任意の位置（即ち、上述の各タップＴ１〜Ｔｎのうち
の何れか１つのタップ）に接続してリファレンス電圧を
供給するようにしたので、リファレンス電圧生成部１及
びしきい値電圧生成部３を構成する各抵抗値のばらつき
が大きくなっても、しきい値電圧生成部３では、リファ
レンス電圧に対してしきい値電圧を高く確保でき、ま
た、しきい値電圧を低く確保することができ、従って
リファレンス電圧を中心として振動する増幅信号ＯＵＴ
１を入力してしきい値電圧，に基づき２値化信号を
生成する比較部４では、所望の２つの２値化信号ＯＵＴ
２，３を確実に出力することができる。
オペアンプ２１との間に、リファレンス電圧を入力して
このリファレンス電圧と等しい電圧を安定出力可能な低
出力インピーダンスを有するオペアンプ２２を設け、こ
のオペアンプ２２の出力をしきい値生成部３の抵抗Ｒ４
の任意の位置（即ち、上述の各タップＴ１〜Ｔｎのうち
の何れか１つのタップ）に接続してリファレンス電圧を
供給するようにしたので、リファレンス電圧生成部１及
びしきい値電圧生成部３を構成する各抵抗値のばらつき
が大きくなっても、しきい値電圧生成部３では、リファ
レンス電圧に対してしきい値電圧を高く確保でき、ま
た、しきい値電圧を低く確保することができ、従って
リファレンス電圧を中心として振動する増幅信号ＯＵＴ
１を入力してしきい値電圧，に基づき２値化信号を
生成する比較部４では、所望の２つの２値化信号ＯＵＴ
２，３を確実に出力することができる。
【００２５】次に図５は本実施例回路の他の例を示す図
であり、しきい値電圧，の切り替えを示すものであ
る。この実施例では、抵抗Ｒ４Ａを２つの抵抗Ｒ４Ａ
1 ，Ｒ４Ａ2 （ただし、各抵抗Ｒ４Ａ1 ，Ｒ４Ａ2 の値
の和は抵抗Ｒ４Ａの値である）に分割し、かつ抵抗Ｒ４
Ｂも２つの抵抗Ｒ４Ｂ1 ，Ｒ４Ｂ2 （ただし、各抵抗Ｒ
４Ｂ1 ，Ｒ４Ｂ2 の値の和は抵抗Ｒ４Ｂの値である）に
分割する。そして、Ｂ点と抵抗Ｒ４Ａ1 ，Ｒ４Ａ2 の接
続点との間に半導体スイッチ等のスイッチＳＷ１を設
け、かつ、Ｂ点と抵抗Ｒ４Ｂ1 ，Ｒ４Ｂ2 の接続点との
間にスイッチＳＷ２を設ける。
であり、しきい値電圧，の切り替えを示すものであ
る。この実施例では、抵抗Ｒ４Ａを２つの抵抗Ｒ４Ａ
1 ，Ｒ４Ａ2 （ただし、各抵抗Ｒ４Ａ1 ，Ｒ４Ａ2 の値
の和は抵抗Ｒ４Ａの値である）に分割し、かつ抵抗Ｒ４
Ｂも２つの抵抗Ｒ４Ｂ1 ，Ｒ４Ｂ2 （ただし、各抵抗Ｒ
４Ｂ1 ，Ｒ４Ｂ2 の値の和は抵抗Ｒ４Ｂの値である）に
分割する。そして、Ｂ点と抵抗Ｒ４Ａ1 ，Ｒ４Ａ2 の接
続点との間に半導体スイッチ等のスイッチＳＷ１を設
け、かつ、Ｂ点と抵抗Ｒ４Ｂ1 ，Ｒ４Ｂ2 の接続点との
間にスイッチＳＷ２を設ける。
【００２６】ここで、スイッチＳＷ１，ＳＷ２の開閉制
御を行うと、しきい値電圧，の電圧レベルが切り替
えられ、従って、端子ＩＮに入力される信号の大小に応
じてしきい値電圧，を調整することができる。ま
た、入力信号の中に含まれるノイズが２値化信号として
出力されることを阻止することも可能である。
御を行うと、しきい値電圧，の電圧レベルが切り替
えられ、従って、端子ＩＮに入力される信号の大小に応
じてしきい値電圧，を調整することができる。ま
た、入力信号の中に含まれるノイズが２値化信号として
出力されることを阻止することも可能である。
【００２７】
【発明の効果】以上説明したように本発明によれば、第
１，第２の抵抗器を直列接続しその接続点からリファレ
ンス電圧を出力するリファレンス電圧生成部と、入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
て振動する増幅信号を生成する第１のオペアンプと、第
３〜第５の各抵抗器が第３，第５，第４の各抵抗器の順
に直列接続され各抵抗器の接続点から第１，第２のしき
い値電圧を出力するしきい値電圧生成部と、増幅信号を
第１及び第２のしきい値電圧と各個に比較して第１及び
第２の２値化信号を生成する比較部を備えるとともに、
リファレンス電圧生成部と第１のオペアンプとの間に、
ボルテージフォロワ型の第２のオペアンプを接続し、第
２のオペアンプから、リファレンス電圧と等しい電圧を
第１のオペアンプへのリファレンス電圧として供給する
とともに、しきい値生成部の第５の抵抗器の任意の位置
に安定出力させるようにしたので、リファレンス電圧生
成部及びしきい値電圧生成部を構成する各抵抗器の値の
ばらつきが大きくなった場合でも所望の２値化信号を得
ることができる。また、しきい値生成部の第５の抵抗器
を、それぞれの公称抵抗値の和が第５の抵抗器の抵抗値
と等しい第６及び第７の抵抗器の直列接続により構成
し、この第６の抵抗器と第７の抵抗器との接続点に第２
のオペアンプの出力電圧を印加するようにしたので、簡
単かつ経済的な構成により、最適な２値化信号を得るこ
とができる。また、上記の接続点と第６及び第７の抵抗
器の各任意の位置との間にそれぞれ設けられた第１及び
第２のスイッチを開閉制御して、第１及び第２のしきい
値電圧を切り替えるようにしたので、入力するアナログ
信号のレベルの大小に応じ、しきい値電圧を適切に切り
替えることができる。また、入力信号に含まれるノイズ
の出力信号に与える影響を排除することも可能である。
１，第２の抵抗器を直列接続しその接続点からリファレ
ンス電圧を出力するリファレンス電圧生成部と、入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
て振動する増幅信号を生成する第１のオペアンプと、第
３〜第５の各抵抗器が第３，第５，第４の各抵抗器の順
に直列接続され各抵抗器の接続点から第１，第２のしき
い値電圧を出力するしきい値電圧生成部と、増幅信号を
第１及び第２のしきい値電圧と各個に比較して第１及び
第２の２値化信号を生成する比較部を備えるとともに、
リファレンス電圧生成部と第１のオペアンプとの間に、
ボルテージフォロワ型の第２のオペアンプを接続し、第
２のオペアンプから、リファレンス電圧と等しい電圧を
第１のオペアンプへのリファレンス電圧として供給する
とともに、しきい値生成部の第５の抵抗器の任意の位置
に安定出力させるようにしたので、リファレンス電圧生
成部及びしきい値電圧生成部を構成する各抵抗器の値の
ばらつきが大きくなった場合でも所望の２値化信号を得
ることができる。また、しきい値生成部の第５の抵抗器
を、それぞれの公称抵抗値の和が第５の抵抗器の抵抗値
と等しい第６及び第７の抵抗器の直列接続により構成
し、この第６の抵抗器と第７の抵抗器との接続点に第２
のオペアンプの出力電圧を印加するようにしたので、簡
単かつ経済的な構成により、最適な２値化信号を得るこ
とができる。また、上記の接続点と第６及び第７の抵抗
器の各任意の位置との間にそれぞれ設けられた第１及び
第２のスイッチを開閉制御して、第１及び第２のしきい
値電圧を切り替えるようにしたので、入力するアナログ
信号のレベルの大小に応じ、しきい値電圧を適切に切り
替えることができる。また、入力信号に含まれるノイズ
の出力信号に与える影響を排除することも可能である。
【図１】 本発明に係る２値化回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】 上記実施例回路の各部の電圧の発生状況を示
す図である。
す図である。
【図３】 上記実施例回路を構成するボルテージフォロ
ワ型演算増幅器の接続状況を示す図である。
ワ型演算増幅器の接続状況を示す図である。
【図４】 上記実施例回路の各部の電圧波形を示す図で
ある。
ある。
【図５】 本発明の他の実施例の要部を示す図である。
【図６】 従来回路のブロック図である。
【図７】 従来回路の正常動作の場合の各部の電圧波形
図である。
図である。
【図８】 従来回路において異常動作の場合の各部の電
圧波形図である。
圧波形図である。
１…リファレンス電圧生成部、２…増幅部、３1 〜３n
…しきい値電圧生成部、４1 〜４n …比較部、２１，２
２…演算増幅器（オペアンプ）、４１，４２…比較器、
４３〜４５…波形整形回路、Ｒ１〜Ｒ１４，Ｒ４Ａ，Ｒ
４Ｂ，Ｒ４Ａ1，Ｒ４Ａ2 ，Ｒ４Ｂ1 ，Ｒ４Ｂ2 …抵
抗、Ｔ１〜Ｔｎ…タップ。
…しきい値電圧生成部、４1 〜４n …比較部、２１，２
２…演算増幅器（オペアンプ）、４１，４２…比較器、
４３〜４５…波形整形回路、Ｒ１〜Ｒ１４，Ｒ４Ａ，Ｒ
４Ｂ，Ｒ４Ａ1，Ｒ４Ａ2 ，Ｒ４Ｂ1 ，Ｒ４Ｂ2 …抵
抗、Ｔ１〜Ｔｎ…タップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 峰雄 東京都目黒区下目黒二丁目２番３号 株 式会社田村電機製作所内 (72)発明者 鎌田 隆之 東京都江東区豊洲３丁目３番３号 エ ヌ・ティ・ティ・データ通信株式会社内 (72)発明者 川原 広嗣 東京都江東区豊洲３丁目３番３号 エ ヌ・ティ・ティ・データ通信株式会社内 (56)参考文献 特開 昭54−110567（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 5/08 G01R 19/165
Claims (3)
- 【請求項１】 入力したアナログ信号を第１及び第２の
しきい値電圧に基づき第１及び第２の２値化信号として
生成可能な２値化回路において、 互いに直列接続された 第１及び第２の抵抗器からなり印
加された電源電圧の分圧電圧をリファレンス電圧として
第１の抵抗器と第２の抵抗器の接続点から出力するリフ
ァレンス電圧生成部と、 前記アナログ信号を増幅しリファレンス電圧を中心とし
て振動する増幅信号を生成する第１の演算増幅器と、 第３ないし第５の抵抗器からなり前記第３ないし第５の
抵抗器は第３，第５，第４の各抵抗器の順に直列接続さ
れるとともに、前記電源電圧が印加されたときに第３の
抵抗器と第５の抵抗器の接続点から第１のしきい値電圧
を出力し、第５の抵抗器と第４の抵抗器の接続点から第
２のしきい値電圧を出力するしきい値電圧生成部と、 前記増幅信号を第１及び第２のしきい値電圧と各個に比
較しそれぞれ第１及び第２の２値化信号として生成する
比較部と、 前 記リファレンス電圧生成部からのリファレンス電圧を
入力してこのリファレンス電圧と等しい電圧を安定出力
し、前記第１の演算増幅器へのリファレンス電圧として
供給するとともに、前記第５の抵抗器の任意の位置に印
加する第２の演算増幅器と を備えたことを特徴とする２
値化回路。 - 【請求項２】 請求項１において、 前記第５の抵抗器を、それぞれの公称抵抗値の和がこの
第５の抵抗器の抵抗値と等しい第６及び第７の抵抗器の
直列接続により構成し、第６の抵抗器と第７の抵抗器と
の接続点に前記第２の演算増幅器の出力電圧を印加する
ことを特徴とする２値化回路。 - 【請求項３】 請求項２において、第６の抵抗器と第７の抵抗器の 前記接続点と前記第６及
び第７の抵抗器の各任意の位置との間に第１及び第２の
スイッチを設け、第１及び第２のスイッチを開閉制御す
ることにより前記第１及び第２のしきい値電圧を切り替
えることを特徴とする２値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09224595A JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | ２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09224595A JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | ２値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288803A JPH08288803A (ja) | 1996-11-01 |
| JP3278795B2 true JP3278795B2 (ja) | 2002-04-30 |
Family
ID=14049052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09224595A Expired - Fee Related JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | ２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278795B2 (ja) |
-
1995
- 1995-04-18 JP JP09224595A patent/JP3278795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288803A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656734B2 (ja) | 光受信回路 | |
| KR0174342B1 (ko) | 디지탈-아날로그 변환기 및 구분적으로 선형인 아날로그 파형의 형성 방법 | |
| US7920082B2 (en) | D/A converter circuit and digital input class-D amplifier | |
| US4092639A (en) | Digital to analog converter with complementary true current outputs | |
| EP2649729A1 (en) | Digital to analog converter circuits and methods | |
| US6275179B1 (en) | Digital to analog converter using a current matrix system | |
| EP0743758B1 (en) | Quadratic digital/analog converter | |
| KR20010006831A (ko) | 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스 | |
| WO2005078927A1 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
| JP3278795B2 (ja) | ２値化回路 | |
| US10855299B2 (en) | Resistive DAC with summing junction switches, current output reference, and output routing methods | |
| EP1380113A2 (en) | Means for compensating a data-dependent supply current in an electronic circuit | |
| US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
| US6583746B2 (en) | A/D converter with high speed input circuit | |
| US5361048A (en) | Pulse width modulator having a duty cycle proportional to the amplitude of an input signal from a differential transducer amplifier | |
| US7064699B2 (en) | Current cell matrix type digital-to-analog converter | |
| JPS6110312A (ja) | 信号変換回路 | |
| JP3623624B2 (ja) | ヒステリシスコンパレータ | |
| US20230231572A1 (en) | Semiconductor device | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| US8115663B2 (en) | Mismatch-immune digital-to-analog converter | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| US20190326923A1 (en) | Multi-Ladder Digital to Analog Converter | |
| KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |