JP3278795B2 - 2値化回路 - Google Patents
2値化回路Info
- Publication number
- JP3278795B2 JP3278795B2 JP09224595A JP9224595A JP3278795B2 JP 3278795 B2 JP3278795 B2 JP 3278795B2 JP 09224595 A JP09224595 A JP 09224595A JP 9224595 A JP9224595 A JP 9224595A JP 3278795 B2 JP3278795 B2 JP 3278795B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- reference voltage
- operational amplifier
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
設定されたリファレンス電圧を中心とした振動を有する
増幅信号を出力する演算増幅器と、この演算増幅器の増
幅信号を所定のしきい値と比較し2値化信号としてを出
力する比較器とからなる2値化回路に関する。
うに構成されている。同図において、1は抵抗R1,R
2により電源電圧VAを分割しリファレンス電圧として
出力するリファレンス電圧生成部、2は内部に演算増幅
器(以下、オペアンプ)21を有し端子INから入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
た振動を有する増幅信号OUT1を出力する増幅部、3
は抵抗R3〜R5からなり、直列接続された各抵抗R3
〜R5の各接続点からしきい値電圧,を出力するし
きい値電圧生成部、4は比較器41,42及び波形整形
回路43〜45等からなり増幅信号OUT1を入力して
しきい値電圧,と比較し2値化信号OUT2,3を
出力する比較部である。
端子には、リファレンス電圧生成部1から上述したリフ
ァレンス電圧が与えられており、オペアンプ21では入
力端子INに入力されたアナログ信号を抵抗R6を介し
その−端子から入力すると、この入力信号を増幅し、図
7(a)に示すような、リファレンス電圧を中心とした
増幅信号OUT1を出力する。
各+端子には、しきい値電圧生成部3から図7(a)に
示す各しきい値電圧,が与えられている。この場
合、比較器41ではオペアンプ21の増幅信号OUT1
を入力すると、この信号OUT1の電圧をしきい値電圧
と比較することにより、波形整形回路43を介し図7
(b)に示すような2値化信号OUT2を出力する。ま
た、比較器42は増幅信号OUT1を入力すると、しき
い値電圧と比較することにより、波形整形回路44,
45を介し図7(c)に示すような2値化信号OUT3
を出力する。
増幅信号OUT1から2種類の2値化信号を得ることが
できる。なお、この2値化回路は、端子INに入力され
る信号の大小に応じてしきい値電圧を変更しやすくする
ために、リファレンス電圧生成部1としきい値電圧生成
部3とは個別に分離して設けられている。そして、この
ようにリファレンス電圧とは別個にしきい値電圧を調整
することにより、入力信号の中に含まれるノイズの出力
を阻止することも可能である。
ス電圧及びしきい値電圧,を算出する例について具
体的に説明する。即ち上述の回路において、例えば電源
電圧VAを18V,リファレンス電圧生成部1の抵抗R
1,R2の値をそれぞれ1KΩ,しきい値電圧生成部3
の抵抗R3,R5の値をそれぞれ3KΩ,及び抵抗R4
の値を360Ωとした場合は、リファレンス電圧は R2/(R1+R2)×VA=1/(1+1)×18=9(V) となる。
リファレンス電圧9(V)を中心として±0.51
(V)の範囲で各しきい値を定めることができる(図7
(a)参照)。
では、各抵抗の値のばらつきが少ない場合は、上述した
ように、リファレンス電圧及びしきい値電圧,の各
値を的確に定めることができ、従って各しきい値電圧
,に応じた設計通りの2つの2値化信号を得ること
ができる。しかし、各抵抗値のばらつきが大きくなる
と、リファレンス電圧及びしきい値電圧,の各値に
誤差が生じ、正常な2値化信号が得られなくなるという
欠点がある。
源電圧VAを18Vとし、公称値がそれぞれ1KΩ,1
KΩ,360Ω,3KΩ,3KΩである各抵抗R1〜R
5の許容誤差を5%とした場合を考える。この場合、各
抵抗の実際の値がそれぞれ、R1=1.05KΩ(+5
%),R2=0.95KΩ(−5%),R3=2.85
KΩ(−5%),R4=342Ω(−5%),R5=
3.15(+5%)であったとすれば、リファレンス電
圧は、 R2/(R1+R2)×VA=0.95/(1.05+0.95)×18 =8.55(V) となる。
値電圧,の値は、図8(a)に示すような状況とな
り、しきい値電圧の値がオペアンプ21の出力信号の
最大値より大きくなると共に、しきい値電圧の値がリ
ファレンス電圧より高くなるという異常な状況を呈す
る。このため、一方の比較器41からは2値化信号OU
T2が出力されなくなる(図8(b))等、所望の2種
類の2値化信号OUT2,3を得ることができないとい
う欠点があった。従って本発明は、各抵抗の値のばらつ
きに左右されずに正常な2値化信号を得ることを目的と
する。
るために本発明は、入力したアナログ信号を第1及び第
2のしきい値電圧に基づき第1及び第2の2値化信号と
して生成可能な2値化回路において、第1,第2の抵抗
器を直列接続しその接続点からリファレンス電圧を出力
するリファレンス電圧生成部と、前記アナログ信号を増
幅してリファレンス電圧を中心として振動する増幅信号
を生成する第1のオペアンプと、第3〜第5の各抵抗器
が第3,第5,第4の各抵抗器の順に直列接続され各抵
抗器の接続点から第1,第2のしきい値電圧を出力する
しきい値電圧生成部と、増幅信号を第1及び第2のしき
い値電圧と各個に比較しそれぞれ第1及び第2の2値化
信号として生成する比較部と、リファレンス電圧生成部
からのリファレンス電圧を入力してこのリファレンス電
圧と等しい電圧を安定出力し、第1のオペアンプへのリ
ファレンス電圧として供給するとともに、第5の抵抗器
の任意の位置に印加する第2のオペアンプとを設けたも
のである。また、第5の抵抗器を、それぞれの公称抵抗
値の和が第5の抵抗器の抵抗値と等しい第6及び第7の
抵抗器の直列接続により構成し、この第6の抵抗器と第
7の抵抗器との接続点に第2のオペアンプの出力電圧を
印加するようにしたものである。また、上記接続点と第
6及び第7の抵抗器の各任意の位置との間に第1及び第
2のスイッチを設け、第1及び第2のスイッチを開閉制
御することにより第1及び第2のしきい値電圧を切り替
えるようにしたものである。
の間に接続された第2のオペアンプは、リファレンス電
圧を入力してこのリファレンス電圧と等しい電圧を、第
1のオペアンプへのリファレンス電圧として供給すると
ともに、しきい値生成部の第5の抵抗器の任意の位置に
安定出力する。この結果、リファレンス電圧生成部及び
しきい値電圧生成部を構成する各抵抗器の値のばらつき
が大きくなった場合でも所望の2値化信号を得ることが
できる。また、しきい値生成部の第5の抵抗器を、それ
ぞれの公称抵抗値の和が第5の抵抗器の抵抗値と等しい
第6及び第7の抵抗器の直列接続により構成し、第6の
抵抗器と第7の抵抗器との接続点に第2のオペアンプの
出力電圧を印加する。この結果、簡単かつ経済的な構成
により、最適な2値化信号を得ることができる。また、
上記接続点と第6及び第7の抵抗器の各任意の位置との
間にそれぞれ設けられた第1及び第2のスイッチを開閉
制御して、第1及び第2のしきい値電圧を切り替える。
この結果、入力するアナログ信号のレベルの大小に応
じ、しきい値電圧を適切に切り替えることができる。ま
た、入力信号に含まれるノイズの出力信号に与える影響
を排除できる。
る。図1は、本発明に係る2値化回路の一実施例を示す
ブロック図である。同図において、1はリファレンス電
圧生成部であり、従来回路と同様の構成である。また、
2はアナログ信号を増幅してリファレンス電圧を中心と
した振動を有する増幅信号OUT1を出力する増幅部で
ある。なお、増幅部2には図5に示す従来回路に対し、
リファレンス電圧生成部1内の抵抗R1,R2(第1,
第2の抵抗器)の接続点と増幅部2内のオペアンプ21
(第1の演算増幅器)との間にボルテージフォロワ型の
オペアンプ22(第2の演算増幅器)を接続する。従っ
て、オペアンプ22の出力電圧がオペアンプ21のリフ
ァレンス電圧となる。
あり、各しきい値電圧生成部31 〜3n は増幅部2内の
オペアンプ22の出力に共通に接続されこの出力電圧か
ら2個のしきい値電圧を生成するものである。この場
合、各しきい値電圧生成部31〜3n は、図6に示す従
来の抵抗R4(第5の抵抗器)の代わりに、2つの抵抗
R4A,R4B(第6,第7の抵抗器)を直列接続す
る。そして、これらの公称抵抗値の和を従来の抵抗R4
と等しくなるように定める。また、各抵抗R4A,R4
Bの接続点をオペアンプ22の出力に接続する。なお、
各しきい値電圧生成部31 〜3n と各個に接続される比
較部41 〜4nは従来と同様構成となっている。
て、増幅部2のオペアンプ21では入力端子INからの
アナログ信号を入力すると、この入力信号を増幅し、オ
ペアンプ22からの出力電圧を中心とした増幅信号OU
T1を出力する。この場合、比較部4内の比較器41
(第1の比較器)では、オペアンプ21の増幅信号OU
T1を入力すると、この増幅信号OUT1の電圧をしき
い値電圧生成部3から出力される2つのしきい値電圧の
うち、しきい値電圧と比較することによって2値化信
号OUT2を出力する。また、比較器42(第2の比較
器)は増幅信号OUT1を入力すると、しきい値電圧
と比較することにより、2値化信号OUT3を出力す
る。このようにして本実施例回路では、1つの増幅信号
OUT1から2種類の2値化信号を得ることができる。
4において、増幅部2内のオペアンプ21の増幅信号O
UT1と、しきい値電圧生成部3からのしきい値電圧と
を比較して2種類の2値化信号OUT2,3を出力する
場合に、回路を構成する各抵抗の値がばらつくと、2値
化信号を正規に出力できないという問題があった。この
ため、本実施例回路では、上述したように、増幅部2内
に、リファレンス電圧生成部1のリファレンス電圧を入
力してこのリファレンス電圧と等しい電圧を安定出力す
るボルテージフォロワ型のオペアンプ22を設け、この
オペアンプ22の出力電圧をオペアンプ21のリファレ
ンス電圧として与え、かつ、このオペアンプ22の出力
をしきい値電圧生成部3内の抵抗R4A,R4Bの接続
点と接続する。このように構成することにより、回路を
構成する各抵抗の値のばらつきが大きくなっても、比較
部4は所望の2つの2値化信号を出力することができ
る。
ばらつきの組み合わせが最悪となるケースでも本実施例
回路を用いれば所望の2値化信号が得られることを、以
下、図2を用い詳細に説明する。即ち、図2に示す実施
例回路において、電源電圧VAを18Vとし、公称値が
それぞれ1KΩ,1KΩ,180Ω,180Ω,3K
Ω,3KΩである、リファレンス電圧生成部1及びしき
い値電圧生成部3の各抵抗R1,R2,R4A,R4
B,R3(第3の抵抗器),R5(第4の抵抗器)の許
容誤差を5%とした場合を考える。この場合、各抵抗の
実際の値がそれぞれ、R1=1.05KΩ(+5%),
R2=0.95KΩ(−5%),R3=2.85KΩ
(−5%),R4A=189Ω(+5%),R4B=1
71Ω(−5%),R5=3.15(+5%)となると
きが、所望の2値化信号を得にくい最悪のケースとな
る。
続点)の電圧は、8.55(V)となる。ここで、オペ
アンプ22はリファレンス電圧を入力するとこの電圧と
等しい電圧を出力する。また、このオペアンプ22はボ
ルテージフォロワ型であるため、出力インピーダンスは
極めて小さい。このため、オペアンプ22の出力が接続
される図2中のB点(即ち、抵抗R4A,R4Bの接続
点)の電圧V2も8.55(V)となり、かつこの電圧
値は固定的に保持される。従って電圧V1は、 V1=18−8.55=9.45(V) となる。
るしきい値電圧(V4)は、 V4=V3+8.55=0.59+8.55=9.14(V) また、しきい値電圧(V5)は、 V5=R5/(R4B+R5)×V2 =3.15/(0.171+3.15)×8.55=8.11(V) となる。
最悪となるケースでも、図4(a)に示すとおり、しき
い値電圧はリファレンス電圧に対して0.59(V)
分だけ大きく、また、しきい値電圧はリファレンス電
圧に対し0.44V分小さくなり、この結果、同図
(b),(c)に示すような所望の2値化信号OUT
2,OUT3を得ることができる。
電圧生成部3の抵抗R4を抵抗値の等しい2つの抵抗R
4A,R4Bに分割して、これらの抵抗の接続点Bとオ
ペアンプ22の出力とを接続しているが、2つの2値化
信号OUT2,OUT3を得る目的のみであれば、必ず
しもこれらの抵抗R4A,R4Bの値を等しくする必要
はない。即ち、オペアンプ22の出力電圧はリファレン
ス電圧と等しく、一定値を保持しているため、各抵抗R
4A,R4Bの値が異なっていても抵抗R4Aの両端間
には必ず電位差が発生する(図2では、V3に相当)と
共に、抵抗R4Bの両端間にも必ず電位差が発生する
(図2では、V2−V5に相当)ため、しきい値電圧
はリファレンス電圧(B点の電圧)より必ず高くなり、
また、しきい値電圧はリファレンス電圧より必ず低く
なる。従って、2つの2値化信号OUT2,OUT3は
必ず得られることになる。
1つの抵抗体としたとき、オペアンプ22の出力は、必
ずしもこの抵抗体の抵抗値を2分する中点に接続する必
要は無く、抵抗体のどの点に接続しても2つの2値化信
号を得ることができる。即ち、従来回路の抵抗R4を,
例えば図3に示すように、各分割抵抗値を有する複数部
分に分けたとして各分割部分に各タップT1〜Tnを設
けた場合、オペアンプ22の出力が各タップT1〜Tn
のうちのどのタップに接続されても、しきい値電圧は
リファレンス電圧より必ず高くなり、また、しきい値電
圧はリファレンス電圧より必ず低くなる。即ち、この
場合も、オペアンプ22の出力を接続したタップと抵抗
R4の一端間、及びオペアンプ22の出力を接続したタ
ップと抵抗R4の他端間には必ず電位差が生じるため、
しきい値電圧は、リファレンス電圧より必ず高くな
り、また、しきい値電圧はリファレンス電圧より必ず
低くなる。従って、2つの2値化信号OUT2,OUT
3を確実に得ることができる。
オペアンプ21との間に、リファレンス電圧を入力して
このリファレンス電圧と等しい電圧を安定出力可能な低
出力インピーダンスを有するオペアンプ22を設け、こ
のオペアンプ22の出力をしきい値生成部3の抵抗R4
の任意の位置(即ち、上述の各タップT1〜Tnのうち
の何れか1つのタップ)に接続してリファレンス電圧を
供給するようにしたので、リファレンス電圧生成部1及
びしきい値電圧生成部3を構成する各抵抗値のばらつき
が大きくなっても、しきい値電圧生成部3では、リファ
レンス電圧に対してしきい値電圧を高く確保でき、ま
た、しきい値電圧を低く確保することができ、従って
リファレンス電圧を中心として振動する増幅信号OUT
1を入力してしきい値電圧,に基づき2値化信号を
生成する比較部4では、所望の2つの2値化信号OUT
2,3を確実に出力することができる。
であり、しきい値電圧,の切り替えを示すものであ
る。この実施例では、抵抗R4Aを2つの抵抗R4A
1 ,R4A2 (ただし、各抵抗R4A1 ,R4A2 の値
の和は抵抗R4Aの値である)に分割し、かつ抵抗R4
Bも2つの抵抗R4B1 ,R4B2 (ただし、各抵抗R
4B1 ,R4B2 の値の和は抵抗R4Bの値である)に
分割する。そして、B点と抵抗R4A1 ,R4A2 の接
続点との間に半導体スイッチ等のスイッチSW1を設
け、かつ、B点と抵抗R4B1 ,R4B2 の接続点との
間にスイッチSW2を設ける。
御を行うと、しきい値電圧,の電圧レベルが切り替
えられ、従って、端子INに入力される信号の大小に応
じてしきい値電圧,を調整することができる。ま
た、入力信号の中に含まれるノイズが2値化信号として
出力されることを阻止することも可能である。
1,第2の抵抗器を直列接続しその接続点からリファレ
ンス電圧を出力するリファレンス電圧生成部と、入力し
たアナログ信号を増幅してリファレンス電圧を中心とし
て振動する増幅信号を生成する第1のオペアンプと、第
3〜第5の各抵抗器が第3,第5,第4の各抵抗器の順
に直列接続され各抵抗器の接続点から第1,第2のしき
い値電圧を出力するしきい値電圧生成部と、増幅信号を
第1及び第2のしきい値電圧と各個に比較して第1及び
第2の2値化信号を生成する比較部を備えるとともに、
リファレンス電圧生成部と第1のオペアンプとの間に、
ボルテージフォロワ型の第2のオペアンプを接続し、第
2のオペアンプから、リファレンス電圧と等しい電圧を
第1のオペアンプへのリファレンス電圧として供給する
とともに、しきい値生成部の第5の抵抗器の任意の位置
に安定出力させるようにしたので、リファレンス電圧生
成部及びしきい値電圧生成部を構成する各抵抗器の値の
ばらつきが大きくなった場合でも所望の2値化信号を得
ることができる。また、しきい値生成部の第5の抵抗器
を、それぞれの公称抵抗値の和が第5の抵抗器の抵抗値
と等しい第6及び第7の抵抗器の直列接続により構成
し、この第6の抵抗器と第7の抵抗器との接続点に第2
のオペアンプの出力電圧を印加するようにしたので、簡
単かつ経済的な構成により、最適な2値化信号を得るこ
とができる。また、上記の接続点と第6及び第7の抵抗
器の各任意の位置との間にそれぞれ設けられた第1及び
第2のスイッチを開閉制御して、第1及び第2のしきい
値電圧を切り替えるようにしたので、入力するアナログ
信号のレベルの大小に応じ、しきい値電圧を適切に切り
替えることができる。また、入力信号に含まれるノイズ
の出力信号に与える影響を排除することも可能である。
ロック図である。
す図である。
ワ型演算増幅器の接続状況を示す図である。
ある。
図である。
圧波形図である。
…しきい値電圧生成部、41 〜4n …比較部、21,2
2…演算増幅器(オペアンプ)、41,42…比較器、
43〜45…波形整形回路、R1〜R14,R4A,R
4B,R4A1,R4A2 ,R4B1 ,R4B2 …抵
抗、T1〜Tn…タップ。
Claims (3)
- 【請求項1】 入力したアナログ信号を第1及び第2の
しきい値電圧に基づき第1及び第2の2値化信号として
生成可能な2値化回路において、 互いに直列接続された 第1及び第2の抵抗器からなり印
加された電源電圧の分圧電圧をリファレンス電圧として
第1の抵抗器と第2の抵抗器の接続点から出力するリフ
ァレンス電圧生成部と、 前記アナログ信号を増幅しリファレンス電圧を中心とし
て振動する増幅信号を生成する第1の演算増幅器と、 第3ないし第5の抵抗器からなり前記第3ないし第5の
抵抗器は第3,第5,第4の各抵抗器の順に直列接続さ
れるとともに、前記電源電圧が印加されたときに第3の
抵抗器と第5の抵抗器の接続点から第1のしきい値電圧
を出力し、第5の抵抗器と第4の抵抗器の接続点から第
2のしきい値電圧を出力するしきい値電圧生成部と、 前記増幅信号を第1及び第2のしきい値電圧と各個に比
較しそれぞれ第1及び第2の2値化信号として生成する
比較部と、 前 記リファレンス電圧生成部からのリファレンス電圧を
入力してこのリファレンス電圧と等しい電圧を安定出力
し、前記第1の演算増幅器へのリファレンス電圧として
供給するとともに、前記第5の抵抗器の任意の位置に印
加する第2の演算増幅器と を備えたことを特徴とする2
値化回路。 - 【請求項2】 請求項1において、 前記第5の抵抗器を、それぞれの公称抵抗値の和がこの
第5の抵抗器の抵抗値と等しい第6及び第7の抵抗器の
直列接続により構成し、第6の抵抗器と第7の抵抗器と
の接続点に前記第2の演算増幅器の出力電圧を印加する
ことを特徴とする2値化回路。 - 【請求項3】 請求項2において、第6の抵抗器と第7の抵抗器の 前記接続点と前記第6及
び第7の抵抗器の各任意の位置との間に第1及び第2の
スイッチを設け、第1及び第2のスイッチを開閉制御す
ることにより前記第1及び第2のしきい値電圧を切り替
えることを特徴とする2値化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09224595A JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | 2値化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09224595A JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | 2値化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08288803A JPH08288803A (ja) | 1996-11-01 |
JP3278795B2 true JP3278795B2 (ja) | 2002-04-30 |
Family
ID=14049052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09224595A Expired - Fee Related JP3278795B2 (ja) | 1995-04-18 | 1995-04-18 | 2値化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3278795B2 (ja) |
-
1995
- 1995-04-18 JP JP09224595A patent/JP3278795B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08288803A (ja) | 1996-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656734B2 (ja) | 光受信回路 | |
KR0174342B1 (ko) | 디지탈-아날로그 변환기 및 구분적으로 선형인 아날로그 파형의 형성 방법 | |
US7920082B2 (en) | D/A converter circuit and digital input class-D amplifier | |
US4092639A (en) | Digital to analog converter with complementary true current outputs | |
EP2649729A1 (en) | Digital to analog converter circuits and methods | |
US6275179B1 (en) | Digital to analog converter using a current matrix system | |
EP0743758B1 (en) | Quadratic digital/analog converter | |
KR20010006831A (ko) | 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스 | |
WO2005078927A1 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
JP3278795B2 (ja) | 2値化回路 | |
US10855299B2 (en) | Resistive DAC with summing junction switches, current output reference, and output routing methods | |
EP1380113A2 (en) | Means for compensating a data-dependent supply current in an electronic circuit | |
US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
US6583746B2 (en) | A/D converter with high speed input circuit | |
US5361048A (en) | Pulse width modulator having a duty cycle proportional to the amplitude of an input signal from a differential transducer amplifier | |
US7064699B2 (en) | Current cell matrix type digital-to-analog converter | |
JPS6110312A (ja) | 信号変換回路 | |
JP3623624B2 (ja) | ヒステリシスコンパレータ | |
US20230231572A1 (en) | Semiconductor device | |
US6297756B1 (en) | Analog-to-digital conversion device | |
US8115663B2 (en) | Mismatch-immune digital-to-analog converter | |
KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
JPS59221026A (ja) | デジタル信号受信回路 | |
US20190326923A1 (en) | Multi-Ladder Digital to Analog Converter | |
KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |