KR100438979B1

KR100438979B1 - 아날로그 전류 출력 회로

Info

Publication number: KR100438979B1
Application number: KR10-2001-0023731A
Authority: KR
Inventors: 남제우
Original assignee: 엘지산전 주식회사
Priority date: 2001-05-02
Filing date: 2001-05-02
Publication date: 2004-07-03
Also published as: KR20020084461A

Abstract

본 발명은 아날로그 전류 출력 회로에 관한 것으로, 전류 출력에 대한 부하측의 임피던스가 변화하더라도 출력되는 전류는 정전류를 유지 할 수 있도록 한 아날로그 전류 출력 회로에 관한 것이다. 이를 위하여 본 발명은 반전단자에 입력된 외부 컨버터의 출력 전압을 입력단 전위차가 0에 가깝다는 특성을 이용하여 동일한 전압이 비반전단자로 전달되게 하는 제1 연산증폭기와; 상기 제1 연산증폭기의 출력에 의해 스위칭 되어 외부 입력전원에 의해 만들어진 기준 전압에서 제2 저항을 통해 제1 저항측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터와; 상기 제1 피모스 트랜지스터의 스위칭에 따라 흐르는 전류가 제2 저항에 전압강하를 발생시키고 이 발생된 전압이 비반전 단자에 입력되고, 전위차 특성에 의해 반전 단자에 같은 크기의 전압이 발생하여, 제3 저항에 외부부하에 흐르는 출력 전류가 발생하도록하는 제2 연산증폭기와; 상기 제2 연산증폭기의 출력에 따라 스위칭되는 제2 피모스 트랜지스터와; 상기 제2 피모스 트랜지스터의 스위칭에 따라 상기 제3 저항을 통해 흐르는 부하 전류를 제1 다이오드를 통해 외부로 출력하는 출력회로로 구성한 것을 특징으로 한다. 따라서 본 발명은 디지털 기기의 디지털 데이터 형태의 제어 신호를 외부 제어 기기에 전달하기 위해 연산증폭기와 피모스 트랜지스터에 의해 간단히 구성된 아날로그 전류 출력회로로서, 상기 디지털 기기로부터의 제어값을 정확하게 상기 외부 제어기기의 부하 변동에 영향을 받지 않고 정전류로 출력할 수 있으므로 확실하게 그 외부 제어기기를 제어할 수 있는 효과가 있다.

Description

아날로그 전류 출력 회로{CIRCUIT OF ANALOG CURRENT OUTPUT}

본 발명은 아날로그 전류 출력 회로에 관한 것으로, 특히 전류 출력에 대한 부하측의 임피던스가 변화하더라도 출력되는 전류는 정전류를 유지 할 수 있도록 한 아날로그 전류 출력 회로에 관한 것이다.

일반적으로, 아날로그 전류 회로는 퍼스널 컴퓨터와 같은 디지털 기기로부터 디지털화 된 각종 데이터를 외부 기기에 전달하거나, 산업용 기기의 제어를 목적으로 디지털 데이터를 아날로그 신호로 변환해 줄 때 아날로그 전류 출력을 만들어주는 장치이다. 상기 아날로그 전류 출력은 산업용 제어기기의 제어 신호로 사용되거나 온도나 압력등 데이터를 기록계 및 타 제어기기의 데이터 입력으로 전달할때 사용되는 것으로, 이와 같은 종래 기술을 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1은 종래 아날로그 전류 출력 회로를 보인 회로도로서, 이에 도시된 바와같이 디지털 데이터가 아날로그 전압으로 변환된 전압값을 제1 저항(R1)을 통해 연산증폭기(U1)의 반전 입력 단자에 인가하고, 그 접속점에 제2, 제3 저항(R2, Rs)을 직렬로 접속하여 상기 연산증폭기(U1)의 출력 단에 접속함과 아울러, 제4 저항(Rs')을 접속하고, 상기 연산증폭기(U1)의 비반전 입력 단자와 접지 저항(R1')이 연결된 접속점에 제5 저항(R2')과 외부 변환기(I2)의 등가저항(R_Load)을 직렬로 접속하고 병렬로 상기 제4 저항(Rs')을 접속한 것으로 구성한다.

이와 같이 구성된 종래 회로의 동작을 설명하면 다음과 같다. 전류 출력 장치는 디지털 데이터를 아날로그 전압으로 변환해주는 디지털/아날로그 컨버터의 출력 전압을 입력받는 연산증폭기(U1)와 소정개의 저항으로 구성된 전압-전류 변환 장치를 통해 외부 변환기측(12)의 등가 저항(R_Load)에 전류를 인가한다.

상기 외부 변환기(12)에 인가되는 전류(I_Load) 및 전압(V_Load)의 상관 관계는 다음의 수학식(1)과 같다.

여기서,는 상기 외부 변환기에 흐르는 전류를 나타내고,는 그 변환부측의 등가 저항을 의미하며,는 그 등가 저항에 걸리는 전압을 나타낸다.

또한, 이상적인 연산증폭기(U1)는 입력 임피던스가 무한대이므로 제4 저항(Rs')에 흐르는 전류(Io)와 상기 외부 변환기(12)에 흐르는 전류(I_Load) 및 제5 저항(R2')을 통해 접지 저항(R1')에 흐르는 전류의 관계식으로 수학식을 나타낼 수 있다.

상기 수학식(2)의 제4 저항(Rs')에 흐르는 전류(Io)는 아래의 수학식(3)과 같은 관계를 갖게 되고, 상기 제5 저항(R2')를 통해 접지 저항(R1')쪽으로 흐르는 전류(I12)는 아래의 수학식(4)와 같은 관계식으로 표시된다.

여기서,는 상기 연산증폭기(U1)의 출력 전압을 나타내고,는 상기 외부 변환기(12)의 출력 전압을 나타내며는 제4 저항을 의미한다.

상기 R1', R2'는 접지 저항, 제5 저항을 의미하고, V_Load는 상기 외부 변환기 측(12)의 전압, Vo는 상기 연산증폭기(U1)의 출력 전압을 의미한다.

여기서, 상기 연산증폭기(U1)는 양 입력단의 전위(V_P,V_N)가 같아지려는 특성이 있으므로 반전입력 단자 및 비반전입력 단자는 같은 전압(Vc)을 인가 받는다.

따라서, 상기 수학식(4)이 성립하게 되고 이를 정리하면 하기의 수학식(5)와 같다.

여기서, 상기 R1'은 접지 저항, R2'은 제5 저항을 의미하고, V_Load는 상기 변환부 측의 등가 저항()에 인가되는 전압, Vc는 상기 연산증폭기(U1)의 반전 입력 단자에 인가되는 전압을 의미한다.

한편, 제1 저항에 흐르는 전류(I12S)는 아래의 수학식(6)에 의해 얻어지고, 그 수학식(6)을 상기 연산증폭기(U1)의 출력 전압(Vo)에 대해 정리하면 아래의 수학식(7)과 같다.

여기서,는 제1 저항(R1)에 흐르는 전류이고, Vc는 상기 연산증폭기(U1)의 반전 입력 단자에 인가되는 전압을 나타내고, Vi는 아날로그 전압을 나타내며 R2는 제2 저항, Rs는 제3 저항을 나타낸다.

상기 수학식(5)와 수학식(7)을 수학식(3)에 대입하면 아래 수학식(8)과 같은 관계식을 얻을 수 있다.

상기 수학식(8) 및 수학식(4)를 상기 수학식(2)에 대입하면 아래의 수학식(9)로 표현된다.

한편, 상기 수학식(4)으로부터 상기 상기 연산증폭기(U1)의 반전 입력 단자에 인가되는 전압(Vc)의 수학식으로 변환시켜 상기 수학식(9)에 대입해서 상기 외부 변환기(12)의 부하 저항()에 흐르는 전류()로 표현하면 아래의 수학식(10)과 같다.

여기서, 상기 수학식(1)을 상기 외부 변환기의 부하 저항()에 인가되는 전압으로 변환하여 상기 수학식(10)에 대입하여 아래의 수학식(11)을 얻을 수 있다.

상기 수학식(11)을 상기 외부 변환기(12)의 부하 저항()에 흐르는 전류()에 대한 관계식으로 표현하면 아래의 수학식(12)와 같다.

여기서, 만약 상기 제1 저항(R1)과 접지 저항(R1')이 같고, 상기 제2 저항(R2)과 제5 저항(R2')이 같으면 상기 수학식(12)의 분모는 '1' 이 된다.

따라서, 아래의 수학식(13)과 같이 디지털 데이터를 아날로그 전압으로 변환해주는 디지털/아날로그 컨버터의 출력 전압과 아날로그 출력 전류()의 관계식으로 표현된다.

그러나, 상기와 같이 동작하는 종래 회로는 제1, 제2, 제3 저항값이 각각 접지, 제4, 제5 저항값과 같다는 조건이 있어야만 하는데 실제 아날로그 전류 출력 회로에 있어서 상기 저항값들이 똑같을 수 없으므로 외부 변환부의 부하의 변동에 따라 출력 전류가 변동하게 되어 정전류를 출력하지 못하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 부하 변동에 따른 출력 전류 변동을 제거한 아날로그 전류 출력 회로를 제공함에 그 목적이 있다.

도 1은 종래 아날로그 전류 출력 회로를 보인 회로도.

도 2는 본 발명 아날로그 전류 출력 회로를 보인 회로도.

***도면의 주요부분에 대한 부호의 설명***

U100,U200:제1, 제2 연산증폭기 FET100,FET200:제1, 제2 피모스 트랜지스터

상기와 같은 목적을 달성하기 위한 본 발명은, 반전단자에 입력된 외부 컨버터의 출력 전압을 입력단 전위차가 0에 가깝다는 특성을 이용하여 동일한 전압이 비반전단자로 전달되게 하는 제1 연산증폭기와; 상기 제1 연산증폭기의 출력에 의해 스위칭 되어 외부 입력전원에 의해 만들어진 기준 전압에서 제2 저항을 통해 제1 저항측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터와; 상기 제1 피모스 트랜지스터의 스위칭에 따라 흐르는 전류가 제2 저항에 전압강하를 발생시키고 이 발생된 전압이 비반전 단자에 입력되고, 전위차 특성에 의해 반전 단자에 같은 크기의 전압이 반전단자에 발생하여 제3 저항에 외부부하에 출력 전류(이하, 부하전류라 함)가 발생하도록하는 제2 연산증폭기와; 상기 제2 연산증폭기의 출력에 따라 스위칭되는 제2 피모스 트랜지스터와; 상기 제2 피모스 트랜지스터의 스위칭에 따라 상기 기준전압과 제2 연산증폭기의 반전단자에 발생한 전압의 차에 의해 상기 제3 저항을 통해 흐르는 전류를 제1 다이오드를 통해 외부로 출력하는 출력회로로 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명 아날로그 전류 출력 회로를 보인 회로도로서, 이에 도시된 바와 같이 컨버터의 출력 전압을 반전단자에 입력받는 제1 연산증폭기(U100)와; 상기 제1 연산증폭기(U100)의 출력에 따라 스위칭 되는 제1 피모스 트랜지스터(FET100)와; 상기 제1 피모스 트랜지스터(FET100)를 통해 기준전압(REF)에서 발생한 전류가 접지측으로 흐르면서 상기 제1 연산증폭기(U100)의 비반전단자에 일정전압이 인가되게 하는 제2 저항(R200) 및 제1 저항(R100)과, 상기 제2 저항(R200)을 통한 전압을 비반전단자에 입력받고, 상기 기준전압(REF)에서 제3 저항(R300)을 통해 반전 단자로 입력되는 전압을 연산 증폭하여 부하전류(I_Load')가 발생되게 하는 제2 연산증폭기(U200)와; 상기 제2 연산증폭기(U200)의 출력에 따라 스위칭되는 제2 피모스 트랜지스터(FET200)와; 상기 제2 피모스 트랜지스터(FET200)의 스위칭에 따라 부하 전류를 제1 다이오드(D100)를 통해 외부의 변환기(12)에 인가하는 출력회로로 구성된 것으로, 이와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.

기준전압(REF)은 전원 전압원(POWER)에서 제너다이오드(ZD100)의 제너 전압(VZD) 만큼 전압 강하된 크기의 전압으로써 제2 저항(R200)을 통해 제1 피모스 트랜지스터(FET100)의 온/오프 동작에 따라 정전류(I100)를 차단 및 도통시키게 된다.

이때 상기 제1 피모스 트랜지스터(FET100)는 제1 연산증폭기(U100)의 반전, 비반전 입력단자(IN-)(IN+)의 입력 전압값에 의해 출력되는 전압의 상태가 변화됨에 따라, 그 제1 피모스 트랜지스터(FET100)는 온/오프 동작을 하게 된다.

여기서, 상기 제1 연산증폭기(U100)는 컨버터의 출력 전압(Vi')을 반전 입력단자로 입력받고, 비반전 입력단자로 상기 제1 피모스 트랜지스터(F100)의 온/오프 동작에 따른 제1 저항(R100)의 전위를 입력받게 되는데, 이때 상기 제1 연산증폭기(U100)의 전압이 같지 않을 경우 출력 신호로 저전위을 발생하고, 그 제1 피모스 트랜지스터(FET100)는 온상태가 된다.

이에 의해 상기 제2 저항(R200)에 흐르는 정전류(I100)는 제1 저항(R100)으로 흐르게 되고, 수학식으로 나타내면 아래의 수학식(14)과 같이 나타낼 수 있다.

여기서, I100은 상기 제1 저항(R100)에 흐르는 정전류이고, R100은 제1 저항을 나타내며 Vi'는 상기 컨버터의 출력 전압을 나타낸다.

한편, 상기 정전류(I100)는 상기 제2 저항(R200)을 통해 제2 연산증폭기(U200)의 비반전 입력단자(IN1+)로 입력된다. 이때 상기 정전류(I100)를 아래의 수학식(15)와 같이 나타낼 수도 있다.

여기서, 상기 R200은 제2 저항, REF는 정전압을 나타내고 Vc'는 제2 연산증폭기의 반전 입력단자의 입력 전압을 나타낸다.

한편, 상기 제2 연산증폭기(U200)의 초기에 있을 수 있는 오출력을 방지하기 위해 제4 저항(R400) 및 제1 콘덴서(C100)를 두어 제2 피모스 트랜지스터(FET200)의 오동작을 방지한다.

여기서, 상기 수학식(15)를 제2 연산증폭기(U200)의 반전 입력단자의 입력 전압(Vc')으로 표현하면 아래의 수학식과 같게 된다.

한편, 제3 저항(R300)에 흐르는 전류()는 제2 피모스 트랜지스터(FET200)를 거쳐서 출력회로인 제1 다이오드(D100)와 콘덴서(C200)로 흐르게 된다. 이때 상기 제1 다이오드(D100)는 역전류를 저지하기 위함이고, 상기 콘덴서(C200)는 외부 변환기측(12)의 등가 저항()에 흐르는 전류()의 리플을 줄이며 그때의 전류()는 아래의 수학식과 같이 표현된다.

여기서, 상기 수학식(14)을 수학식(16)에 대입하면 아래의 수학식을 얻을 수 있다.

또한, 상기 수학식(18)을 수학식(17)에 대입하면 아래의 수학식과 같이 표현된다.

그러므로, 상기 외부 변환기측(12)의 전류()는 컨버터의 출력 전압인 제1 연산증폭기(U100)의 입력 전압(Vi')과 제1~제3 저항(R100~R300)값에 의해 결정된다.

따라서, 상기 아날로그 전류 출력회로는 디지털 데이터를 아날로그 신호로 변환해줄때 상기 외부 변환기(12)측에 흐르는 전류를 상기 등가 저항값()의 변동과는 무관하게 정전류()를 만들어 준다.

이상에서 상세히 설명한 바와 같이 본 발명은 디지털 기기의 디지털 데이터 형태의 제어 신호를 외부 제어 기기에 전달하기 위해 연산증폭기와 저항, 피모스 트랜지스터와 다이오드로 구성된 간단한 아날로그 전류 출력회로로서, 상기 디지털 기기로부터의 제어값을 정확하게 상기 외부 제어기기의 부하 변동에 영향을 받지 않고 정전류로 출력할 수 있으므로 확실하게 그 외부 제어기기를 제어할 수 있는 효과가 있다.

Claims

반전단자에 입력된 외부 컨버터의 출력 전압을 입력단 전위차가 0에 가깝다는 특성을 이용하여 동일한 전압이 비반전단자로 전달되게 하는 제1 연산증폭기와; 상기 제1 연산증폭기의 출력에 의해 스위칭 되어 외부 입력전원에 의해 만들어진 기준 전압에서 제2 저항을 통해 제1 저항측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터와; 상기 제1 피모스 트랜지스터의 스위칭에 따라 흐르는 전류에 의해 상기 제2 저항에서 전압강하가 발생된 전압이 비반전 단자에 입력되고, 전위차 특성에 의해 반전단자에 같은 크기의 전압이 발생하여 제3 저항에 외부부하에 흐르는 부하전류가 발생하도록하는 제2 연산증폭기와; 상기 제2 연산증폭기의 출력에 따라 스위칭되는 제2 피모스 트랜지스터와; 상기 제2 피모스 트랜지스터의 스위칭에 따라 상기 제3 저항을 통해 흐르는 부하전류를 제1 다이오드를 통해 외부로 출력하는 출력회로로 구성한 것을 특징으로 하는 아날로그 전류 출력 회로.
제 1항에 있어서, 상기 출력회로는 제1 다이오드의 애노드와 제2 다이오드의 캐소드를 접속함과 아울러 그 제1 다이오드의 캐소드와 제2 다이오드의 애노드 사이에 콘덴서를 접속하여 구성한 것을 특징으로 하는 아날로그 전류 출력회로.