CN114629449B - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN114629449B
CN114629449B CN202011451042.9A CN202011451042A CN114629449B CN 114629449 B CN114629449 B CN 114629449B CN 202011451042 A CN202011451042 A CN 202011451042A CN 114629449 B CN114629449 B CN 114629449B
Authority
CN
China
Prior art keywords
transistor
operational amplifier
input signal
voltage
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011451042.9A
Other languages
English (en)
Other versions
CN114629449A (zh
Inventor
许晶
于翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202011451042.9A priority Critical patent/CN114629449B/zh
Priority to US18/256,661 priority patent/US20240039494A1/en
Priority to PCT/CN2021/125339 priority patent/WO2022121526A1/zh
Publication of CN114629449A publication Critical patent/CN114629449A/zh
Application granted granted Critical
Publication of CN114629449B publication Critical patent/CN114629449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及电子电路技术领域，提供了一种运算放大器，包括：负载输入对；与该负载输入对连接差分输入对，该差分输入对的同相输入端接入正输入信号，反相输入端接入负输入信号；控制单元，根据前述正输入信号生成第一控制信号，以及根据前述负输入信号生成第二控制信号；调节单元，该调节单元连接于前述差分输入对与地之间，受前述第一控制信号和第二控制信号的控制，根据前述正负输入信号之间的压差选择其自身的导通/关断状态。将正负输入信号间的电压差转移到调节单元由高耐压的MOS管承受。由此可以使构成该运算放大器的输入对的源漏电压在工艺允许的范围内，保证该运放正常导通后的输出电压稳定在一定范围内，提高了该运算放大器的稳定性。

Description

运算放大器
技术领域
本公开涉及电子电路技术领域，具体涉及一种运算放大器。
背景技术
运放(operational amplifier，OPA)是运算放大器的简称。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”，此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。现今运放的种类繁多，广泛应用于几乎所有的行业当中。
一般的运放输入端不接有任何保护，其缺点是在电路中，如果运算放大器的输入电压差较高，输入对的公共端不好处理，只要有一个输入端(组成输入对的场效应晶体管(Metal Oxide Semiconductor，简称MOS管))的源漏电压(VGS)超过能承受的最大值，就会导致运放烧毁或者运放性能改变。
如图1所示，以开环的N型MOS管组成输入对的运算放大器100举例说明。VP和VN分别表示为运放的电源端和虚拟地端。NMOS管MN1和NMOS管MN2为输入对。PMOS管MP1和PMOS管MP2为负载对。(V+)和(V-)分别代表正向输入电压和负向输入电压。当V+和(V-)的电压差较高时，例如(V+)为20V，(V-)为2V，VGS＝1V时，节点A的电压VA＝(V+)-VGS＝20V-1V＝19V，此时，VGS(MN2)＝(V-)-VA＝2V-19V＝-17V。在一般的工艺中，MOS管的VGS工作范围在-5.5V～5.5V。很明显，NMOS管MN2的VGS超过了工艺极限。MN2会被损坏。
现有技术在此基础上提出的一种解决方案是在输入对的栅极处加钳位，如图2所示。以开环的N型MOS管组成输入对的运算放大器200为例举例说明。VP和VN分别为运放的电源端和虚拟地端。NMOS管MN1和NMOS管MN2为输入对。PMOS管MP1和PMOS管MP2为负载对。(V+)和(V-)分别代表正向输入电压和负向输入电压。VINP和VINN分别为MN1和MN2的栅极电压。二极管D1和二极管D2为VINP和VINN之间的钳位二极管(VD1为二极管D1的导通电压，一般为0.6V)。
当(V+)和V-的电压差较高时，例如(V+)＝20V，(V-)＝2V时，VINP>VINN，D1通，VINN被钳位，使VINN＝VINP-VD1。所以VINP与VINN的压差为0.6V，即：VINP-VINN＝0.6V。此时，(V+)经过电阻R1，二极管D1和电阻R2到(V-)形成通路，产生有从(V+)流向V-的电流I0：
I0＝((V+)-(V-)-VD1)/(R1+R2)＝0.87mA，
故VINP＝(V+)-R1*I0＝20V-10K*0.87mA＝11.3V，
由此可以得到节点A的电压VA＝VINP-VGS＝11.3V-1V＝10.3V，
而VINN＝VINP-0.6V＝10.3V-0.6V＝9.7V，
所以：VGS(MN2)＝VINN-VA＝9.7V-10.3V＝-0.6V，这样就不会出现输入对的VGS超过工艺极限的现象。
但是在这个方案中会产生有从(V+)流向(V-)的电流。在某些特定的应用场景中是不希望(V+)有电流流过的，所以该种方案就不能满足应用需求了。
发明内容
为了解决上述技术问题，本公开提供了一种运算放大器，可以使构成该运算放大器的输入对的源漏电压在工艺允许的范围内，保证该运放正常导通后的输出电压稳定在一定范围内，提高了该运算放大器的稳定性。
根据本公开提供的一种运算放大器，包括：
负载输入对；
差分输入对，与前述负载输入对连接，该差分输入对的同相输入端接入正输入信号，该差分输入对的反相输入端接入负输入信号；
控制单元，根据前述正输入信号生成第一控制信号，以及根据前述负输入信号生成第二控制信号；
调节单元，该调节单元连接于前述差分输入对与地之间，受前述第一控制信号和第二控制信号的控制，根据前述正负输入信号之间的压差选择其自身的导通/关断状态。
优选地，前述负载输入对包括第一晶体管和第二晶体管，
前述第一晶体管的第一端与前述第二晶体管的第一端共同连接在前述运算放大器的电源端，且前述第一晶体管的控制端与前述第二晶体管的控制端共同连接在前述第一晶体管的第二端。
优选地，前述差分输入对包括第三晶体管和第四晶体管，
前述第三晶体管的第一端与前述第一晶体管的第二端连接，第二端连接前述调节单元，控制端作为前述同相输入端接入前述正输入信号，
前述第四晶体管的第一端与前述第二晶体管的第二端连接，第二端连接前述调节单元，控制端作为前述反相输入端接入前述负输入信号。
优选地，前述调节单元包括：
串联连接在前述第三晶体管的第二端与前述第四晶体管的第二端之间的第五晶体管和第六晶体管，
前述第五晶体管的控制端接入前述第一控制信号，前述第六晶体管的控制端接入前述第二控制信号，且前述第五晶体管与前述第三晶体管的连接节点为第一节点，前述第五晶体管和第六晶体管的连接节点为第二节点，前述第六晶体管与前述第四晶体管的连接节点为第三节点。
优选地，前述调节单元还包括：
第一电流源，连接在前述第一节点与地之间，用于提供第一电流；
第二电流源，连接在前述第二节点与地之间，用于提供第二电流；
第三电流源，连接在前述第三节点与地之间，用于提供第三电流。
优选地，前述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的其中任一为金属氧化物半导体场效应晶体管。
优选地，前述第一晶体管和第二晶体管均为P型金属氧化物半导体场效应晶体管，
且前述第三晶体管、第四晶体管、第五晶体管和第六晶体管均为N型金属氧化物半导体场效应晶体管。
优选地，前述第五晶体管与前述第六晶体管均为高耐压的N型金属氧化物半导体场效应晶体管。
优选地，响应于前述正负输入信号的电压差值大于前述第三晶体管或第四晶体管的耐压值，前述第五晶体管和前述第六晶体管均处于导通状态。
优选地，前述第一控制信号在数值上等于前述正输入信号与一预设电压的和值，以及前述第二控制信号在数值上等于前述负输入信号与前述预设电压的和值，且该预设电压可调。
本公开的有益效果是：本公开提供的一种运算放大器，包括：负载输入对；与前述负载输入对连接差分输入对，该差分输入对的同相输入端接入正输入信号，该差分输入对的反相输入端接入负输入信号；控制单元，根据前述正输入信号生成第一控制信号，以及根据前述负输入信号生成第二控制信号；调节单元，该调节单元连接于前述差分输入对与地之间，受前述第一控制信号和第二控制信号的控制，根据前述正负输入信号之间的压差选择其自身的导通/关断状态。将正负输入信号间的电压差转移到调节单元由由高耐压MOS管(第五晶体管和第六晶体管)承受，由此可以使构成该运算放大器的输入对的源漏电压在工艺允许的范围内，保证了该运算放大器正常导通后的输出电压稳定在一定范围内，提高了该运算放大器的稳定性。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出现有技术公开的一种基础运算放大器的电路结构示意图；
图2示出现有技术公开的另一种运算放大器的电路结构示意图；
图3示出本公开实施例提供的一种运算放大器的电路结构示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
下面，参照附图对本公开进行详细说明。
图3示出本公开实施例提供的一种运算放大器的电路结构示意图。
参考图3，本公开实施例提供了一种运算放大300，其中，VP和VN分别为该运算放大器300的电源端和虚拟地端，(V+)和(V-)分别代表正向输入电压(下文中的正输入信号)和负向输入电压(下文中的负输入信号)。该运算放大器300至少包括：
负载输入对；
差分输入对，与该负载输入对连接，该差分输入对的同相输入端接入正输入信号(V+)，该差分输入对的反相输入端接入负输入信号(V-)；
控制单元110，该控制单元110用于根据前述的正输入信号(V+)生成第一控制信号VG1，以及根据前述的负输入信号(V-)生成第二控制信号VG2；以及
调节单元120，该调节单元120连接于前述的差分输入对与地之间，受前述第一控制信号和第二控制信号的控制，根据前述正负输入信号之间的压差选择其自身的导通/关断状态。
进一步地，该负载输入对包括第一晶体管MP1和第二晶体管MP2，
其中，该第一晶体管MP1的第一端与第二晶体管MP2的第一端共同连接在该运算放大器300的电源端VP，且该第一晶体管MP1的控制端与前述第二晶体管MP2的控制端共同连接在第一晶体管MP1的第二端。
进一步地，前述的差分输入对包括第三晶体管MN1和第四晶体管MN2，其中，该第三晶体管MN1的第一端与第一晶体管MP1的第二端连接，第二端连接前述的调节单元120，控制端作为前述的同相输入端接入前述的正输入信号(V+)，该第四晶体管MN2的第一端与前述第二晶体管MP2的第二端连接，第二端连接前述的调节单元120，控制端作为前述的反相输入端接入前述负输入信号(V-)。
进一步地，前述的调节单元120包括：串联连接在前述第三晶体管MN1的第二端与前述第四晶体管MN2的第二端之间的第五晶体管MN3和第六晶体管MN4，其中，该第五晶体管MN3的控制端接入前述的第一控制信号VG1，前述第六晶体管MN4的控制端接入前述第二控制信号VG2，且该第五晶体管MN3与前述第三晶体管MN1的连接节点为第一节点A，前述第五晶体管MN3和第六晶体管MN4的连接节点为第二节点B，前述第六晶体管MN4与前述第四晶体管MN2的连接节点为第三节点C。
进一步地，该调节单元120还包括：
第一电流源，连接在第一节点A与虚拟地端VN之间，用于提供第一电流I1；第二电流源，连接在第二节点B与虚拟地端VN之间，用于提供第二电流I2；第三电流源，连接在第三节点C与虚拟地端VN之间，用于提供第三电流I3。
进一步地，该第一晶体管MP1、第二晶体管MP2、第三晶体管MN1、第四晶体管MN2、第五晶体管MN3和第六晶体管MN4的其中任一为金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Field Effect Transistor，简称MOS管)。
进一步地，在本实施例中，该第一晶体管MP1和第二晶体管MP2均为P型MOS管，且前述第三晶体管MN1、第四晶体管MN2、第五晶体管MN3和第六晶体管MN4均为N型MOS管。
进一步地，在本实施例中，该第五晶体管MN3与第六晶体管MN4均为高耐压的N型MOS管。
进一步地，在控制单元110中，该第一控制信号VG1作为第五晶体管MN3的栅极电压，其数值上等于正输入信号(V+)与一预设电压△V的和值，该第二控制信号VG2作为第六晶体管MN4的栅极电压，其数值上等于负输入信号(V-)与该预设电压△V的和值，且该预设电压△V可调。
具体在实际应用中，该预设电压△V可根据实际运放工作的电压范围与选取的构成差分输入对的第三晶体管MN1和第四晶体管MN2的导通电压进行调整。
进一步地，该运算放大器300响应于前述正负输入信号((V+)和(V-))的电压差值大于前述第三晶体管MN1或第四晶体管MN2的耐压值(VDS)，该第五晶体管MN3和第六晶体管MN4均处于导通状态，该电压差值由高耐压的第五晶体管MN3与第六晶体管MN4承受，以此保证差分输入对中的第三晶体管MN1和第四晶体管MN2的VGS在工艺允许的范围内，该运算放大器300的工作特性正常。
在一实施方式中，例如该第三晶体管MN1和第四晶体管MN2的阈值电压均为Vth，该第五晶体管MN3和第六晶体管MN4的阈值电压均为Vth_H。
在第一实施情景下，该正输入信号((V+)为20V，该负输入信号(V-)为2V，预设电压△V＝2V，Vth＝1V，Vth_H＝2V，则
第一节点A处的电压：VA＝(V+)-Vth＝19V，
第五晶体管MN3的栅极电压：VG1＝(V+)+△V＝20V+2V＝22V，
第五晶体管MN3的栅源电压：
VGS(MN3)＝VG1-VA＝22V-19V＝3V>Vth_H，
所以，该第五晶体管MN3处于导通状态，故VB＝VA＝19V。
第六晶体管MN4的栅极电压：VG2＝(V-)+△V＝2V+2V＝4V，
第三节点C处的电压：VC＝VG2-Vth_H＝4V-2V＝2V，
第四晶体管MN2的栅源电压：VGS(MN2)＝V--VC＝2V-2V＝0V，未超过其工艺极限。
此时，第六晶体管MN4的源漏电压：
VDS(MN4)＝VB-VC＝19V-2V＝17V，
该正负输入信号((V+)和(V-))的电压差中的高压部分由高耐压的第六晶体管MN4承受。又因为第四晶体管MN2的栅源电压：VGS＝0V，故该第四晶体管MN2处于截止状态，而第三晶体管MN1，第五晶体管MN3和第六晶体管MN4均处于导通状态，所以第一电流I1、第二电流I2和第三电流I3均流过该第三晶体管MN1。此时的该运算放大器300和正常的运放的工作特性一致。
在第二实施情景下，该正输入信号((V+)为2V，该负输入信号(V-)为20V，预设电压△V＝2V，Vth＝1V，Vth_H＝2V，与第一实施情景相类似的原理，可以得到在该第二实施情景中第三晶体管MN1处于截止状态，而第四晶体管MN2，第五晶体管MN3和第六晶体管MN4均处于导通状态。所以第一电流I1、第二电流I2和第三电流I3均流过该第四晶体管MN2。此时的该运算放大器300同样和正常的运放的工作特性相一致。
在第三实施情景下，当该正输入信号((V+)和负输入信号(V-)均为2V时，预设电压△V＝2V，Vth＝1V，Vth_H＝2V，则
第一节点A处的电压：VA＝(V+)-Vth＝1V，
第五晶体管MN3的栅极电压：VG1＝(V+)+△V＝2V+2V＝4V，
第五晶体管MN3的栅源电压：
VGS(MN3)＝VG1-VA＝4V-1V＝3V>Vth_H，
所以，该第五晶体管MN3处于导通状态，故VB＝VA＝1V。
第六晶体管MN4的栅极电压：VG2＝(V-)+△V＝2V+2V＝4V，
第六晶体管MN4的栅漏电压：
VGD(MN4)＝VG2-VB＝4V-1V＝3V>Vth_H，
所以，该第六晶体管MN4也处于导通状态，故VC＝VB＝1V。
第四晶体管MN2的栅源电压：VGS(MN2)＝(V-)
-VC＝2V-1V＝1V，
所以，该第四晶体管MN2也处于导通状态，此时
第三晶体管MN1的栅源电压：VGS(MN1)＝VGS(MN2)，
所以，第一电流I1、第二电流I2和第三电流I3平均流过该第三晶体管MN1和第四晶体管MN2。此时的该运算放大器300同样和正常的运放的工作特性相一致。
综上所述，本公开实施例提供的一种运算放大器300包括：负载输入对；与该负载输入对连接的差分输入对，该差分输入对的同相输入端接入正输入信号(V+)，反相输入端接入负输入信号(V-)；控制单元110，根据前述的正输入信号(V+)生成第一控制信号VG1，以及根据前述的负输入信号(V-)生成第二控制信号VG2；连接于前述差分输入对与地之间的调节单元120，该调节单元120受前述第一控制信号VG1和第二控制信号VG2的控制，根据前述正输入信号(V+)与负输入信号(V-)之间的电压差选择其自身的导通/关断状态。该运算放大器300在组成差分输入对的第三晶体管MN1的栅极和第四晶体管MN2的栅极有较高的压差时，可选择将该电压差转移到调节单元120由高压MOS管(第五晶体管MN3和第六晶体管MN4)承受，由此可以使构成该运算放大器300的输入对的源漏电压在工艺允许的范围内，保证了该运算放大器300正常导通后的输出电压稳定在一定范围内，提高了该运算放大器300的稳定性。
应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (6)

1.一种运算放大器，包括：
第一晶体管和第二晶体管，所述第一晶体管的第一端与所述第二晶体管的第一端共同连接在所述运算放大器的电源端，且所述第一晶体管的控制端与所述第二晶体管的控制端共同连接在所述第一晶体管的第二端；
第三晶体管和第四晶体管，所述第三晶体管的第一端与所述第一晶体管的第二端连接，控制端作为同相输入端接入正输入信号，所述第四晶体管的第一端与所述第二晶体管的第二端连接，控制端作为反相输入端接入负输入信号；
控制单元，根据所述正输入信号生成第一控制信号，以及根据所述负输入信号生成第二控制信号；
调节单元，所述调节单元包括：
串联连接在所述第三晶体管的第二端与所述第四晶体管的第二端之间的第五晶体管和第六晶体管，所述第五晶体管的控制端接入所述第一控制信号，所述第六晶体管的控制端接入所述第二控制信号，且所述第五晶体管与所述第三晶体管的连接节点为第一节点，所述第五晶体管和第六晶体管的连接节点为第二节点，所述第六晶体管与所述第四晶体管的连接节点为第三节点；
第一电流源，连接在所述第一节点与地之间，用于提供第一电流；
第二电流源，连接在所述第二节点与地之间，用于提供第二电流；
第三电流源，连接在所述第三节点与地之间，用于提供第三电流，
所述调节单元受所述第一控制信号和第二控制信号的控制，根据所述正输入信号和所述负输入信号之间的压差选择其自身的导通/关断状态。
2.根据权利要求1所述的运算放大器，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的其中任一为金属氧化物半导体场效应晶体管。
3.根据权利要求2所述的运算放大器，其中，所述第一晶体管和第二晶体管均为P型金属氧化物半导体场效应晶体管，
且所述第三晶体管、第四晶体管、第五晶体管和第六晶体管均为N型金属氧化物半导体场效应晶体管。
4.根据权利要求3所述的运算放大器，其中，所述第五晶体管与所述第六晶体管均为高耐压的N型金属氧化物半导体场效应晶体管。
5.根据权利要求4所述的运算放大器，其中，响应于所述正负输入信号的电压差值大于所述第三晶体管或第四晶体管的耐压值，所述第五晶体管和所述第六晶体管均处于导通状态。
6.根据权利要求5所述的运算放大器，其中，所述第一控制信号在数值上等于所述正输入信号与一预设电压的和值，以及所述第二控制信号在数值上等于所述负输入信号与所述预设电压的和值，
且所述预设电压可调。
CN202011451042.9A 2020-12-10 2020-12-10 运算放大器 Active CN114629449B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011451042.9A CN114629449B (zh) 2020-12-10 2020-12-10 运算放大器
US18/256,661 US20240039494A1 (en) 2020-12-10 2021-10-21 Operational Amplifier
PCT/CN2021/125339 WO2022121526A1 (zh) 2020-12-10 2021-10-21 运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011451042.9A CN114629449B (zh) 2020-12-10 2020-12-10 运算放大器

Publications (2)

Publication Number Publication Date
CN114629449A CN114629449A (zh) 2022-06-14
CN114629449B true CN114629449B (zh) 2023-05-26

Family

ID=81895150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011451042.9A Active CN114629449B (zh) 2020-12-10 2020-12-10 运算放大器

Country Status (3)

Country Link
US (1) US20240039494A1 (zh)
CN (1) CN114629449B (zh)
WO (1) WO2022121526A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355957A (zh) * 1999-04-22 2002-06-26 艾利森电话股份有限公司 过电压保护
CN101553822A (zh) * 2006-02-13 2009-10-07 德克萨斯仪器股份有限公司 带过压保护的差分放大器和方法
CN104065356A (zh) * 2013-03-22 2014-09-24 索尼公司 跨导调整电路、滤波电路和电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355957A (zh) * 1999-04-22 2002-06-26 艾利森电话股份有限公司 过电压保护
CN101553822A (zh) * 2006-02-13 2009-10-07 德克萨斯仪器股份有限公司 带过压保护的差分放大器和方法
CN104065356A (zh) * 2013-03-22 2014-09-24 索尼公司 跨导调整电路、滤波电路和电子设备

Also Published As

Publication number Publication date
CN114629449A (zh) 2022-06-14
WO2022121526A1 (zh) 2022-06-16
US20240039494A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
CN109032241B (zh) 一种带电流限功能的低压差线性稳压器
US6703813B1 (en) Low drop-out voltage regulator
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US10128821B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US9348350B2 (en) Voltage regulator
TWI780282B (zh) 過電流限制電路、過電流限制方法及電源電路
US10520972B2 (en) Bandgap reference circuit
US9886052B2 (en) Voltage regulator
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
US20060012405A1 (en) Dual polarity, high input voltage swing comparator using MOS input transistors
CN114629449B (zh) 运算放大器
JP7177720B2 (ja) 負荷電流検出回路
CN115079762B (zh) 低压差线性稳压器电路
CN114415773B (zh) 高精度电流源电路
US20180262184A1 (en) Controlling current limits in current limiting circuits
JP2005044051A (ja) 基準電圧発生回路
US20160239038A1 (en) Supply-side voltage regulator
KR20170107393A (ko) 볼티지 레귤레이터
JP2021096554A (ja) 定電流回路
US7457090B2 (en) Use of a known common-mode voltage for input overvoltage protection in pseudo-differential receivers
CN110618725A (zh) 用于产生经调节的供电低电压的电路装置
CN105988499B (zh) 电源侧电压调节器
US11646699B2 (en) Biasing technique for an operational amplifier
CN117472138B (zh) 电压比例转换电路、方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant