JPH02312313A - 電流制御発振器回路 - Google Patents
電流制御発振器回路Info
- Publication number
- JPH02312313A JPH02312313A JP1133903A JP13390389A JPH02312313A JP H02312313 A JPH02312313 A JP H02312313A JP 1133903 A JP1133903 A JP 1133903A JP 13390389 A JP13390389 A JP 13390389A JP H02312313 A JPH02312313 A JP H02312313A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- potential
- current
- buffer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 230000010355 oscillation Effects 0.000 claims abstract description 18
- 238000007599 discharging Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 24
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電流源の電流を可変にすることにより発振周波数を可変
にする電流制御発振器回路に関し、安価な部品を使用し
て温度変動等の影響を受けにくい発振器出力を得ること
を目的とし、制御電流を供給する電流源■１とＩ２と、
該電流源からの電流を充放電するコンデンサＣと、該コ
ンデンサＣの出力端の電位を維持するバッファＢと、該
コンデンサＣの出力端の電位を反転するインバータＮと
、電流源の電流方向を制御する整流器Ｄ１．Ｄｚ、Ｄｉ
、Ｄ４ とからなり、制御入力により電、流源Ｉｌと１
．の電流を制御し、コンデンサＣの入力端の充電電位が
バッファＢのしきい値電位に達すると放電を開始し、コ
ンデンサＣの入力端の放電電位がバッファＢのしきい値
電位に達すると充電を開始し、コンデンサＣの出力端の
電位を交互に反転してインバータＮより発振出力電圧を
送出するように構成する。
にする電流制御発振器回路に関し、安価な部品を使用し
て温度変動等の影響を受けにくい発振器出力を得ること
を目的とし、制御電流を供給する電流源■１とＩ２と、
該電流源からの電流を充放電するコンデンサＣと、該コ
ンデンサＣの出力端の電位を維持するバッファＢと、該
コンデンサＣの出力端の電位を反転するインバータＮと
、電流源の電流方向を制御する整流器Ｄ１．Ｄｚ、Ｄｉ
、Ｄ４ とからなり、制御入力により電、流源Ｉｌと１
．の電流を制御し、コンデンサＣの入力端の充電電位が
バッファＢのしきい値電位に達すると放電を開始し、コ
ンデンサＣの入力端の放電電位がバッファＢのしきい値
電位に達すると充電を開始し、コンデンサＣの出力端の
電位を交互に反転してインバータＮより発振出力電圧を
送出するように構成する。
〔産業上の利用分野］
本発明は、電流源の電流を可変にすることにより発振周
波数を可変にする電流制御発振器回路に関する。
波数を可変にする電流制御発振器回路に関する。
電圧または電流制御形見振器はデータ送受信回路にクロ
ック信号を供給するＰＬＬ回路（フェイズ・ロック・グ
ループ回路）に使用されるようになってきた。この発振
器には従来水晶発振器が主に用いられていたが、最近は
ＴｌＣ化が可能なトランジスタ回路に置き換えられるよ
うになった。
ック信号を供給するＰＬＬ回路（フェイズ・ロック・グ
ループ回路）に使用されるようになってきた。この発振
器には従来水晶発振器が主に用いられていたが、最近は
ＴｌＣ化が可能なトランジスタ回路に置き換えられるよ
うになった。
したがって安価な部品を使用し、温度変動などの影響を
受けにくい発振出力を得る発振器が必要になってきた。
受けにくい発振出力を得る発振器が必要になってきた。
従来の電流（電圧）制御発振器の回路構成図及び特性図
を第５図（ａ）及び（ｂ）に示す。
を第５図（ａ）及び（ｂ）に示す。
図はシュミットトリガのゲートを用いた電流制御発振器
を示し、ゲートのヒステリシス特性により入力アナログ
信号をディジタル信号に変換してオンオフの発振器信号
を出力する。即ち入力信号が上昇する場合の特性と下降
する場合の特性には電圧差ｌの差があり、ゲートのしき
い値電圧のバラツキにより電圧差ｌが変動する。
を示し、ゲートのヒステリシス特性により入力アナログ
信号をディジタル信号に変換してオンオフの発振器信号
を出力する。即ち入力信号が上昇する場合の特性と下降
する場合の特性には電圧差ｌの差があり、ゲートのしき
い値電圧のバラツキにより電圧差ｌが変動する。
上記シュミットトリガのゲートを用いた電流制御発振器
の入出力電圧波形図を第６図に示す。図において、入力
信号に対するゲートのしきい値電圧を上昇時をｔｈＨと
し、下降時をｔｈＬとすれば、入力信号はこのしきい値
ｔｈｔ＋とｔｈＬとの間を上下して“０′と“１”の出
力信号を送出する。このしきい値電圧は温度による影響
を受は易く、しきい値電圧の差ｌも温度により変動し易
い。このしきい値の差Ｅが変動すると出力信号のパルス
の幅ｍも変動し、出力周波数も変動してしまう。したが
って高精度の発振器を作ることは困難である。
の入出力電圧波形図を第６図に示す。図において、入力
信号に対するゲートのしきい値電圧を上昇時をｔｈＨと
し、下降時をｔｈＬとすれば、入力信号はこのしきい値
ｔｈｔ＋とｔｈＬとの間を上下して“０′と“１”の出
力信号を送出する。このしきい値電圧は温度による影響
を受は易く、しきい値電圧の差ｌも温度により変動し易
い。このしきい値の差Ｅが変動すると出力信号のパルス
の幅ｍも変動し、出力周波数も変動してしまう。したが
って高精度の発振器を作ることは困難である。
なおシュミットトリガのゲートを使用しないタイプの発
振器、例えば水晶発振器等では可変範囲が狭く且つ高価
であり、またＣＲ発振器等では外部からの制御がかけに
くく、安定性のある発振器特性が得られない。
振器、例えば水晶発振器等では可変範囲が狭く且つ高価
であり、またＣＲ発振器等では外部からの制御がかけに
くく、安定性のある発振器特性が得られない。
以上のように、従来のシュミットトリガゲートを用いた
電流（電圧）制御発振器は、しきい値電圧のバラツキが
大きく、温度等で変化するため、高精度の発振器を作る
事は困難であった。また、シュミットトリガを使用しな
いタイプの発振器は発振周波数を制御できるものは少な
かった。
電流（電圧）制御発振器は、しきい値電圧のバラツキが
大きく、温度等で変化するため、高精度の発振器を作る
事は困難であった。また、シュミットトリガを使用しな
いタイプの発振器は発振周波数を制御できるものは少な
かった。
本発明は、電流源の電流を可変することにより発振周波
数を可変にする電流制御発振器で、安価な市販の標準部
品を使用し、温度変動等の影響を受けにくい発振出力を
得ることを目的とする。
数を可変にする電流制御発振器で、安価な市販の標準部
品を使用し、温度変動等の影響を受けにくい発振出力を
得ることを目的とする。
本発明の原理構成図を第１図に示す。図において、１，
２は制御電流を供給する電流源１＋、Ｉｔ、３は該電流
源からの電流を充放電するコンデンサＣ１４は該コンデ
ンサＣの出力端の電位を維持するバッファＢ、５は該コ
ンデンサＣの出力端の電位を反転するインバータＮ、６
，７，８．９は電流源の電流方向を制御する整流器ＤＩ
、 Ｄｚ、 Ｄｚ、 Ｄ４を示す。
２は制御電流を供給する電流源１＋、Ｉｔ、３は該電流
源からの電流を充放電するコンデンサＣ１４は該コンデ
ンサＣの出力端の電位を維持するバッファＢ、５は該コ
ンデンサＣの出力端の電位を反転するインバータＮ、６
，７，８．９は電流源の電流方向を制御する整流器ＤＩ
、 Ｄｚ、 Ｄｚ、 Ｄ４を示す。
制御入力電圧■により電流源Ｉｔ と１２の電流を制御
し、コンデンサ３の入力端の充電電位がバッファ４のし
きい値電位に達すると放電を開始し、コンデンサ３の放
電電位がバッファ４のしきい値電位に達すると充電を開
始、し、コンデンサ３の充放電を繰り返してコンデンサ
３の出力電位を交互に反転し、インバータ５より発振出
力電圧Ｏを送出するように構成する。バッファ４のしき
い値電位は温度等による変動はするが、充電時と放電時
のしきい値電位は同一である。
し、コンデンサ３の入力端の充電電位がバッファ４のし
きい値電位に達すると放電を開始し、コンデンサ３の放
電電位がバッファ４のしきい値電位に達すると充電を開
始、し、コンデンサ３の充放電を繰り返してコンデンサ
３の出力電位を交互に反転し、インバータ５より発振出
力電圧Ｏを送出するように構成する。バッファ４のしき
い値電位は温度等による変動はするが、充電時と放電時
のしきい値電位は同一である。
第１図の原理構成図において、電源１に流れる電流を１
１とし、電源２に流れる電流を１２とする。
１とし、電源２に流れる電流を１２とする。
電流ｊｌ＋ ｔｚの実線はコンデンサ３の充電時の流れ
を示し、点線はコンデンサ３の放電時の流れを示す。回
路動作を図により説明する。
を示し、点線はコンデンサ３の放電時の流れを示す。回
路動作を図により説明する。
（１）初期状態としてコンデンサ３の電荷はないとし、
コンデンサ３の出力端子側０点は“し”レベルとする。
コンデンサ３の出力端子側０点は“し”レベルとする。
（２）コンデンサ３は電源１と整流器８よりの実線のル
ートで電流１１により充電される。
ートで電流１１により充電される。
（３）コンデンサ３の入力端子側０点の電位がバッファ
４のしきい値に達すると、出力側０点の電位は“ルベル
から１「レベルに反転し、インバータ５の出力側は“ｌ
（” レベルから″し“レベルに反転する。
４のしきい値に達すると、出力側０点の電位は“ルベル
から１「レベルに反転し、インバータ５の出力側は“ｌ
（” レベルから″し“レベルに反転する。
（４）コンデンサ３は放電を開始し、放電電流１２は点
線のように整流器９と電源２の方向に流れる。
線のように整流器９と電源２の方向に流れる。
（５）コンデンサ３の０点の放電電位がバッファ４のし
きい値電位まで下がると、コンデンサ３の０点の電位が
反転し、０点の電位も反転する。
きい値電位まで下がると、コンデンサ３の０点の電位が
反転し、０点の電位も反転する。
（６）コンデンサ３は充電を開始し、再び充電電流ｉｌ
が実線の方向に流れる。
が実線の方向に流れる。
（７）コンデンサ３の０点の電圧がしきい値まで上昇す
ると、再び０点及び０点が反転する。
ると、再び０点及び０点が反転する。
（８）以上の動作を繰り返すことにより、交互に反転さ
れる０点の出力が発振出力Ｏとして送出される。
れる０点の出力が発振出力Ｏとして送出される。
以上の動作を繰り返すことにより発振器出力が得られる
が、バッファ４のしきい値はコンデンサ３の充電放電時
一定であり、制御電流１１＋ ｘｉは制御人力により調
整できるので、しきい値変動の影響のない一定周波数の
発振器出力を送出することができる。
が、バッファ４のしきい値はコンデンサ３の充電放電時
一定であり、制御電流１１＋ ｘｉは制御人力により調
整できるので、しきい値変動の影響のない一定周波数の
発振器出力を送出することができる。
本発明の実施例の回路構成図を第２図に示す。
図において、ｌ、２は電流源、３はコンデンサ、４はバ
ッファ、５はインバータ、６，７，８．９は整流器、１
０は比較器を示す。
ッファ、５はインバータ、６，７，８．９は整流器、１
０は比較器を示す。
電流源りと２は、それぞれトランジスタ２個と抵抗２個
とからなるカレントミラー回路であり、制御人力■によ
り一次側の定電流１を抵抗比により二次側の定電流ｉ＋
と１２に変換する。即ち、−次側の抵抗をＲｅ、Ｒｔ
とし、二次側の抵抗をＲｔ。
とからなるカレントミラー回路であり、制御人力■によ
り一次側の定電流１を抵抗比により二次側の定電流ｉ＋
と１２に変換する。即ち、−次側の抵抗をＲｅ、Ｒｔ
とし、二次側の抵抗をＲｔ。
Ｒ１とすれば、
ｉ＋ ＝ （Ｒｅ ／Ｒｚ）Ｘ ｉ
ｉ ｔ ”” （Ｒｔ ／ Ｒｉ）ｘ ｉとなり、二次
側の電流比１２ ／ １１ も一定になる。
側の電流比１２ ／ １１ も一定になる。
したがって、制御電圧■の指定により基準電流ｉを一定
に設定でき、電流１．と１８も定電流に設定することが
できる。
に設定でき、電流１．と１８も定電流に設定することが
できる。
バッファ４はインバータを２個直列に接続することによ
り構成される。バッファ４の入出力波形特性図を第３図
（ａ）、（ｂ）に示す。
り構成される。バッファ４の入出力波形特性図を第３図
（ａ）、（ｂ）に示す。
バッファ人力のしきい値電圧を■、わとし、出力電圧を
■。、■。□とすれば、バッファの特性図（ａ）とバッ
ファの入出力波形図（ｂ）は図示の通りでバッファのし
きい値■いはオンオフ時間−であるので、入力波形（点
線）と出力波形（実線）との関係はしきい値の差がない
ため常に安定する。
■。、■。□とすれば、バッファの特性図（ａ）とバッ
ファの入出力波形図（ｂ）は図示の通りでバッファのし
きい値■いはオンオフ時間−であるので、入力波形（点
線）と出力波形（実線）との関係はしきい値の差がない
ため常に安定する。
実施例の電流制御発振器の入出力電圧波形図を第４図に
示す０図において、■はコンデンサ３の入力端子側、■
はコンデンサ３の出力端子側、■はインバータ４の出力
端子側、■は電流源ｌの出力側、■は電流源２の入力端
の電圧波形を示す。
示す０図において、■はコンデンサ３の入力端子側、■
はコンデンサ３の出力端子側、■はインバータ４の出力
端子側、■は電流源ｌの出力側、■は電流源２の入力端
の電圧波形を示す。
ｖｅｃは電源電圧（＋５ Ｖ） 、ＧＮＤは地気、■い
はバッファ４のしきい値電圧、Ｔ、、Ｔ、はコンデンサ
３の充電時間、Ｔ、はコンデンサ３の放電時間Ｃはコン
デンサ３の容量、ｆは発振周波数とすれば、発振周波数
は次の式で表される。
はバッファ４のしきい値電圧、Ｔ、、Ｔ、はコンデンサ
３の充電時間、Ｔ、はコンデンサ３の放電時間Ｃはコン
デンサ３の容量、ｆは発振周波数とすれば、発振周波数
は次の式で表される。
ｉｚ ｉ。
１２ ・１１
ＣＶｃｃ（ｉｔ ＋ｉ＋ ）
今 １□＝ｉ＋ ＝ｉとすると
但し、出力電圧値“Ｈ″ ■。イ＝ＶＣＣ出力電圧値″
Ｌ″ ■。、＝ＧＮＤ とする。
Ｌ″ ■。、＝ＧＮＤ とする。
したがって上記周波数ｆはコンデンサ３の容量Ｃと電流
ｉと電圧ＶＣＣとにより設定され、しきい値電圧■いに
は影響されない。
ｉと電圧ＶＣＣとにより設定され、しきい値電圧■いに
は影響されない。
なお第４図の実施例の入出力電圧波形図において、しき
い値■いは電源電圧■。の約半分に設定すると、電流源
から流出または流入する電流の電圧波形■と■はダイオ
ード１個分の電圧だけＧＮＤに＋して充電を開始し、電
源電圧にはダイオード１個分−して放電を開始するが、
放電時間Ｔ２と充電時間Ｔ、とは電源電圧ＶＣＣとコン
デンサ容量Ｃに対応しているので、発振周波数ｒは安定
して送出される。また電流源の制御入力電圧を変えるこ
とによりコンデンサ３の充電、放電波形の傾斜が変わる
ので、充電、放電時間も変わり、発振器周波数を可変に
することができる。
い値■いは電源電圧■。の約半分に設定すると、電流源
から流出または流入する電流の電圧波形■と■はダイオ
ード１個分の電圧だけＧＮＤに＋して充電を開始し、電
源電圧にはダイオード１個分−して放電を開始するが、
放電時間Ｔ２と充電時間Ｔ、とは電源電圧ＶＣＣとコン
デンサ容量Ｃに対応しているので、発振周波数ｒは安定
して送出される。また電流源の制御入力電圧を変えるこ
とによりコンデンサ３の充電、放電波形の傾斜が変わる
ので、充電、放電時間も変わり、発振器周波数を可変に
することができる。
本発明により発振周波数はｉ、と１２とＣで決定でき、
しきい値電圧の変動等の影響を受けにくいので、安定し
た発振出力を得ることができる。
しきい値電圧の変動等の影響を受けにくいので、安定し
た発振出力を得ることができる。
したがって、ＰＬＬ回路のｒｃｏ （ｖｃｏ）等への応
用が可能である。
用が可能である。
第１図は本発明の原理構成図、第２図は実施例の回路構
成図、第３図は実施例のバッファの特性図、第４図は実
施例の入出力電圧波形図、第５図は従来例の回路特性図
、第６図は従来例の入出力電圧波形図を示す。 図において、■、２は電流源、３はコンデンサ、４はバ
ッファ、５はインバータ、６，７，８．９は整流器、１
０は比較器を示す。なお■〜■は接続点を示す。 第１図 ｊ８２ 因 １ｔｈ （ａ）バッファの特性図 （ｂ）バ
ッファの入出力波形図実施例のバッファの特性図 第３図 ７４；・ 丁、 ・十・ Ｔ＄ ’−’ｊ実施例の発振
器の入出力電圧波形図 （ａ）トリガゲートの回路構成図 （ｂ）バッ
ファの特性図従来例の回路特性図 第５図
成図、第３図は実施例のバッファの特性図、第４図は実
施例の入出力電圧波形図、第５図は従来例の回路特性図
、第６図は従来例の入出力電圧波形図を示す。 図において、■、２は電流源、３はコンデンサ、４はバ
ッファ、５はインバータ、６，７，８．９は整流器、１
０は比較器を示す。なお■〜■は接続点を示す。 第１図 ｊ８２ 因 １ｔｈ （ａ）バッファの特性図 （ｂ）バ
ッファの入出力波形図実施例のバッファの特性図 第３図 ７４；・ 丁、 ・十・ Ｔ＄ ’−’ｊ実施例の発振
器の入出力電圧波形図 （ａ）トリガゲートの回路構成図 （ｂ）バッ
ファの特性図従来例の回路特性図 第５図
Claims (1)
- 【特許請求の範囲】 制御電流を供給する電流源Ｉ＿１（１）とＩ＿２（２）
と、該電流源からの電流を充放電するコンデンサＣ（３
）と、該コンデンサＣの出力端の電位を維持するバッフ
ァＢ（４）と、該コンデンサＣの出力端の電位を反転す
るインバータＮ（５）と、電流源の電流方向を制御する
整流器Ｄ＿１（６）、Ｄ＿２（７）、Ｄ＿３（８）、Ｄ
＿４（９）とからなり、 制御入力により電流源Ｉ＿１（１）とＩ＿２（２）の電
流を制御し、コンデンサＣ（３）の入力端の充電電位が
バッファＢ（４）のしきい値電位に達すると放電を開始
し、コンデンサＣ（３）の入力端の放電電位がバッファ
Ｂ（４）のしきい値電位に達すると充電を開始し、コン
デンサＣ（３）の出力端の電位を交互に反転してインバ
ータＮ（５）より発振出力電圧を送出することを特徴と
する電流制御発振器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133903A JPH02312313A (ja) | 1989-05-26 | 1989-05-26 | 電流制御発振器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133903A JPH02312313A (ja) | 1989-05-26 | 1989-05-26 | 電流制御発振器回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02312313A true JPH02312313A (ja) | 1990-12-27 |
Family
ID=15115795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133903A Pending JPH02312313A (ja) | 1989-05-26 | 1989-05-26 | 電流制御発振器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02312313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834984A (en) * | 1997-03-26 | 1998-11-10 | Nec Corporation | Current controlled oscillator |
| JP2012156840A (ja) * | 2011-01-27 | 2012-08-16 | Fuji Electric Co Ltd | 発振回路 |
-
1989
- 1989-05-26 JP JP1133903A patent/JPH02312313A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834984A (en) * | 1997-03-26 | 1998-11-10 | Nec Corporation | Current controlled oscillator |
| JP2012156840A (ja) * | 2011-01-27 | 2012-08-16 | Fuji Electric Co Ltd | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| US7109804B2 (en) | Precision relaxation oscillator without comparator delay errors | |
| US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| KR100253667B1 (ko) | 선형화 및 지연 보상된 전 씨모오스 전압제어발진기 | |
| JPS61105111A (ja) | 電圧制御発振回路 | |
| JPH11163696A (ja) | 周波数比較器及びこれを用いたクロック再生回路 | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JPS63146613A (ja) | 遅延回路 | |
| US6867657B2 (en) | Relaxation oscillator | |
| US4207539A (en) | Frequency synthesizer | |
| JPH0681129B2 (ja) | データ検出器 | |
| JP3532237B2 (ja) | 電圧／周波数変換装置 | |
| JPS6046610A (ja) | 単一入力発振回路 | |
| US6891443B2 (en) | Oscillator | |
| US5146188A (en) | Constant current circuit and an oscillating circuit controlled by the same | |
| JPH02312313A (ja) | 電流制御発振器回路 | |
| US6496042B1 (en) | Phase comparator for identifying and returning a non-return-to-zero receiving signal | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| US5701105A (en) | Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JP2979934B2 (ja) | ディジタル温度補償発振器 | |
| JP3437046B2 (ja) | デューティ比補正回路 | |
| JPH0642623B2 (ja) | 電圧制御発振器 | |
| JPH0677781A (ja) | 発振回路 | |
| US5052032A (en) | Clock formation circuit |