JP2001520391A - 接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器 - Google Patents
接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器Info
- Publication number
- JP2001520391A JP2001520391A JP2000516434A JP2000516434A JP2001520391A JP 2001520391 A JP2001520391 A JP 2001520391A JP 2000516434 A JP2000516434 A JP 2000516434A JP 2000516434 A JP2000516434 A JP 2000516434A JP 2001520391 A JP2001520391 A JP 2001520391A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- operational amplifier
- amplifier
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
入力積分器の出力電圧を復元するために電荷ポンプを使用する、電圧−周波数変換器。電荷ポンプの実装により、電圧−周波数変換器の入力は、積分器への復元力として陽電荷か陰電荷のいずれかを与えることのできる電荷ポンプを使用して、単一電源によって接地の上と下の電圧を感知することができる。インターリーブされた電荷ポンプを含めることにより、簡単な実施および高い性能の利点がもたらされる。電圧−周波数変換器は、好ましい実施形態では非常に低いオフセットを与えるチョッパ安定化増幅器である積分器増幅器の入力における全てのオフセットおよび漏れの誤差を集約する。電圧−周波数変換器は、集積回路の形で実現されるもので、非常に低い電力要件を有する集積回路内で非常に高い性能を実現する。
Description
【０００１】 （発明の背景） （１．発明の分野） 本発明は電圧−周波数変換器の分野に関する。
【０００２】 （２．従来技術） 従来技術では、様々な種類の電圧−周波数変換器が知られている。そのような
変換器の１つのタイプは、ワンショット・デバイスによってトリガされる１つの
電流源または複数の電流源を用い、復元力としてＩ*ΔＴに等しい電荷を入力積 分器へ与える。本発明は、集積回路の形ですぐに組み立てられ、単一の電圧源で
動作し、高性能で、回路接地の上と下の両方の入力信号を操作することのできる
代わりの設計を提供する。
変換器の１つのタイプは、ワンショット・デバイスによってトリガされる１つの
電流源または複数の電流源を用い、復元力としてＩ*ΔＴに等しい電荷を入力積 分器へ与える。本発明は、集積回路の形ですぐに組み立てられ、単一の電圧源で
動作し、高性能で、回路接地の上と下の両方の入力信号を操作することのできる
代わりの設計を提供する。
【０００３】 （発明の簡単な概要） 入力積分器の出力電圧を復元するために電荷ポンプを使用する電圧−周波数変
換器。電荷ポンプの実装により、電圧−周波数変換器の入力は、積分器への復元
力として陽電荷か陰電荷のいずれかを与えることのできる電荷ポンプを使用して
、単一電源によって接地の上と下の電圧を感知することができる。インターリー
ブされた電荷ポンプを含めることにより、簡単な実装および高い性能の利点がも
たらされる。電圧−周波数変換器は、積分器増幅器の入力における全てのオフセ
ットおよび漏れの誤差を集約する。好ましい実施態様では、積分器増幅器は非常
に低いオフセットのチョッパ安定化増幅器である。電圧−周波数変換器は、集積
回路の形で実現されるもので、非常に低い電力要件を有する集積回路内で非常に
高い性能を実現する。
換器。電荷ポンプの実装により、電圧−周波数変換器の入力は、積分器への復元
力として陽電荷か陰電荷のいずれかを与えることのできる電荷ポンプを使用して
、単一電源によって接地の上と下の電圧を感知することができる。インターリー
ブされた電荷ポンプを含めることにより、簡単な実装および高い性能の利点がも
たらされる。電圧−周波数変換器は、積分器増幅器の入力における全てのオフセ
ットおよび漏れの誤差を集約する。好ましい実施態様では、積分器増幅器は非常
に低いオフセットのチョッパ安定化増幅器である。電圧−周波数変換器は、集積
回路の形で実現されるもので、非常に低い電力要件を有する集積回路内で非常に
高い性能を実現する。
【０００４】 （発明の詳細な説明） まず図１を参照すると、本発明の電圧−周波数変換器のブロック図を見ること
ができる。図示した特定の実施形態は、充電式電池への充電電流および充電式電
池からの放電電流を監視する充電式電池モニタとして使用されるものである。こ
の目的のために、電池の接地は相対的に低い抵抗値のセンス抵抗器ＲＳを通して
システムの接地２０に接続される。したがって、ノードＣＳ＋およびＣＳ−にお
けるセンス抵抗器ＲＳの両端間の電圧は、電圧−周波数変換器に対する入力電圧
として与えられる。電圧−周波数変換器は数字２４によって示されている。
ができる。図示した特定の実施形態は、充電式電池への充電電流および充電式電
池からの放電電流を監視する充電式電池モニタとして使用されるものである。こ
の目的のために、電池の接地は相対的に低い抵抗値のセンス抵抗器ＲＳを通して
システムの接地２０に接続される。したがって、ノードＣＳ＋およびＣＳ−にお
けるセンス抵抗器ＲＳの両端間の電圧は、電圧−周波数変換器に対する入力電圧
として与えられる。電圧−周波数変換器は数字２４によって示されている。
【０００５】 電流感知端子ＣＳ＋の電圧は、抵抗器Ｒｉｎｔを通して負の入力としてチョッ
パ安定化差動増幅器２６に結合され、増幅器への正の入力は電流感知端子ＣＳ−
（回路接地）に接続されている。増幅器２６への帰還電流Ｉｃは、帰還コンデン
サＣｉｎｔを通って与えられる。この接続によれば、増幅器は、追加の帰還電流
Ｉｃｐをさしあたり無視すると、
パ安定化差動増幅器２６に結合され、増幅器への正の入力は電流感知端子ＣＳ−
（回路接地）に接続されている。増幅器２６への帰還電流Ｉｃは、帰還コンデン
サＣｉｎｔを通って与えられる。この接続によれば、増幅器は、追加の帰還電流
Ｉｃｐをさしあたり無視すると、
【数１】 の特徴を有する積分器として動作する。上式で、 Ｖo＝差動増幅器の出力 Ｖcs＝センス抵抗器ＲＳの両端間の電圧 ｔ＝時間 である。
【０００６】 増幅器２６の出力２２は正の入力としてコンパレータ２８に結合され、負の入
力としてコンパレータ３０に結合される。好ましい実施形態におけるコンパレー
タ２８の負の入力は、２ボルトの基準電圧に結合され、コンパレータ３０の正の
入力は、１ボルトの基準電圧に結合される。この接続によれば、両方のコンパレ
ータの出力は、差動増幅器２６の出力２２が１ボルトと２ボルトの間である時に
はローになる。増幅器の出力が１ボルト未満の場合、コンパレータ３０の出力が
ハイになり、それに対し、増幅器２６の出力２２が２ボルトより高い場合、コン
パレータ２８の出力がハイになる。
力としてコンパレータ３０に結合される。好ましい実施形態におけるコンパレー
タ２８の負の入力は、２ボルトの基準電圧に結合され、コンパレータ３０の正の
入力は、１ボルトの基準電圧に結合される。この接続によれば、両方のコンパレ
ータの出力は、差動増幅器２６の出力２２が１ボルトと２ボルトの間である時に
はローになる。増幅器の出力が１ボルト未満の場合、コンパレータ３０の出力が
ハイになり、それに対し、増幅器２６の出力２２が２ボルトより高い場合、コン
パレータ２８の出力がハイになる。
【０００７】 好ましい実施形態におけるコンパレータ２８および３０の出力は、インターリ
ーブされた双方向電荷ポンプ３８に結合される。電荷ポンプ３８は、コンパレー
タ２８または３０のそれぞれからの最も新しいハイ出力によって、電荷ポンプが
ノード４０に電流を与えるようにトリガされたか、またはノード４０から電流を
取り去るようにトリガされたかに従い、ノード４０、すなわち差動増幅器２６の
負の入力、にまたはノード４０から電流Ｉｃｐを与えたり取り去ったりする。イ
ンターリーブされている電荷ポンプ自体は、好ましい実施形態では共に集積回路
の形において実現される等しいコンデンサである２つの電荷ポンピング・コンデ
ンサＣＰ１およびＣＰ２を使用する。
ーブされた双方向電荷ポンプ３８に結合される。電荷ポンプ３８は、コンパレー
タ２８または３０のそれぞれからの最も新しいハイ出力によって、電荷ポンプが
ノード４０に電流を与えるようにトリガされたか、またはノード４０から電流を
取り去るようにトリガされたかに従い、ノード４０、すなわち差動増幅器２６の
負の入力、にまたはノード４０から電流Ｉｃｐを与えたり取り去ったりする。イ
ンターリーブされている電荷ポンプ自体は、好ましい実施形態では共に集積回路
の形において実現される等しいコンデンサである２つの電荷ポンピング・コンデ
ンサＣＰ１およびＣＰ２を使用する。
【０００８】 次に図２を参照すると、本発明で使用できるチョッパ安定化増幅器の基本的な
ブロック図を見ることができる。この図では、チョッパ安定化増幅器２６は、主
増幅器４２およびヌル増幅器４４からなる。主増幅器４２は、その負の入力とし
て線４６上の電圧と、その正の入力として加算点４８の出力とを有する。加算点
４８への入力は、正の入力線５０上の電圧とオフセット補償コンデンサＣＯＦＳ
の両端間の電圧５２である。主増幅器の出力２２は、図１のチョッパ安定化増幅
器２６全体の出力である。ヌル増幅器４４は、その正の入力としてスイッチＮＵ
ＬＬを通した線４６上の電圧か、スイッチＯＦＳを通した線５０上の電圧のいず
れかである。これは、これら２つのスイッチのどちらがその時に閉じられる場合
があるかによって決まる。ヌル増幅器への負の入力は、第２の加算点５４の出力
である。加算点５４への入力は、線４６上の負の入力電圧、および、ヌル化コン
デンサＣＮＵＬＬの両端間の電圧と等しい、線５６上の電圧である。同じくＮＵ
ＬＬとラベル付けされた第２のスイッチは、ヌル増幅器の出力をコンデンサＣＮ
ＵＬＬに結合させ、ＯＦＳとラベル付けされる第２のオフセット・スイッチは、
ヌル増幅器４４の出力をオフセット補償コンデンサＣＯＦＳに接続させる。２つ
のＮＵＬＬスイッチは、この２つが一致して動作するのが好ましいために共通の
ラベリングを有し、オフセット補償スイッチＯＦＳもまた同様である。
ブロック図を見ることができる。この図では、チョッパ安定化増幅器２６は、主
増幅器４２およびヌル増幅器４４からなる。主増幅器４２は、その負の入力とし
て線４６上の電圧と、その正の入力として加算点４８の出力とを有する。加算点
４８への入力は、正の入力線５０上の電圧とオフセット補償コンデンサＣＯＦＳ
の両端間の電圧５２である。主増幅器の出力２２は、図１のチョッパ安定化増幅
器２６全体の出力である。ヌル増幅器４４は、その正の入力としてスイッチＮＵ
ＬＬを通した線４６上の電圧か、スイッチＯＦＳを通した線５０上の電圧のいず
れかである。これは、これら２つのスイッチのどちらがその時に閉じられる場合
があるかによって決まる。ヌル増幅器への負の入力は、第２の加算点５４の出力
である。加算点５４への入力は、線４６上の負の入力電圧、および、ヌル化コン
デンサＣＮＵＬＬの両端間の電圧と等しい、線５６上の電圧である。同じくＮＵ
ＬＬとラベル付けされた第２のスイッチは、ヌル増幅器の出力をコンデンサＣＮ
ＵＬＬに結合させ、ＯＦＳとラベル付けされる第２のオフセット・スイッチは、
ヌル増幅器４４の出力をオフセット補償コンデンサＣＯＦＳに接続させる。２つ
のＮＵＬＬスイッチは、この２つが一致して動作するのが好ましいために共通の
ラベリングを有し、オフセット補償スイッチＯＦＳもまた同様である。
【０００９】 動作中に回路は、好ましくは比較的高速で、ヌル化モードとオフセット補償モ
ードとの間を交替する。ヌル化モードの間、ＮＵＬＬスイッチは閉じられる。こ
れにより、線４６と６０が共に短絡され、それらの間の電圧がゼロになる。ヌル
増幅器、Ｃｎｕｌｌ、および加算接合部５４を含む帰還ループが加算接合部の出
力をサーボし、その出力がヌル増幅器の内部入力オフセット電圧を取り消す。こ
の取消しの量は、この帰還ループの開ループ利得によって、その元の値のＡから
１／Ａまでに制限される。
ードとの間を交替する。ヌル化モードの間、ＮＵＬＬスイッチは閉じられる。こ
れにより、線４６と６０が共に短絡され、それらの間の電圧がゼロになる。ヌル
増幅器、Ｃｎｕｌｌ、および加算接合部５４を含む帰還ループが加算接合部の出
力をサーボし、その出力がヌル増幅器の内部入力オフセット電圧を取り消す。こ
の取消しの量は、この帰還ループの開ループ利得によって、その元の値のＡから
１／Ａまでに制限される。
【００１０】 各ヌル化サイクルの後、ヌル・スイッチＮＵＬＬが開かれ、次いでオフセット
補償スイッチＯＦＳが閉じられる。この状況では、ヌル増幅器４４は、それ自体
のオフセットがゼロにされており、オフセット補償コンデンサＣＯＦＳを充電す
るために、Ａの利得によって線５０および４６の両端間の差動電圧を増幅する。
補償スイッチＯＦＳが閉じられる。この状況では、ヌル増幅器４４は、それ自体
のオフセットがゼロにされており、オフセット補償コンデンサＣＯＦＳを充電す
るために、Ａの利得によって線５０および４６の両端間の差動電圧を増幅する。
【００１１】 さしあたり、どんなオフセット訂正もない場合の図２の主増幅器４２の特徴を
考察する。増幅器４２が実質的な利得を有し、帰還回路と共に使用されるため（
図１）、線５０と４６の間の差動電圧の主なソースは増幅器の入力オフセットで
あることになり、増幅器に入力される実際の差分信号は、増幅器の利得によって
除算された増幅器出力でしかない。したがって、線５０と４６の間の差動電圧が
感知でき、主増幅器のオフセットのほとんどを補償するために、対応するオフセ
ット電圧が主増幅器４２の１つの入力に加えられる。オフセット取消しモードで
は、主増幅器とヌル化増幅器とは加算点４８によって直列に接続され、増幅器全
体の利得は、主増幅器とヌル化増幅器の開ループ利得の積である。ヌル化増幅器
は直列における第１の増幅器であり、その入力オフセット電圧は、増幅器全体の
入力オフセット電圧を決定することになる。ヌル化増幅器の入力オフセット電圧
がヌル化段階で１／Ａに低減され、Ｃｎｕｌｌに蓄積されたために、複合増幅器
の入力オフセット電圧は非常に低い。ヌル化モードに戻ると、主増幅器のオフセ
ット取消しはＣｏｆｓに蓄電され、複合増幅器の入力オフセット電圧はやはり非
常に低い。
考察する。増幅器４２が実質的な利得を有し、帰還回路と共に使用されるため（
図１）、線５０と４６の間の差動電圧の主なソースは増幅器の入力オフセットで
あることになり、増幅器に入力される実際の差分信号は、増幅器の利得によって
除算された増幅器出力でしかない。したがって、線５０と４６の間の差動電圧が
感知でき、主増幅器のオフセットのほとんどを補償するために、対応するオフセ
ット電圧が主増幅器４２の１つの入力に加えられる。オフセット取消しモードで
は、主増幅器とヌル化増幅器とは加算点４８によって直列に接続され、増幅器全
体の利得は、主増幅器とヌル化増幅器の開ループ利得の積である。ヌル化増幅器
は直列における第１の増幅器であり、その入力オフセット電圧は、増幅器全体の
入力オフセット電圧を決定することになる。ヌル化増幅器の入力オフセット電圧
がヌル化段階で１／Ａに低減され、Ｃｎｕｌｌに蓄積されたために、複合増幅器
の入力オフセット電圧は非常に低い。ヌル化モードに戻ると、主増幅器のオフセ
ット取消しはＣｏｆｓに蓄電され、複合増幅器の入力オフセット電圧はやはり非
常に低い。
【００１２】 次に図３を参照すると、図２をわずかに修正した図を見ることができる。具体
的には、図３は、主増幅器４２に対する負の入力が負の入力線４６に結合される
のではなくて、ヌル化増幅器４４の負の入力と共通するように接続されていると
いう点を除けば、図２と同じである。これは図２の回路に勝る、ある種の利点を
有する。具体的には、ＣＮＵＬＬおよびＣＯＦＳ上の同相オフセットが拒否され
ることである。また、スイッチからの電荷の注入および漏れも一次のオーダーま
でに取り消されることである。
的には、図３は、主増幅器４２に対する負の入力が負の入力線４６に結合される
のではなくて、ヌル化増幅器４４の負の入力と共通するように接続されていると
いう点を除けば、図２と同じである。これは図２の回路に勝る、ある種の利点を
有する。具体的には、ＣＮＵＬＬおよびＣＯＦＳ上の同相オフセットが拒否され
ることである。また、スイッチからの電荷の注入および漏れも一次のオーダーま
でに取り消されることである。
【００１３】 次に図４を参照すると、ヌル化増幅器およびオフセット増幅器を共用する、図
３のチョッパ安定化増幅器の実例を見ることができる。この図では、３つのｐ形
チャネル・デバイスＭ１、Ｍ２およびＭ３がそれぞれ、ＮＰＮ形トランジスタＱ
１、Ｑ２およびＱ３のそれぞれに直列に接続されている。トランジスタＭ２およ
びＭ３は同サイズであり、トランジスタＭ１は各トランジスタＭ２およびＭ３の
２倍のサイズである。同様に、トランジスタＱ２およびＱ３は同サイズであり、
トランジスタＱ１は各トランジスタＱ２およびＱ３の２倍のサイズである。トラ
ンジスタＭ１およびＭ３のソースと直列である加算点４８および５４は、これら
のトランジスタの電源電圧へのゲートを、これらの加算点がトランジスタへのゲ
ート電圧と直列である場合に変更することになるのとほぼ同じ方式で変更し、し
たがって、加算点４８および５４は、図３の加算点４８および５４と機能的に同
じである。
３のチョッパ安定化増幅器の実例を見ることができる。この図では、３つのｐ形
チャネル・デバイスＭ１、Ｍ２およびＭ３がそれぞれ、ＮＰＮ形トランジスタＱ
１、Ｑ２およびＱ３のそれぞれに直列に接続されている。トランジスタＭ２およ
びＭ３は同サイズであり、トランジスタＭ１は各トランジスタＭ２およびＭ３の
２倍のサイズである。同様に、トランジスタＱ２およびＱ３は同サイズであり、
トランジスタＱ１は各トランジスタＱ２およびＱ３の２倍のサイズである。トラ
ンジスタＭ１およびＭ３のソースと直列である加算点４８および５４は、これら
のトランジスタの電源電圧へのゲートを、これらの加算点がトランジスタへのゲ
ート電圧と直列である場合に変更することになるのとほぼ同じ方式で変更し、し
たがって、加算点４８および５４は、図３の加算点４８および５４と機能的に同
じである。
【００１４】 回路のバランスが取れている時、電流源６２からの電流は、４分の１はトラン
ジスタＭ３を通って、４分の１はトランジスタＭ２を通って、２分の１はトラン
ジスタＭ１を通って流れることになる。トランジスタＭ１を通る電流は２分の１
はＱ２に、２分の１はＱ３にトランジスタＱ１によってミラーリングされ、トラ
ンジスタＱ２およびＱ３を通る電流は、それぞれトランジスタＭ２およびＭ３を
通る電流とちょうど一致する。トランジスタＭ３のゲートは図３の主増幅器４２
の正の入力に相当し、トランジスタＭ２のゲートは図３のヌル化増幅器４４の正
の入力に相当し、トランジスタＭ１のゲートは図３のヌル化増幅器４４と主増幅
器４２とに共通の、負のまたは逆の入力に相当すると見ることができる。したが
って前と同様に、ヌル化スイッチＮＵＬＬが閉じられている時、トランジスタＭ
１およびＭ２のゲートは共に短絡されて、ヌル化増幅器への差動入力の短絡に相
当し、コンデンサＣＮＵＬＬは、トランジスタＭ２を通る電流がトランジスタＭ
１を通る電流の２分の１に等しくなるまでトランジスタのＭ１のゲート・ソース
の電圧を調節するために、相互コンダクタンス増幅器６４によって充電される。
次いで、ヌル化スイッチＮＵＬＬが開かれてオフセット補償スイッチＯＦＳが閉
じられるのに伴い、相互コンダクタンス増幅器６４は、オフセット補償コンデン
サＣＯＦＳに電圧をかけて、トランジスタＭ３の入力オフセットを取り消すため
にトランジスタＭ３の電源電圧を調節する。したがってこの回路では、オフセッ
トは帰還ループの利得によって、かつ、電荷の注入および漏れによってのみ制限
される。トランジスタの整合は、回路の直接的な制限機能ではない。
ジスタＭ３を通って、４分の１はトランジスタＭ２を通って、２分の１はトラン
ジスタＭ１を通って流れることになる。トランジスタＭ１を通る電流は２分の１
はＱ２に、２分の１はＱ３にトランジスタＱ１によってミラーリングされ、トラ
ンジスタＱ２およびＱ３を通る電流は、それぞれトランジスタＭ２およびＭ３を
通る電流とちょうど一致する。トランジスタＭ３のゲートは図３の主増幅器４２
の正の入力に相当し、トランジスタＭ２のゲートは図３のヌル化増幅器４４の正
の入力に相当し、トランジスタＭ１のゲートは図３のヌル化増幅器４４と主増幅
器４２とに共通の、負のまたは逆の入力に相当すると見ることができる。したが
って前と同様に、ヌル化スイッチＮＵＬＬが閉じられている時、トランジスタＭ
１およびＭ２のゲートは共に短絡されて、ヌル化増幅器への差動入力の短絡に相
当し、コンデンサＣＮＵＬＬは、トランジスタＭ２を通る電流がトランジスタＭ
１を通る電流の２分の１に等しくなるまでトランジスタのＭ１のゲート・ソース
の電圧を調節するために、相互コンダクタンス増幅器６４によって充電される。
次いで、ヌル化スイッチＮＵＬＬが開かれてオフセット補償スイッチＯＦＳが閉
じられるのに伴い、相互コンダクタンス増幅器６４は、オフセット補償コンデン
サＣＯＦＳに電圧をかけて、トランジスタＭ３の入力オフセットを取り消すため
にトランジスタＭ３の電源電圧を調節する。したがってこの回路では、オフセッ
トは帰還ループの利得によって、かつ、電荷の注入および漏れによってのみ制限
される。トランジスタの整合は、回路の直接的な制限機能ではない。
【００１５】 次に図５を参照すると、図４の回路に似た回路を見ることができる。しかしこ
の回路では、高周波で位相ブーストを与えるために、コンデンサＣＮＵＬＬとＣ
ＯＦＳに直列の抵抗器Ｒが追加されている。また、回路の追加補償のための３つ
の補償コンデンサＣｃと共に、追加スイッチＯＦＳおよび追加スイッチＮＵＬＬ
も追加されている。図５の増幅器の構成は、主増幅器とヌル化増幅器のスルー・
レートがオフセット段階で一致することになるという利点を実現する。
の回路では、高周波で位相ブーストを与えるために、コンデンサＣＮＵＬＬとＣ
ＯＦＳに直列の抵抗器Ｒが追加されている。また、回路の追加補償のための３つ
の補償コンデンサＣｃと共に、追加スイッチＯＦＳおよび追加スイッチＮＵＬＬ
も追加されている。図５の増幅器の構成は、主増幅器とヌル化増幅器のスルー・
レートがオフセット段階で一致することになるという利点を実現する。
【００１６】 図４および図５の増幅器では、ヌル化増幅器（トランジスタＭ２）への正の入
力、主増幅器（トランジスタＭ３）への正の入力、および、ヌル化増幅器と主増
幅器の両方（トランジスタＭ１）への共通の負の入力はすべて、ｐ形チャネル・
エンハンスメント・タイプのＭＯＳ形デバイスのゲートであることに留意された
い。また、トランジスタＭ１のサイズはトランジスタＭ２およびＭ３のサイズの
２倍だが、サイズの違いはチャネルの長さではなくチャネルの幅に関係し、した
がって、トランジスタＭ１、Ｍ２およびＭ３のしきい値はすべてほぼ等しい。ト
ランジスタＱ１、Ｑ２およびＱ３のコレクタが、したがってトランジスタＭ１、
Ｍ２およびＭ３のドレインが、回路接地よりわずか１ＶＢＥ上でしか動作しない
事実によると共に、この構成によれば、トランジスタＭ１、Ｍ２およびＭ３は、
回路接地またはその周辺で、それへの入力によって所望の動作をすることになる
。より具体的には、図１および図６を見れば分かるように、主増幅器への正の入
力は、（主増幅器の入力オフセットを加減した）接地で動作する。また、帰還の
ために、チョッパ安定化増幅器への反転入力自体が仮想接地であり、したがって
、チョッパ安定化増幅器は、図４または図５のトランジスタＭ１、Ｍ２およびＭ
３に対して適切なしきい値を選択することによって、回路接地より上と下を含め
た回路接地に近い増幅器の入力によって所望の動作をすることになる。
力、主増幅器（トランジスタＭ３）への正の入力、および、ヌル化増幅器と主増
幅器の両方（トランジスタＭ１）への共通の負の入力はすべて、ｐ形チャネル・
エンハンスメント・タイプのＭＯＳ形デバイスのゲートであることに留意された
い。また、トランジスタＭ１のサイズはトランジスタＭ２およびＭ３のサイズの
２倍だが、サイズの違いはチャネルの長さではなくチャネルの幅に関係し、した
がって、トランジスタＭ１、Ｍ２およびＭ３のしきい値はすべてほぼ等しい。ト
ランジスタＱ１、Ｑ２およびＱ３のコレクタが、したがってトランジスタＭ１、
Ｍ２およびＭ３のドレインが、回路接地よりわずか１ＶＢＥ上でしか動作しない
事実によると共に、この構成によれば、トランジスタＭ１、Ｍ２およびＭ３は、
回路接地またはその周辺で、それへの入力によって所望の動作をすることになる
。より具体的には、図１および図６を見れば分かるように、主増幅器への正の入
力は、（主増幅器の入力オフセットを加減した）接地で動作する。また、帰還の
ために、チョッパ安定化増幅器への反転入力自体が仮想接地であり、したがって
、チョッパ安定化増幅器は、図４または図５のトランジスタＭ１、Ｍ２およびＭ
３に対して適切なしきい値を選択することによって、回路接地より上と下を含め
た回路接地に近い増幅器の入力によって所望の動作をすることになる。
【００１７】 次に図６を参照すると、図１に似ているが、インターリーブされた双方向電荷
ポンプをより詳細に示す図を見ることができる。好ましい実施形態における電荷
ポンプは電荷ポンプ論理７０からなり、電荷ポンプ論理は、コンパレータ２８の
出力に応じて、スイッチ制御信号ＡおよびＢと、その逆のＡ（バー）およびＢ（
バー）をそれぞれ出力する。これらのスイッチング信号は、Ｍ４からＭ１１まで
の８つのｎ形チャネルのＭＯＳ形デバイスのゲートを制御する。図を見ると、ｎ
形チャネル・トランジスタＭ４からＭ７までを制御する信号は、ｎ形チャネル・
デバイスＭ８からＭ１１までを制御する信号とそれぞれ逆であることが分かる。
この回路では、直列接続された２つのｎ形チャネル・デバイスが同時にオンにさ
れてはならない。それによって、各信号ＡおよびＢの波形は、ハイの状態の反対
であるように、（それぞれのトランジスタがオフである）ローの状態のそれらの
逆のＡ（バー）およびＢ（バー）にそれぞれオーバラップしていなければならな
い。このような方式で、直列接続されたトランジスタのうちのどの対も、直列接
続された他方のトランジスタをオンに切り替えることができるようになる前に、
確実にオフにされることになる。
ポンプをより詳細に示す図を見ることができる。好ましい実施形態における電荷
ポンプは電荷ポンプ論理７０からなり、電荷ポンプ論理は、コンパレータ２８の
出力に応じて、スイッチ制御信号ＡおよびＢと、その逆のＡ（バー）およびＢ（
バー）をそれぞれ出力する。これらのスイッチング信号は、Ｍ４からＭ１１まで
の８つのｎ形チャネルのＭＯＳ形デバイスのゲートを制御する。図を見ると、ｎ
形チャネル・トランジスタＭ４からＭ７までを制御する信号は、ｎ形チャネル・
デバイスＭ８からＭ１１までを制御する信号とそれぞれ逆であることが分かる。
この回路では、直列接続された２つのｎ形チャネル・デバイスが同時にオンにさ
れてはならない。それによって、各信号ＡおよびＢの波形は、ハイの状態の反対
であるように、（それぞれのトランジスタがオフである）ローの状態のそれらの
逆のＡ（バー）およびＢ（バー）にそれぞれオーバラップしていなければならな
い。このような方式で、直列接続されたトランジスタのうちのどの対も、直列接
続された他方のトランジスタをオンに切り替えることができるようになる前に、
確実にオフにされることになる。
【００１８】 電荷ポンプの動作は以下のように記述することができる。ノード４０は仮想接
地であり、したがって電荷ポンプは本質的に、接地接続との間のポンピングであ
る。まずｎ形チャネル・トランジスタＭ４からＭ７までを考察すると、ＡとＢが
両方ともローの時、Ａ（バー）とＢ（バー）はハイになり、トランジスタＭ６お
よびＭ７をオンに切り替えることになる。これによってコンデンサＣＰ１は放電
する。次いで、ＡとＢが両方ともハイになると、トランジスタＭ６およびＭ７は
オフに切り替えられ、トランジスタＭ４およびＭ５がオンに切り替えられること
になる。ノード４０が仮想接地のままであることになるため、コンデンサＣＰ１
はＣＰ１*ＶＲＥＦに等しい電荷をノード４０に与えることになる。信号Ａおよ びＢがハイになって電荷をコンデンサＣＰ１からノード４０にダンプする時もま
た、トランジスタＭ１０およびＭ１１がオンになり、コンデンサＣＰ２を放電す
ることになる。次いで、信号ＡおよびＢが再びローになると、トランジスタＭ１
０およびＭ１１はオフに切り替えられ、トランジスタＭ８およびＭ９はオンに切
り替えられ、それによってコンデンサＣＰ２はＣＰ２*ＶＲＥＦに等しい電荷を ノード４０にダンプし、したがってインターリーブによる電荷ポンピングを実現
することになる。同時に、トランジスタＭ４およびＭ５はオフに切り替えられ、
トランジスタＭ６およびＭ７はオンに切り替えられ、コンデンサＣＰ１を再び放
電することになる。この正味の効果は、信号ＡおよびＢがローからハイになる時
にはコンデンサＣＰ１から、信号ＡおよびＢがハイからローになる時にはコンデ
ンサＣＰ２から、電荷がノード４０にポンピングされることである。
地であり、したがって電荷ポンプは本質的に、接地接続との間のポンピングであ
る。まずｎ形チャネル・トランジスタＭ４からＭ７までを考察すると、ＡとＢが
両方ともローの時、Ａ（バー）とＢ（バー）はハイになり、トランジスタＭ６お
よびＭ７をオンに切り替えることになる。これによってコンデンサＣＰ１は放電
する。次いで、ＡとＢが両方ともハイになると、トランジスタＭ６およびＭ７は
オフに切り替えられ、トランジスタＭ４およびＭ５がオンに切り替えられること
になる。ノード４０が仮想接地のままであることになるため、コンデンサＣＰ１
はＣＰ１*ＶＲＥＦに等しい電荷をノード４０に与えることになる。信号Ａおよ びＢがハイになって電荷をコンデンサＣＰ１からノード４０にダンプする時もま
た、トランジスタＭ１０およびＭ１１がオンになり、コンデンサＣＰ２を放電す
ることになる。次いで、信号ＡおよびＢが再びローになると、トランジスタＭ１
０およびＭ１１はオフに切り替えられ、トランジスタＭ８およびＭ９はオンに切
り替えられ、それによってコンデンサＣＰ２はＣＰ２*ＶＲＥＦに等しい電荷を ノード４０にダンプし、したがってインターリーブによる電荷ポンピングを実現
することになる。同時に、トランジスタＭ４およびＭ５はオフに切り替えられ、
トランジスタＭ６およびＭ７はオンに切り替えられ、コンデンサＣＰ１を再び放
電することになる。この正味の効果は、信号ＡおよびＢがローからハイになる時
にはコンデンサＣＰ１から、信号ＡおよびＢがハイからローになる時にはコンデ
ンサＣＰ２から、電荷がノード４０にポンピングされることである。
【００１９】 電荷は、まずトランジスタＭ５およびＭ６を（Ａをローに、Ｂをハイに）調節
してＶＲＥＦへのコンデンサＣＰ１を充電し、次いでトランジスタＭ６およびＭ
５をオフに切り替え、トランジスタＭ４およびＭ７を（Ａをハイに、Ｂをローに
）オンに切り替えて、ノード４０から電荷を引き抜いてコンデンサＣＰ１へ放電
することによって、ノード４０からポンピングすることができる（コンデンサの
一端はこの時回路接地に連結され、もう一端はこの時仮想接地に連結されている
）。これによって、ＣＰ１*ＶＲＥＦに等しい電荷がノード４０から抜き取られ る。ハイのＡ信号とローのＢ信号の組合せはまた、トランジスタＭ９およびＭ１
０をオンに切り替えてコンデンサＣＰ２をＶＲＥＦに充電し、続いてＢをハイに
、Ａをローに変化させることによってトランジスタＭ９およびＭ１０をオフに切
り替え、トランジスタＭ８およびＭ１１をオンに切り替えて、ＣＰ２*ＶＲＥＦ に等しい電荷をノード４０から抜き取る。この場合の正味の効果は、信号がロー
のＡおよびハイのＢからハイのＡおよびローのＢになる時には、コンデンサＣＰ
１によってノード４０から電荷がポンピングされ、信号がハイのＡおよびローの
ＢからローのＡおよびハイのＢになる時には、コンデンサＣＰ２によってノード
４０から電荷がポンピングされることである。したがって、ノード４０に電流を
与えるか、ノード４０から電流を与えるかのいずれかの時、２つの電荷ポンプが
インターリーブされ、いずれの場合でも、２つの連続するチャージ・ポンピング
・サイクル中に与えられる電流は（ＣＰ１＋ＣＰ２）*ＶＲＥＦの大きさを有す る。電荷ポンピングが固定の周波数Ｆで継続する場合、対応する電流はＶＲＥＦ * Ｆ*（ＣＰ１＋ＣＰ２）／２となり、この場合Ｆは、インターリーブによるポン
ピング・サイクルの各サイクルの周波数である（インターリーブによるサイクル
の対の場合はＶＲＥＦ*Ｆ*（ＣＰ１＋ＣＰ２）となる）。
してＶＲＥＦへのコンデンサＣＰ１を充電し、次いでトランジスタＭ６およびＭ
５をオフに切り替え、トランジスタＭ４およびＭ７を（Ａをハイに、Ｂをローに
）オンに切り替えて、ノード４０から電荷を引き抜いてコンデンサＣＰ１へ放電
することによって、ノード４０からポンピングすることができる（コンデンサの
一端はこの時回路接地に連結され、もう一端はこの時仮想接地に連結されている
）。これによって、ＣＰ１*ＶＲＥＦに等しい電荷がノード４０から抜き取られ る。ハイのＡ信号とローのＢ信号の組合せはまた、トランジスタＭ９およびＭ１
０をオンに切り替えてコンデンサＣＰ２をＶＲＥＦに充電し、続いてＢをハイに
、Ａをローに変化させることによってトランジスタＭ９およびＭ１０をオフに切
り替え、トランジスタＭ８およびＭ１１をオンに切り替えて、ＣＰ２*ＶＲＥＦ に等しい電荷をノード４０から抜き取る。この場合の正味の効果は、信号がロー
のＡおよびハイのＢからハイのＡおよびローのＢになる時には、コンデンサＣＰ
１によってノード４０から電荷がポンピングされ、信号がハイのＡおよびローの
ＢからローのＡおよびハイのＢになる時には、コンデンサＣＰ２によってノード
４０から電荷がポンピングされることである。したがって、ノード４０に電流を
与えるか、ノード４０から電流を与えるかのいずれかの時、２つの電荷ポンプが
インターリーブされ、いずれの場合でも、２つの連続するチャージ・ポンピング
・サイクル中に与えられる電流は（ＣＰ１＋ＣＰ２）*ＶＲＥＦの大きさを有す る。電荷ポンピングが固定の周波数Ｆで継続する場合、対応する電流はＶＲＥＦ * Ｆ*（ＣＰ１＋ＣＰ２）／２となり、この場合Ｆは、インターリーブによるポン
ピング・サイクルの各サイクルの周波数である（インターリーブによるサイクル
の対の場合はＶＲＥＦ*Ｆ*（ＣＰ１＋ＣＰ２）となる）。
【００２０】 今述べた、インターリーブされた電荷ポンプ内では、電荷ポンピング・コンデ
ンサＣＰ１またはＣＰ２のうちの１つはポンピング方向の即座の反転に備えた状
態であることになる。図６のノード４０に電流をポンピングするシーケンスを例
によって考察する。このシーケンスでは、ＡとＢが両方ともハイか、ＡとＢが両
方ともローかのどちらかである。信号ＡおよびＢが両方ともハイの時、コンデン
サＣＰ１は、トランジスタＭ５およびトランジスタＭ４を通してＶＲＥＦから充
電され、充電電流はトランジスタＭ５、コンデンサＣＰ１、トランジスタＭ４を
通ってノード４０に流れる。この時、電荷ポンピングの方向が反転される場合は
、信号Ａはハイのままで信号Ｂがローにドライブされ、トランジスタＭ４はオン
のままにされ、次にトランジスタＭ５がオフに切り替えられ、トランジスタＭ７
がオンに切り替えられることになる。これによって、コンデンサＣＰ１がすぐに
再び放電され、すぐ前のサイクル中にノード４０にダンプされた電荷がノード４
０から除去される。これは一例に過ぎないが、どのコンデンサがポンピング・サ
イクルを完了したかに関わらず、かつ、ポンピング・サイクルがノード４０への
電荷のポンピングであったか、ノード４０からの電荷のポンピングであったかに
関わらず、そのコンデンサに要求があればすぐに逆方向にポンピングする用意が
あり、他方のコンデンサは、充電ポンピング方向の反転に従って要求されたよう
に、次のサイクルでノード４０にまたはノード４０から電荷をポンピングする用
意をしておくために、第１の反転サイクル中に充電または放電されることになる
ことが分かる。
ンサＣＰ１またはＣＰ２のうちの１つはポンピング方向の即座の反転に備えた状
態であることになる。図６のノード４０に電流をポンピングするシーケンスを例
によって考察する。このシーケンスでは、ＡとＢが両方ともハイか、ＡとＢが両
方ともローかのどちらかである。信号ＡおよびＢが両方ともハイの時、コンデン
サＣＰ１は、トランジスタＭ５およびトランジスタＭ４を通してＶＲＥＦから充
電され、充電電流はトランジスタＭ５、コンデンサＣＰ１、トランジスタＭ４を
通ってノード４０に流れる。この時、電荷ポンピングの方向が反転される場合は
、信号Ａはハイのままで信号Ｂがローにドライブされ、トランジスタＭ４はオン
のままにされ、次にトランジスタＭ５がオフに切り替えられ、トランジスタＭ７
がオンに切り替えられることになる。これによって、コンデンサＣＰ１がすぐに
再び放電され、すぐ前のサイクル中にノード４０にダンプされた電荷がノード４
０から除去される。これは一例に過ぎないが、どのコンデンサがポンピング・サ
イクルを完了したかに関わらず、かつ、ポンピング・サイクルがノード４０への
電荷のポンピングであったか、ノード４０からの電荷のポンピングであったかに
関わらず、そのコンデンサに要求があればすぐに逆方向にポンピングする用意が
あり、他方のコンデンサは、充電ポンピング方向の反転に従って要求されたよう
に、次のサイクルでノード４０にまたはノード４０から電荷をポンピングする用
意をしておくために、第１の反転サイクル中に充電または放電されることになる
ことが分かる。
【００２１】 これは、１サイクルおきに電荷ポンピングし、インターリーブされたサイクル
内で所望のポンピングのためにコンデンサを設定することを交替する単一スイッ
チ・コンデンサの電荷ポンプと比較すべきである。この場合、１つのポンピング
・サイクルの完了時に、続いて同一方向でポンピングを継続するのに適するよう
にコンデンサの電荷が再設定されるが、この時に電荷ポンプの方向の反転を行う
には、反転方向の電荷ポンプの動作が実際に実行できるようになる前にコンデン
サの電荷を反転方向のポンピングに適するように再設定するために、さらに１サ
イクル時間が必要となる。図７に、信号ＡおよびＢの完全な状態図と、本発明の
好ましい実施形態における電荷ポンピングを示す。
内で所望のポンピングのためにコンデンサを設定することを交替する単一スイッ
チ・コンデンサの電荷ポンプと比較すべきである。この場合、１つのポンピング
・サイクルの完了時に、続いて同一方向でポンピングを継続するのに適するよう
にコンデンサの電荷が再設定されるが、この時に電荷ポンプの方向の反転を行う
には、反転方向の電荷ポンプの動作が実際に実行できるようになる前にコンデン
サの電荷を反転方向のポンピングに適するように再設定するために、さらに１サ
イクル時間が必要となる。図７に、信号ＡおよびＢの完全な状態図と、本発明の
好ましい実施形態における電荷ポンピングを示す。
【００２２】 好ましい実施形態では、コンデンサＣＰ１とＣＰ２は整合され、個々のポンピ
ング・サイクルのそれぞれは感知ウィンドウの約３分の２となる。別の言い方で
は、チョッパ安定化増幅器２６の出力範囲は１ボルトから２ボルトまでである。
好ましい実施形態では、各ポンピング・サイクルで、ノード４０に、またはノー
ド４０からポンピングされる電荷（ＣＰ１*ＶＲＥＦまたはＣＰ２*ＶＲＥＦ）は
結果的に、１ボルトのウィンドウの約３分の２、または１ボルトの３分の２の、
積分コンデンサＣＩＮＴ上の対応する電荷となる。
ング・サイクルのそれぞれは感知ウィンドウの約３分の２となる。別の言い方で
は、チョッパ安定化増幅器２６の出力範囲は１ボルトから２ボルトまでである。
好ましい実施形態では、各ポンピング・サイクルで、ノード４０に、またはノー
ド４０からポンピングされる電荷（ＣＰ１*ＶＲＥＦまたはＣＰ２*ＶＲＥＦ）は
結果的に、１ボルトのウィンドウの約３分の２、または１ボルトの３分の２の、
積分コンデンサＣＩＮＴ上の対応する電荷となる。
【００２３】 図８を参照すると、本発明の好ましい実施形態の電圧−周波数変換器における
典型的な波形を見ることができる。最上部の曲線は、図１の電圧−周波数変換器
２４のＣＳ＋入力端子への例示的な入力であり、当然ＣＳ−または回路接地端子
２０に対するものである。この例示的な波形は、時間Ｔ０とＴ１の間の安定した
電池充電電流ＩＢＡＴＴを表し、その後に時間Ｔ１とＴ２の間のほぼ等しい正味
の放電電流と、時間Ｔ２とＴ３の間のより大きな放電電流とが続き、再び時間Ｔ
３とＴ４の間の低減された放電電流と、時間Ｔ４とＴ５の間の充電電流へ戻り、
時間Ｔ５とＴ６の間の正味の放電電流に戻り、その後にほぼゼロの電池電流が続
く。時間Ｔ０における電荷ポンプ論理７０（図６）の状態は、図８のより低い電
力に見られるように、回路の以前の履歴に従って、ハイのＢ信号とハイまたはロ
ーのＡ信号を伴うことになる。図８の第２の曲線は、チョッパ安定化増幅器２６
ＶＩＮＴの出力２２（図６参照）を表す。時間期間Ｔ０からＴ１までの間の正の
電圧ＣＳ＋は積分器の出力に下向きの傾斜を生み出し、比較ウィンドウの１ボル
トのより低い限界に達した時にコンパレータ３０をトリガする。これによってコ
ンパレータ３０の出力がハイにトリガされ、回路の出力（図６）および電荷ポン
プ論理７０に電荷パルスＣＨＧが与えられて、電荷ポンプ論理の出力中の電荷が
Ａ＝１すなわちハイ、Ｂ＝０すなわちローの状態にトリガされる。すでに見たよ
うに、これによって、ＣＰＩ*ＶＲＥＦに等しい電荷が図６のノード４０から抜 き取られ、これは前述のように、好ましい実施形態では積分器の出力の約３分の
２のボルトに等しい。次いで、積分器の出力は再び下向きに傾斜し、再びコンパ
レータ３０をトリガし、それによって、追加の出力パルスを引き起こし、電荷ポ
ンプ論理７０をＡがローでＢがハイである状態にトリガし、今度はＣＰ２*ＶＲ ＥＦに等しい電荷をノード４０から抜き取る。充電電流が一定に保たれる限り、
ＣＰ１とＣＰ２のコンデンサを交互に使用してノード４０から電荷をポンピング
し、充電電流に比例する周波数を有するパルス列ＣＨＧを生成することで、図８
に示されるように、積分器の出力における鋸歯の波形が生成されることになる。
典型的な波形を見ることができる。最上部の曲線は、図１の電圧−周波数変換器
２４のＣＳ＋入力端子への例示的な入力であり、当然ＣＳ−または回路接地端子
２０に対するものである。この例示的な波形は、時間Ｔ０とＴ１の間の安定した
電池充電電流ＩＢＡＴＴを表し、その後に時間Ｔ１とＴ２の間のほぼ等しい正味
の放電電流と、時間Ｔ２とＴ３の間のより大きな放電電流とが続き、再び時間Ｔ
３とＴ４の間の低減された放電電流と、時間Ｔ４とＴ５の間の充電電流へ戻り、
時間Ｔ５とＴ６の間の正味の放電電流に戻り、その後にほぼゼロの電池電流が続
く。時間Ｔ０における電荷ポンプ論理７０（図６）の状態は、図８のより低い電
力に見られるように、回路の以前の履歴に従って、ハイのＢ信号とハイまたはロ
ーのＡ信号を伴うことになる。図８の第２の曲線は、チョッパ安定化増幅器２６
ＶＩＮＴの出力２２（図６参照）を表す。時間期間Ｔ０からＴ１までの間の正の
電圧ＣＳ＋は積分器の出力に下向きの傾斜を生み出し、比較ウィンドウの１ボル
トのより低い限界に達した時にコンパレータ３０をトリガする。これによってコ
ンパレータ３０の出力がハイにトリガされ、回路の出力（図６）および電荷ポン
プ論理７０に電荷パルスＣＨＧが与えられて、電荷ポンプ論理の出力中の電荷が
Ａ＝１すなわちハイ、Ｂ＝０すなわちローの状態にトリガされる。すでに見たよ
うに、これによって、ＣＰＩ*ＶＲＥＦに等しい電荷が図６のノード４０から抜 き取られ、これは前述のように、好ましい実施形態では積分器の出力の約３分の
２のボルトに等しい。次いで、積分器の出力は再び下向きに傾斜し、再びコンパ
レータ３０をトリガし、それによって、追加の出力パルスを引き起こし、電荷ポ
ンプ論理７０をＡがローでＢがハイである状態にトリガし、今度はＣＰ２*ＶＲ ＥＦに等しい電荷をノード４０から抜き取る。充電電流が一定に保たれる限り、
ＣＰ１とＣＰ２のコンデンサを交互に使用してノード４０から電荷をポンピング
し、充電電流に比例する周波数を有するパルス列ＣＨＧを生成することで、図８
に示されるように、積分器の出力における鋸歯の波形が生成されることになる。
【００２４】 時間Ｔ１で、充電電流は時間Ｔ１からＴ２までの正味の放電電流に変化した。
これによって、積分器の出力における鋸歯の波形が反転し、コンパレータ２８が
鋸歯の各頂点でトリガーされ、出力パルスＤＳＧを与え、かつ、信号ＡとＢをＡ
ハイ、Ｂローの状態から両方ともハイの状態に電荷ポンプ論理をトリガする。放
電信号ＤＳＧは、鋸歯の傾斜部の各頂点でハイにパルス変更して、出力パルスＤ
ＳＧを与え、かつ、ＡとＢの信号の両方がハイの状態からＡとＢの両方がローの
状態に、またはＡとＢの両方がローの状態からＡとＢの両方がハイの状態に、場
合に応じてＡとＢの信号の状態を電荷ポンプ論理７０が変更するようにトリガす
る。例示によって分かるように、Ｔ１とＴ４の間の時間に、出力信号ＤＳＧのパ
ルスの周波数は入力電圧Ｖcs+の負の値の振幅に正比例し、したがって、電池の 放電電流と正比例する。
これによって、積分器の出力における鋸歯の波形が反転し、コンパレータ２８が
鋸歯の各頂点でトリガーされ、出力パルスＤＳＧを与え、かつ、信号ＡとＢをＡ
ハイ、Ｂローの状態から両方ともハイの状態に電荷ポンプ論理をトリガする。放
電信号ＤＳＧは、鋸歯の傾斜部の各頂点でハイにパルス変更して、出力パルスＤ
ＳＧを与え、かつ、ＡとＢの信号の両方がハイの状態からＡとＢの両方がローの
状態に、またはＡとＢの両方がローの状態からＡとＢの両方がハイの状態に、場
合に応じてＡとＢの信号の状態を電荷ポンプ論理７０が変更するようにトリガす
る。例示によって分かるように、Ｔ１とＴ４の間の時間に、出力信号ＤＳＧのパ
ルスの周波数は入力電圧Ｖcs+の負の値の振幅に正比例し、したがって、電池の 放電電流と正比例する。
【００２５】 これまでの図８の説明中で、時間Ｔ１における信号ＡおよびＢの状態は、たま
たまＡ＝１およびＢ＝０としていることに留意されたい。前の状態Ａ＝０および
Ｂ＝１からこの状態への変化により、ＣＰ１*ＶＲＥＦに等しい電荷がノード４ ０から抜き取られた。時間Ｔ１で充電電流が放電電流に変化すると、続く最初の
コンパレータ２８のトリガにおける信号状態の変化はＡ＝１およびＢ＝０からＡ
＝１およびＢ＝１であった。これは、電荷ポンピング方向の反転中にＣＰ１*Ｖ ＲＥＦに等しい電流をノード４０にダンプする効果があった。時間Ｔ１における
信号ＡおよびＢの状態がＡ＝０およびＢ＝１であった場合は、コンパレータ２８
から出力される最初の放電パルスＤＳＧは、信号ＡおよびＢの状態をＡ＝１およ
びＢ＝１ではなくてＡ＝０およびＢ＝０に変化させたであろう。どちらの場合で
も、電荷ポンプの方向が反転した後の最初の電荷ポンプのサイクルは、反転前の
最後の電荷ポンプのサイクルでなされるのと同じコンバータの同じ電荷のポンピ
ングとなることに留意すべきである。これは、２つのインターリーブされた電荷
ポンプが使用されても、コンデンサＣＰ１またはＣＰ２のいずれかによる正味の
ポンピング・サイクル数が、回路の動作時間の長さに関係なく、複数のサイクル
による他のコンデンサによる正味の充電サイクル数と異なることがありえないと
いう利点を有する。したがって、集積回路の成形技術によって形成されたコンデ
ンサＣＰ１およびＣＰ２は完全に整合されないこともあるが、その不整合が周波
数変換に対する電圧の累積誤差に至ることはありえない。
たまＡ＝１およびＢ＝０としていることに留意されたい。前の状態Ａ＝０および
Ｂ＝１からこの状態への変化により、ＣＰ１*ＶＲＥＦに等しい電荷がノード４ ０から抜き取られた。時間Ｔ１で充電電流が放電電流に変化すると、続く最初の
コンパレータ２８のトリガにおける信号状態の変化はＡ＝１およびＢ＝０からＡ
＝１およびＢ＝１であった。これは、電荷ポンピング方向の反転中にＣＰ１*Ｖ ＲＥＦに等しい電流をノード４０にダンプする効果があった。時間Ｔ１における
信号ＡおよびＢの状態がＡ＝０およびＢ＝１であった場合は、コンパレータ２８
から出力される最初の放電パルスＤＳＧは、信号ＡおよびＢの状態をＡ＝１およ
びＢ＝１ではなくてＡ＝０およびＢ＝０に変化させたであろう。どちらの場合で
も、電荷ポンプの方向が反転した後の最初の電荷ポンプのサイクルは、反転前の
最後の電荷ポンプのサイクルでなされるのと同じコンバータの同じ電荷のポンピ
ングとなることに留意すべきである。これは、２つのインターリーブされた電荷
ポンプが使用されても、コンデンサＣＰ１またはＣＰ２のいずれかによる正味の
ポンピング・サイクル数が、回路の動作時間の長さに関係なく、複数のサイクル
による他のコンデンサによる正味の充電サイクル数と異なることがありえないと
いう利点を有する。したがって、集積回路の成形技術によって形成されたコンデ
ンサＣＰ１およびＣＰ２は完全に整合されないこともあるが、その不整合が周波
数変換に対する電圧の累積誤差に至ることはありえない。
【００２６】 再び図８を参照すると、時間Ｔ６で、電圧ＶＣＳ＋がゼロに戻ってそこに留ま
るのが示されており、これは電池がもはや充電も放電もされていないことを示し
ている。したがって、積分器ＶＩＮＴの出力は、時間Ｔ６におけるその値で一定
となり、コンパレータ２８も３０も、それ以後トリガされないことになる。した
がって、いずれかの時間にわたるＣＨＧのパルスの周波数は、その時間にわたる
電池の充電率を示し、いずれかの時間にわたるＤＳＧのパルスの周波数は、その
時間にわたる電池の放電率を示す。アップダウン・カウンタの使用によって、充
電パルスＣＨＧの数と放電パルスＤＳＧの数との正味の差を容易に蓄積すること
ができ、それによって、いずれかの時間にわたる電池への正味の電荷、または電
池からの正味の電荷を決定して、電池の充電状態の指示をいつでも与えることが
できる。
るのが示されており、これは電池がもはや充電も放電もされていないことを示し
ている。したがって、積分器ＶＩＮＴの出力は、時間Ｔ６におけるその値で一定
となり、コンパレータ２８も３０も、それ以後トリガされないことになる。した
がって、いずれかの時間にわたるＣＨＧのパルスの周波数は、その時間にわたる
電池の充電率を示し、いずれかの時間にわたるＤＳＧのパルスの周波数は、その
時間にわたる電池の放電率を示す。アップダウン・カウンタの使用によって、充
電パルスＣＨＧの数と放電パルスＤＳＧの数との正味の差を容易に蓄積すること
ができ、それによって、いずれかの時間にわたる電池への正味の電荷、または電
池からの正味の電荷を決定して、電池の充電状態の指示をいつでも与えることが
できる。
【００２７】 図８を参照することによって、電池の充電電流または放電電流が、電池の充電
電流および負荷が変化するのに伴って急速に変化することもあるが、積分器の出
力は、各電荷ポンピング・サイクル中だけで急速に変化し、さらに、コンパレー
タの感知ウィンドウよりも小さく変化することに留意されたい。このようなため
に、電荷ポンピング・サイクルの開始時に、電荷ポンピング・サイクルが、後続
の電荷ポンプのサイクルがいずれかの方向で開始できるようになる前に完全に完
了されることを保証できる。また、図８の充電電流および放電電流は、様々な負
荷のオンとオフの切り替えによって起こるように、急速に変化するように示して
あるが、電圧−周波数変換器は、すでに示した段階的変化だけでなく、ゆっくり
変動する電池電流にも同様に正確に応答するため、当然この回路はそのような応
用に限定されるものではない。
電流および負荷が変化するのに伴って急速に変化することもあるが、積分器の出
力は、各電荷ポンピング・サイクル中だけで急速に変化し、さらに、コンパレー
タの感知ウィンドウよりも小さく変化することに留意されたい。このようなため
に、電荷ポンピング・サイクルの開始時に、電荷ポンピング・サイクルが、後続
の電荷ポンプのサイクルがいずれかの方向で開始できるようになる前に完全に完
了されることを保証できる。また、図８の充電電流および放電電流は、様々な負
荷のオンとオフの切り替えによって起こるように、急速に変化するように示して
あるが、電圧−周波数変換器は、すでに示した段階的変化だけでなく、ゆっくり
変動する電池電流にも同様に正確に応答するため、当然この回路はそのような応
用に限定されるものではない。
【００２８】 本発明は、センス抵抗器を通る電流の方向に関係なく、その一端が回路接地に
接続されたセンス抵抗器の両端間の電圧を感知するために、接地の上と下の両方
において低電圧で感知する電圧−周波数変換器を提供する。積分器にチョッパ安
定化増幅器を使用することにより、普通の集積回路の増幅器によって通常得られ
るよりもずっと低いオフセットを有する増幅器が実現する。さらに、インターリ
ーブされた電荷ポンプの使用によって、単一電荷ポンプの単一コンデンサが追加
のタイミング回路によって再設定される必要が回避され、電源電流の節約が可能
である。また、インターリーブされた電荷ポンプには、正の入力から負の入力に
変化する時にインターリーブ方式によって最小の追加アナログ回路が必要なだけ
で済む利点があり、これもまた供給電流の節約をもたらす。本発明は、積分チョ
ッパ安定化増幅器への入力における全てのオフセットおよび漏れの誤差を集約す
る、さらなる利点を有し、これはより高性能な設計に寄与する。
接続されたセンス抵抗器の両端間の電圧を感知するために、接地の上と下の両方
において低電圧で感知する電圧−周波数変換器を提供する。積分器にチョッパ安
定化増幅器を使用することにより、普通の集積回路の増幅器によって通常得られ
るよりもずっと低いオフセットを有する増幅器が実現する。さらに、インターリ
ーブされた電荷ポンプの使用によって、単一電荷ポンプの単一コンデンサが追加
のタイミング回路によって再設定される必要が回避され、電源電流の節約が可能
である。また、インターリーブされた電荷ポンプには、正の入力から負の入力に
変化する時にインターリーブ方式によって最小の追加アナログ回路が必要なだけ
で済む利点があり、これもまた供給電流の節約をもたらす。本発明は、積分チョ
ッパ安定化増幅器への入力における全てのオフセットおよび漏れの誤差を集約す
る、さらなる利点を有し、これはより高性能な設計に寄与する。
【００２９】 以上ある例示的な実施形態について詳細に説明し、添付の図面に図示したが、
そのような実施形態はこの広い発明を例示するものにすぎず制限するものではな
いこと、および当業者なら他の様々な変更形態を思い付くであろうから、本発明
は図示し説明した特定の構成および構造に限定されるものではないことを理解さ
れたい。
そのような実施形態はこの広い発明を例示するものにすぎず制限するものではな
いこと、および当業者なら他の様々な変更形態を思い付くであろうから、本発明
は図示し説明した特定の構成および構造に限定されるものではないことを理解さ
れたい。
【図１】 本発明の電圧−周波数変換器を示すブロック図である。
【図２】 本発明で使用できるチョッパ安定化増幅器に対する基本的なブロ
ック図である。
ック図である。
【図３】 修正した図２のチョッパ安定化増幅器を示す図である。
【図４】 ヌル化増幅器およびオフセット増幅器を共用する図２のチョッパ
安定化増幅器の回路の実施形態を示す図である。
安定化増幅器の回路の実施形態を示す図である。
【図５】 図４の回路の実施形態に似ているが補償デバイスをさらに備えた
回路の実施形態を示す図である。
回路の実施形態を示す図である。
【図６】 図１に似ているが、インターリーブされた双方向電荷ポンプをよ
り詳細に示す図である。
り詳細に示す図である。
【図７】 インターリーブされた電荷ポンプ制御信号ＡおよびＢに対する完
全な状態図である。
全な状態図である。
【図８】 本発明の好ましい実施形態の電圧−周波数変換器における典型的
な波形を示す図である。
な波形を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年４月１７日（２０００．４．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】 次に図２を参照すると、本発明で使用できるチョッパ安定化増幅器の基本的な
ブロック図を見ることができる。この図では、チョッパ安定化増幅器２６は、主
増幅器４２およびヌル増幅器４４からなる。主増幅器４２は、その負の入力とし
て線４０上の電圧と、その正の入力として加算点４８の出力とを有する。加算点
４８への入力は、正の入力線５０上の電圧とオフセット補償コンデンサＣＯＦＳ
の両端間の電圧５２である。主増幅器の出力２２は、図１のチョッパ安定化差動
増幅器２６全体の出力である。ヌル増幅器４４は、その正の入力としてスイッチ
ＮＵＬＬを通した線４０上の電圧か、スイッチＯＦＳを通した線５０上の電圧の
いずれかである。これは、これら２つのスイッチのどちらがその時に閉じられる
場合があるかによって決まる。ヌル増幅器への負の入力は、第２の加算点５４の
出力である。加算点５４への入力は、線４０上の負の入力電圧、および、ヌル化
コンデンサＣＮＵＬＬの両端間の電圧と等しい、線５６上の電圧である。同じく
ＮＵＬＬとラベル付けされた第２のスイッチは、ヌル増幅器の出力をコンデンサ
ＣＮＵＬＬに結合させ、ＯＦＳとラベル付けされる第２のオフセット・スイッチ
は、ヌル増幅器４４の出力をオフセット補償コンデンサＣＯＦＳに接続させる。
２つのＮＵＬＬスイッチは、この２つが一致して動作するのが好ましいために共
通のラベリングを有し、オフセット補償スイッチＯＦＳもまた同様である。
ブロック図を見ることができる。この図では、チョッパ安定化増幅器２６は、主
増幅器４２およびヌル増幅器４４からなる。主増幅器４２は、その負の入力とし
て線４０上の電圧と、その正の入力として加算点４８の出力とを有する。加算点
４８への入力は、正の入力線５０上の電圧とオフセット補償コンデンサＣＯＦＳ
の両端間の電圧５２である。主増幅器の出力２２は、図１のチョッパ安定化差動
増幅器２６全体の出力である。ヌル増幅器４４は、その正の入力としてスイッチ
ＮＵＬＬを通した線４０上の電圧か、スイッチＯＦＳを通した線５０上の電圧の
いずれかである。これは、これら２つのスイッチのどちらがその時に閉じられる
場合があるかによって決まる。ヌル増幅器への負の入力は、第２の加算点５４の
出力である。加算点５４への入力は、線４０上の負の入力電圧、および、ヌル化
コンデンサＣＮＵＬＬの両端間の電圧と等しい、線５６上の電圧である。同じく
ＮＵＬＬとラベル付けされた第２のスイッチは、ヌル増幅器の出力をコンデンサ
ＣＮＵＬＬに結合させ、ＯＦＳとラベル付けされる第２のオフセット・スイッチ
は、ヌル増幅器４４の出力をオフセット補償コンデンサＣＯＦＳに接続させる。
２つのＮＵＬＬスイッチは、この２つが一致して動作するのが好ましいために共
通のラベリングを有し、オフセット補償スイッチＯＦＳもまた同様である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】 動作中に回路は、好ましくは比較的高速で、ヌル化モードとオフセット補償モ
ードとの間を交替する。ヌル化モードの間、ＮＵＬＬスイッチは閉じられる。こ
れにより、線４０と６０が共に一時的に短絡され、それらの間の電圧がゼロにな
る。ヌル増幅器、Ｃｎｕｌｌ、および加算接合部５４を含む帰還ループが加算接
合部の出力をサーボし、その出力がヌル増幅器の内部入力オフセット電圧を取り
消す。この取消しの量は、この帰還ループの開ループ利得によって、その元の値
のＡから１／Ａまでに制限される。
ードとの間を交替する。ヌル化モードの間、ＮＵＬＬスイッチは閉じられる。こ
れにより、線４０と６０が共に一時的に短絡され、それらの間の電圧がゼロにな
る。ヌル増幅器、Ｃｎｕｌｌ、および加算接合部５４を含む帰還ループが加算接
合部の出力をサーボし、その出力がヌル増幅器の内部入力オフセット電圧を取り
消す。この取消しの量は、この帰還ループの開ループ利得によって、その元の値
のＡから１／Ａまでに制限される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】 各ヌル化サイクルの後、ヌル・スイッチＮＵＬＬが開かれ、次いでオフセット
補償スイッチＯＦＳが閉じられる。この状況では、ヌル増幅器４４は、それ自体
のオフセットがゼロにされており、オフセット補償コンデンサＣＯＦＳを充電す
るために、Ａの利得によって線５０および４０の両端間の差動電圧を増幅する。
補償スイッチＯＦＳが閉じられる。この状況では、ヌル増幅器４４は、それ自体
のオフセットがゼロにされており、オフセット補償コンデンサＣＯＦＳを充電す
るために、Ａの利得によって線５０および４０の両端間の差動電圧を増幅する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】 さしあたり、どんなオフセット訂正もない場合の図２の主増幅器４２の特徴を
考察する。増幅器４２が実質的な利得を有し、帰還回路と共に使用されるため（
図１）、線５０と４０の間の差動電圧の主なソースは増幅器の入力オフセットで
あることになり、増幅器に入力される実際の差分信号は、増幅器の利得によって
除算された増幅器出力でしかない。したがって、線５０と４０の間の差動電圧が
感知でき、主増幅器のオフセットのほとんどを補償するために、対応するオフセ
ット電圧が主増幅器４２の１つの入力に加えられる。オフセット取消しモードで
は、主増幅器とヌル化増幅器とは加算点４８によって直列に接続され、増幅器全
体の利得は、主増幅器とヌル化増幅器の開ループ利得の積である。ヌル化増幅器
は直列における第１の増幅器であり、その入力オフセット電圧は、増幅器全体の
入力オフセット電圧を決定することになる。ヌル化増幅器の入力オフセット電圧
がヌル化段階で１／Ａに低減され、Ｃｎｕｌｌに蓄積されたために、複合増幅器
の入力オフセット電圧は非常に低い。ヌル化モードに戻ると、主増幅器のオフセ
ット取消しはＣｏｆｓに蓄電され、複合増幅器の入力オフセット電圧はやはり非
常に低い。
考察する。増幅器４２が実質的な利得を有し、帰還回路と共に使用されるため（
図１）、線５０と４０の間の差動電圧の主なソースは増幅器の入力オフセットで
あることになり、増幅器に入力される実際の差分信号は、増幅器の利得によって
除算された増幅器出力でしかない。したがって、線５０と４０の間の差動電圧が
感知でき、主増幅器のオフセットのほとんどを補償するために、対応するオフセ
ット電圧が主増幅器４２の１つの入力に加えられる。オフセット取消しモードで
は、主増幅器とヌル化増幅器とは加算点４８によって直列に接続され、増幅器全
体の利得は、主増幅器とヌル化増幅器の開ループ利得の積である。ヌル化増幅器
は直列における第１の増幅器であり、その入力オフセット電圧は、増幅器全体の
入力オフセット電圧を決定することになる。ヌル化増幅器の入力オフセット電圧
がヌル化段階で１／Ａに低減され、Ｃｎｕｌｌに蓄積されたために、複合増幅器
の入力オフセット電圧は非常に低い。ヌル化モードに戻ると、主増幅器のオフセ
ット取消しはＣｏｆｓに蓄電され、複合増幅器の入力オフセット電圧はやはり非
常に低い。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 次に図３を参照すると、図２をわずかに修正した図を見ることができる。具体
的には、図３は、主増幅器４２に対する負の入力が負の入力線４０に結合される
のではなくて、ヌル化増幅器４４の負の入力と共通するように接続されていると
いう点を除けば、図２と同じである。これは図２の回路に勝る、ある種の利点を
有する。具体的には、ＣＮＵＬＬおよびＣＯＦＳ上の同相オフセットが拒否され
ることである。また、スイッチからの電荷の注入および漏れも一次のオーダーま
でに取り消されることである。
的には、図３は、主増幅器４２に対する負の入力が負の入力線４０に結合される
のではなくて、ヌル化増幅器４４の負の入力と共通するように接続されていると
いう点を除けば、図２と同じである。これは図２の回路に勝る、ある種の利点を
有する。具体的には、ＣＮＵＬＬおよびＣＯＦＳ上の同相オフセットが拒否され
ることである。また、スイッチからの電荷の注入および漏れも一次のオーダーま
でに取り消されることである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】 次に図６を参照すると、図１に似ているが、インターリーブされた双方向電荷
ポンプをより詳細に示す図を見ることができる。好ましい実施形態における電荷
ポンプは電荷ポンプ論理７０からなり、電荷ポンプ論理は、コンパレータ２８の
出力に応じて、スイッチ制御信号ＡおよびＢと、その逆のＡ（バー）およびＢ（
バー）をそれぞれ出力する。これらのスイッチング信号は、Ｍ４からＭ１１まで
の８つのｎ形チャネルのＭＯＳ形デバイスのゲートを制御する。図を見ると、ｎ
形チャネル・トランジスタＭ４からＭ７までを制御する信号は、ｎ形チャネル・
デバイスＭ８からＭ１１までを制御する信号とそれぞれ逆であることが分かる。
この回路では、直列接続された２つのｎ形チャネル・デバイスが同時にオンにさ
れてはならない。それによって、各信号ＡおよびＢの波形は、ハイの状態の反対
であるように、（それぞれのトランジスタがオフである）ローの状態のそれらの
逆のＡ（バー）およびＢ（バー）にそれぞれオーバラップしていなければならな
い。このような方式で、直列接続されたトランジスタのうちのどの対も、直列接
続された他方のトランジスタをオンに切り替えることができるようになる前に、
確実にオフにされることになる。
ポンプをより詳細に示す図を見ることができる。好ましい実施形態における電荷
ポンプは電荷ポンプ論理７０からなり、電荷ポンプ論理は、コンパレータ２８の
出力に応じて、スイッチ制御信号ＡおよびＢと、その逆のＡ（バー）およびＢ（
バー）をそれぞれ出力する。これらのスイッチング信号は、Ｍ４からＭ１１まで
の８つのｎ形チャネルのＭＯＳ形デバイスのゲートを制御する。図を見ると、ｎ
形チャネル・トランジスタＭ４からＭ７までを制御する信号は、ｎ形チャネル・
デバイスＭ８からＭ１１までを制御する信号とそれぞれ逆であることが分かる。
この回路では、直列接続された２つのｎ形チャネル・デバイスが同時にオンにさ
れてはならない。それによって、各信号ＡおよびＢの波形は、ハイの状態の反対
であるように、（それぞれのトランジスタがオフである）ローの状態のそれらの
逆のＡ（バー）およびＢ（バー）にそれぞれオーバラップしていなければならな
い。このような方式で、直列接続されたトランジスタのうちのどの対も、直列接
続された他方のトランジスタをオンに切り替えることができるようになる前に、
確実にオフにされることになる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】 図８を参照すると、本発明の好ましい実施形態の電圧−周波数変換器における
典型的な波形を見ることができる。最上部の曲線は、図１の電圧−周波数変換器
２４のＣＳ＋入力端子への例示的な入力であり、当然ＣＳ−または回路接地端子
２０に対するものである。この例示的な波形は、時間Ｔ０とＴ１の間の安定した
電池充電電流ＩＢＡＴＴを表し、その後に時間Ｔ１とＴ２の間のほぼ等しい正味
の放電電流と、時間Ｔ２とＴ３の間のより大きな放電電流とが続き、再び時間Ｔ
３とＴ４の間の低減された放電電流と、時間Ｔ４とＴ５の間の充電電流へ戻り、
時間Ｔ５とＴ６の間の正味の放電電流に戻り、その後にほぼゼロの電池電流が続
く。時間Ｔ０における電荷ポンプ論理７０（図６）の状態は、図８のより低い電
力に見られるように、回路の以前の履歴に従って、ハイのＢ信号とハイまたはロ
ーのＡ信号を伴うことになる。図８の第２の曲線は、チョッパ安定化増幅器２６
ＶＩＮＴの出力２２、ＶＩＮＴ、（図６参照）を表す。時間期間Ｔ０からＴ１ま
での間の正の電圧ＣＳ＋は積分器の出力に下向きの傾斜を生み出し、比較ウィン
ドウの１ボルトのより低い限界に達した時にコンパレータ３０をトリガする。こ
れによってコンパレータ３０の出力がハイにトリガされ、回路の出力（図６）お
よび電荷ポンプ論理７０に電荷パルスＣＨＧが与えられて、電荷ポンプ論理の出
力中の電荷がＡ＝１すなわちハイ、Ｂ＝０すなわちローの状態にトリガされる。
すでに見たように、これによって、ＣＰＩ*ＶＲＥＦに等しい電荷が図６のノー ド４０から抜き取られ、これは前述のように、好ましい実施形態では積分器の出
力の約３分の２のボルトに等しい。次いで、積分器の出力は再び下向きに傾斜し
、再びコンパレータ３０をトリガし、それによって、追加の出力パルスを引き起
こし、電荷ポンプ論理７０をＡがローでＢがハイである状態にトリガし、今度は
ＣＰ２*ＶＲＥＦに等しい電荷をノード４０から抜き取る。充電電流が一定に保 たれる限り、ＣＰ１とＣＰ２のコンデンサを交互に使用してノード４０から電荷
をポンピングし、充電電流に比例する周波数を有するパルス列ＣＨＧを生成する
ことで、図８に示されるように、積分器の出力における鋸歯の波形が生成される
ことになる。
典型的な波形を見ることができる。最上部の曲線は、図１の電圧−周波数変換器
２４のＣＳ＋入力端子への例示的な入力であり、当然ＣＳ−または回路接地端子
２０に対するものである。この例示的な波形は、時間Ｔ０とＴ１の間の安定した
電池充電電流ＩＢＡＴＴを表し、その後に時間Ｔ１とＴ２の間のほぼ等しい正味
の放電電流と、時間Ｔ２とＴ３の間のより大きな放電電流とが続き、再び時間Ｔ
３とＴ４の間の低減された放電電流と、時間Ｔ４とＴ５の間の充電電流へ戻り、
時間Ｔ５とＴ６の間の正味の放電電流に戻り、その後にほぼゼロの電池電流が続
く。時間Ｔ０における電荷ポンプ論理７０（図６）の状態は、図８のより低い電
力に見られるように、回路の以前の履歴に従って、ハイのＢ信号とハイまたはロ
ーのＡ信号を伴うことになる。図８の第２の曲線は、チョッパ安定化増幅器２６
ＶＩＮＴの出力２２、ＶＩＮＴ、（図６参照）を表す。時間期間Ｔ０からＴ１ま
での間の正の電圧ＣＳ＋は積分器の出力に下向きの傾斜を生み出し、比較ウィン
ドウの１ボルトのより低い限界に達した時にコンパレータ３０をトリガする。こ
れによってコンパレータ３０の出力がハイにトリガされ、回路の出力（図６）お
よび電荷ポンプ論理７０に電荷パルスＣＨＧが与えられて、電荷ポンプ論理の出
力中の電荷がＡ＝１すなわちハイ、Ｂ＝０すなわちローの状態にトリガされる。
すでに見たように、これによって、ＣＰＩ*ＶＲＥＦに等しい電荷が図６のノー ド４０から抜き取られ、これは前述のように、好ましい実施形態では積分器の出
力の約３分の２のボルトに等しい。次いで、積分器の出力は再び下向きに傾斜し
、再びコンパレータ３０をトリガし、それによって、追加の出力パルスを引き起
こし、電荷ポンプ論理７０をＡがローでＢがハイである状態にトリガし、今度は
ＣＰ２*ＶＲＥＦに等しい電荷をノード４０から抜き取る。充電電流が一定に保 たれる限り、ＣＰ１とＣＰ２のコンデンサを交互に使用してノード４０から電荷
をポンピングし、充電電流に比例する周波数を有するパルス列ＣＨＧを生成する
ことで、図８に示されるように、積分器の出力における鋸歯の波形が生成される
ことになる。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【手続補正書】
【提出日】平成１２年７月２７日（２０００．７．２７）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G016 CB21 CB31 CC11 CD04 CD06 CD10 CD14 2G035 AA01 AB03 AC01 AC16 AD02 AD03 AD10 AD13 AD20 AD23 AD44 AD56
Claims (18)
- 【請求項１】 電圧−周波数変換器であって、 正と負の入力を有し、積分器として結合された演算増幅器であって、前記積分
器の前記入力が前記電圧−周波数変換器の入力として結合され、前記演算増幅器
はそれへの入力の積分に比例するチョッパ安定化増幅器出力を与えるようにチョ
ッパ安定化される演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記チョッパ安定化増幅器の出力に応答して出力を与えるコンパレータ回
路と、 前記コンパレータ回路の出力に応答して、交互配置および双方向の方式で、前
記演算増幅器の負の入力との間で電荷をポンピングする電荷ポンプとを含む電圧
−周波数変換器。 - 【請求項２】 電源端子と回路接地端子との間に結合された電圧−周波数変
換器であって、前記演算増幅器はＭＯＳトランジスタのゲートによって形成され
る差動入力を有し、前記ＭＯＳトランジスタのしきい値は前記回路接地の上と下
におけるそれへの入力に対する前記演算増幅器の演算用に選択される請求項１に
記載の電圧−周波数変換器。 - 【請求項３】 前記電荷ポンプが少なくとも２つのインターリーブされた電荷ポンプを含む請
求項１に記載の電圧−周波数変換器。 - 【請求項４】 別個の電荷ポンプがそれぞれ、各電荷ポンプ・サイクルで前
記コンパレータ回路の出力に応答してある量の電荷をポンピングして、前記第１
と第２の出力電圧限度の間の電圧の約３分の２の電圧だけ前記演算増幅器の出力
を変更する請求項３に記載の電圧−周波数変換器。 - 【請求項５】 電圧−周波数変換器であって、 電源端子と回路接地との間に結合され、正と負の入力を有する演算増幅器であ
って、前記演算増幅器は積分器として結合され、前記積分器の入力が前記電圧−
周波数変換器の入力として結合され、前記演算増幅器はそれへの入力の積分に比
例するチョッパ安定化増幅器の出力を与えるようにチョッパ安定化され、前記演
算増幅器はＭＯＳトランジスタのゲートによって形成される差動入力を有し、前
記ＭＯＳトランジスタのしきい値は前記回路接地の上と下におけるそれへの入力
に対する前記演算増幅器の演算用に選択される演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記チョッパ安定化増幅器の出力に応答して出力を与えるコンパレータ回
路と、 前記コンパレータ回路の出力に応答して、交互配置および双方向の方式で、前
記演算増幅器の負の入力との間で電荷をポンピングする電荷ポンプとを含む電圧
−周波数変換器。 - 【請求項６】 前記電荷ポンプが少なくとも２つのインターリーブされた電
荷ポンプを含む請求項５に記載の電圧−周波数変換器。 - 【請求項７】 別個の電荷ポンプがそれぞれ、各電荷ポンプ・サイクルで前
記コンパレータ回路の出力に応答してある量の電荷をポンピングして、前記第１
と第２の出力電圧制限の間の電圧の約３分の２の電圧だけ前記演算増幅器の出力
を変更する請求項６に記載の電圧−周波数変換器。 - 【請求項８】 電圧−周波数変換器であって、 正と負の入力を有し積分器として結合された演算増幅器であって、前記積分器
の前記入力が電圧−周波数変換器の入力として結合された演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記増幅器の出力に応答して出力を与えるコンパレータ回路と、 前記コンパレータ回路の出力に応答して、交互配置および双方向の方式で、前
記演算増幅器の負の入力との間で電荷をポンピングするための少なくとも２つの
別個のインターリーブされた電荷ポンプを有する電荷ポンプとを含む電圧−周波
数変換器。 - 【請求項９】 別個の電荷ポンプがそれぞれ、各電荷ポンプ・サイクル上で
前記コンパレータ回路の出力に応答してある量の電荷をポンピングして、前記第
１と第２の出力電圧限度の間の電圧の約３分の２の電圧だけ前記演算増幅器の出
力を変更する請求項８に記載の電圧−周波数変換器。 - 【請求項１０】 充電式電池モニタであって、 電池と回路接地との間に結合するための抵抗器と、 前記抵抗器の両端間に結合された正と負の入力を有する演算増幅器であって、
前記演算増幅器は積分器として結合され、前記演算増幅器は前記抵抗器の両端間
の電圧の積分に比例するチョッパ安定化増幅器の出力を与えるようにチョッパ安
定化される演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記チョッパ安定化増幅器の出力に応答して出力を与えるコンパレータ回
路と、 前記コンパレータ回路の出力に応答して、交互配置および双方向の方式で、前
記演算増幅器の負の入力との間で電荷をポンピングする電荷ポンプとを含む充電
式電池モニタ。 - 【請求項１１】 電源端子と回路接地端子との間に結合された充電式電池モ
ニタであって、前記演算増幅器はＭＯＳトランジスタのゲートによって形成され
る差動入力を有し、前記ＭＯＳトランジスタのしきい値は前記回路接地の上と下
におけるそれへの入力に対する前記演算増幅器の演算用に選択される請求項１０
に記載の充電式電池モニタ。 - 【請求項１２】 前記電荷ポンプが少なくとも２つのインターリーブされた
電荷ポンプを含む請求項１０に記載の充電式電池モニタ。 - 【請求項１３】 別個の電荷ポンプがそれぞれ、各電荷ポンプ・サイクル上
で前記コンパレータ回路の出力に応答してある量の電荷をポンピングして、前記
第１と第２の出力電圧限度の間の電圧の約３分の２の電圧だけ前記演算増幅器の
出力を変更する請求項１２に記載の充電式電池モニタ。 - 【請求項１４】 充電式電池モニタであって、 電池と回路接地との間に結合するための抵抗器と、 電源端子と回路接地との間に結合され、抵抗器の両端間に結合された正と負の
入力を有する前記演算増幅器であって、前記演算増幅器は積分器として結合され
、前記演算増幅器は、前記抵抗器の両端間の電圧の積分に比例するチョッパ安定
化増幅器の出力を与えるようにチョッパ安定化され、前記演算増幅器はＭＯＳト
ランジスタのゲートによって形成される差動入力を有し、前記ＭＯＳトランジス
タのしきい値は前記回路接地の上と下におけるそれへの入力に対する前記演算増
幅器の演算用に選択される演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記チョッパ安定化増幅器の出力に応答して充電式電池の出力を与えるコ
ンパレータ回路と、 前記コンパレータ回路の出力に応答して、交互配置かつ双方向の方式で、前記
演算増幅器の負の入力との間で電荷をポンピングする電荷ポンプとを含む充電式
電池モニタ。 - 【請求項１５】 前記電荷ポンプが少なくとも２つのインターリーブされた
電荷ポンプを含む請求項１４に記載の充電式電池モニタ。 - 【請求項１６】 別個の電荷ポンプ・サイクルがそれぞれ、前記コンパレー
タ回路の出力に応答してある量の電荷をポンピングして、前記第１と第２の出力
電圧制限の間の電圧の約３分の２の電圧だけ前記演算増幅器の出力を変更する請
求項１５に記載の充電式電池モニタ。 - 【請求項１７】 充電式電池モニタであって、 電池と回路接地との間に結合するための抵抗器と、 前記抵抗器の両端間に結合された正と負の入力を有する演算増幅器であって、
前記演算増幅器は前記抵抗器の両端間の電圧の積分に比例する増幅器出力を与え
るために積分器として結合される演算増幅器と、 前記チョッパ安定化増幅器の出力に応答し、第１および第２の出力電圧限度に
達した前記増幅器の出力に応答して出力を与えるコンパレータ回路と、 前記コンパレータ回路の出力に応答して、交互配置および双方向の方式で、前
記演算増幅器の負の入力との間で電荷をポンピングする少なくとも２つの別個の
インターリーブされた電荷ポンプを有する電荷ポンプとを含む充電式電池モニタ
。 - 【請求項１８】 別個の電荷ポンプ・サイクルがそれぞれ、前記コンパレー
タ回路の出力に応答してある量の電荷をポンピングして、前記第１と第２の出力
電圧制限の間の電圧の約３分の２の電圧だけ前記演算増幅器の出力を変更する請
求項１７に記載の充電式電池モニタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95069897A | 1997-10-15 | 1997-10-15 | |
| US08/950,698 | 1997-10-15 | ||
| PCT/US1998/020227 WO1999019983A1 (en) | 1997-10-15 | 1998-09-25 | Single supply voltage to frequency converter optimized for low voltage sensing above and below ground |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001520391A true JP2001520391A (ja) | 2001-10-30 |
Family
ID=25490770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000516434A Pending JP2001520391A (ja) | 1997-10-15 | 1998-09-25 | 接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6169428B1 (ja) |
| JP (1) | JP2001520391A (ja) |
| WO (1) | WO1999019983A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7750612B2 (en) | 2005-11-22 | 2010-07-06 | Nec Electronics Corporation | Voltage-pulse converting circuit and charge control system |
| JP2011071752A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | オペアンプ |
| JP2013512416A (ja) * | 2009-11-25 | 2013-04-11 | キストラー ホールディング アクチエンゲゼルシャフト | 電荷信号をデジタル信号に変換するためのデジタル電荷増幅器および方法 |
| JP2017534845A (ja) * | 2014-09-10 | 2017-11-24 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 電流測定デバイス |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE401694T1 (de) * | 2001-04-11 | 2008-08-15 | Nxp Bv | Offsetspannungskompensation mit hohem tastverhältnis für operationsverstärker |
| FR2826125B1 (fr) | 2001-06-19 | 2003-09-19 | St Microelectronics Sa | Procede et dispositif de controle de l'etat de charge d'un batterie, en particulier une batterie rechargeable pour un telephone mobile cellulaire |
| FR2829599A1 (fr) * | 2001-09-07 | 2003-03-14 | St Microelectronics Sa | Circuit de commande de bus |
| DE10158274A1 (de) * | 2001-11-28 | 2003-06-18 | Philips Intellectual Property | Verfahren zur Bestimmung der Signalstärke am Eingang eines Tuners |
| US7109804B2 (en) * | 2004-04-27 | 2006-09-19 | Maxim Integrated Products, Inc. | Precision relaxation oscillator without comparator delay errors |
| JP2005328599A (ja) * | 2004-05-12 | 2005-11-24 | Koninkl Philips Electronics Nv | チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法 |
| US7212042B1 (en) | 2004-08-27 | 2007-05-01 | Zilog, Inc. | Below-ground sensor interface amplifier |
| JP2006203369A (ja) * | 2005-01-18 | 2006-08-03 | Sanyo Electric Co Ltd | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧発生方法 |
| JP2006226992A (ja) * | 2005-01-21 | 2006-08-31 | Sanyo Electric Co Ltd | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧変更方法 |
| JP4589888B2 (ja) * | 2006-03-23 | 2010-12-01 | 株式会社ケーヒン | 電池電圧測定回路、およびバッテリｅｃｕ |
| CN100516893C (zh) * | 2007-07-04 | 2009-07-22 | 深圳市长运通集成电路设计有限公司 | 可编程电压监测电路 |
| CN102255499B (zh) * | 2011-06-28 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 电压稳压器 |
| US9250271B2 (en) * | 2013-08-26 | 2016-02-02 | Globalfoundries Inc. | Charge pump generator with direct voltage sensor |
| US9921249B2 (en) * | 2014-04-30 | 2018-03-20 | Infineon Technologies Ag | Systems and methods for high voltage bridge bias generation and low voltage readout circuitry |
| FI127101B (en) * | 2014-10-13 | 2017-11-15 | Murata Manufacturing Co | Capacitive microelectromechanical sensor with self-test capability |
| US10020676B2 (en) * | 2016-03-28 | 2018-07-10 | Nxp B.V. | Watchdog circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842371A (en) | 1973-10-12 | 1974-10-15 | Honeywell Inc | Voltage to frequency converter |
| US3989961A (en) * | 1975-06-16 | 1976-11-02 | The Boeing Company | Bidirectional reset integrator converter |
| US4786877A (en) * | 1987-06-25 | 1988-11-22 | Sangamo-Weston Incorporated | Amplifier for voltage or current to frequency converter |
| US4912423A (en) * | 1989-02-27 | 1990-03-27 | General Electric Company | Chopper-stabilized operational transconductance amplifier |
| US4994807A (en) | 1990-05-25 | 1991-02-19 | Systron Donner | Voltage-to-frequency converter |
| US5600247A (en) | 1992-07-08 | 1997-02-04 | Benchmarq Microelectronics | Dynamically balanced fully differential circuit for use with a battery monitoring circuit |
| JP3532237B2 (ja) | 1994-03-04 | 2004-05-31 | 株式会社東芝 | 電圧／周波数変換装置 |
| US5486788A (en) * | 1994-10-07 | 1996-01-23 | Sgs-Thomson Microelectronics, Inc. | Chopper stabilized operational transconductance amplifier |
| GB2296399B (en) * | 1994-11-23 | 1998-10-14 | Motorola Inc | Compensating circuit |
-
1998
- 1998-09-25 JP JP2000516434A patent/JP2001520391A/ja active Pending
- 1998-09-25 WO PCT/US1998/020227 patent/WO1999019983A1/en active Application Filing
-
1999
- 1999-06-23 US US09/339,066 patent/US6169428B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7750612B2 (en) | 2005-11-22 | 2010-07-06 | Nec Electronics Corporation | Voltage-pulse converting circuit and charge control system |
| JP2011071752A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | オペアンプ |
| TWI509982B (zh) * | 2009-09-25 | 2015-11-21 | Seiko Instr Inc | Operational Amplifier |
| JP2013512416A (ja) * | 2009-11-25 | 2013-04-11 | キストラー ホールディング アクチエンゲゼルシャフト | 電荷信号をデジタル信号に変換するためのデジタル電荷増幅器および方法 |
| JP2017534845A (ja) * | 2014-09-10 | 2017-11-24 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 電流測定デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999019983A1 (en) | 1999-04-22 |
| US6169428B1 (en) | 2001-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001520391A (ja) | 接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器 | |
| US6605993B2 (en) | Operational amplifier circuit | |
| JP2917914B2 (ja) | 昇圧回路 | |
| JPS6244597Y2 (ja) | ||
| US5245524A (en) | DC-DC converter of charge pump type | |
| US10707843B2 (en) | Relaxation oscillator | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| JPH07114349B2 (ja) | デューティ制御回路装置 | |
| US10938356B2 (en) | Integration circuit and method for providing an output signal | |
| US6452531B1 (en) | Jitter and load insensitive charge transfer | |
| US8446138B2 (en) | Stability compensation circuit and DC-DC converter including the same | |
| US7663409B2 (en) | Voltage/current converter circuit and method for providing a ramp current | |
| US7463087B2 (en) | Operational amplifier with zero offset | |
| US11558012B2 (en) | Oscillator and method of driving the same | |
| US20040233684A1 (en) | Pulse width modulated charge pump | |
| JPH08279750A (ja) | コンパレータ及びａ／ｄコンバータ並びに当該コンパレータへ適用可能なスイッチの制御方法 | |
| US6271715B1 (en) | Boosting circuit with supply-dependent gain | |
| US6407592B2 (en) | Sample-and-hold circuit | |
| US6064240A (en) | Comparator circuit with low current consumption | |
| US4818897A (en) | Fast one way amplifier stage | |
| US6191624B1 (en) | Voltage comparator | |
| KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| EP0769848A2 (en) | A gain stage and offset volage elimination method | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little |