JPS5843298Y2 - 発振回路 - Google Patents

Description

【考案の詳細な説明】 く技術分野〉 本考案は相補型ＭＯＳトランジスタ（以下Ｃ−ＭＯ８Ｔ
と略す）から成るインバータ回路を奇数段縦続接続して
なるリング式の発振回路に関する。

〈従来技術〉 従来のリング式発振回路は第１図に示すようにｎチャネ
ルＭＯＳ）ランジスタ（ｎと表記）とｐチャネルＭＯ８
）ランジスタ（ｐと表記）とを接続したインバータ回路
１１〜■３を縦続接続した構成になっている。

即ちインバータ■１〜■３は発振周波数を決定する発振
用のインバータ回路で、各インバータ■１〜Ｉ３の出力
部には周波数決定用のコンデンサＣ１〜Ｃ３が接続され
ている。

なお発振周波数は各トランジスタのオン抵抗とコンデン
サＣ１〜Ｃ３の容量等で決定される（実際には各トラン
ジスタのβ、ｇｍ、スレッショールド電圧等が複雑に関
連しており簡単に周波数が決まるものではない。

）。γは波形整形用のインバータ回路であって、■１〜
Ｉ３と同様Ｃ−ＭＯ８Ｔから成り、Ａ点における出力を
矩形波に変換し、これを発振回路の出力とする。

上記インバータ回路７は発振用のインバータ回路■１〜
■３のようなコンデンサＣ１〜Ｃ３を具備しない上、イ
ンバータ回路の各トランジスタのβに比してβの大キい
トランジスタが使用されている。

第１図の如き発振回路のＡ点では各トランジスタのスレ
ッショールド電圧、ｇｍ、β等の特性上のバラツキから
、スレッショールド電圧付近テ上下に変動する程度の出
力しか得られず、電源電位一杯に振れる出力を得ること
は困難であった。

従って、このようなＡ点出力をインバータ回路７に与え
ても、充分な矩形波が得られない欠点があった。

又第１図の如き回路では発振周波数は一義的に決定され
てしまい、外部から調整できない欠点があった。

く考案の目的〉 本考案は上述の如き欠点を除去するためになされたもの
である。

従って本考案の目的は充分な矩形波が得られるリング式
の発振回路を得ることにある。

更に本考案の目的は発振周波数を調整できる上記リング
式の発振回路を得ることにある。

〈実施例〉 以下本考案の実施例を図に従って詳細に説明する。

第２図は一実施例のブロック図である。

図においてＴ１〜Ｔ３はｎチャネルＭＯ８）ランジスタ
、Ｔ４〜Ｔ６はｐチャネルＭＯＳトランジスタでＴ１と
Ｔ４、Ｔ２とＴ５、Ｔ３とＴ６がそれぞれインバータ回
路Ｉ４〜■６を構成している。

０１〜Ｃ３はコンデンサである。

なお上記Ｔ１とＴ４とコンデンサＣ１とで周波数決定を
行う発振用の１段のインバータ回路を構成している。

１２，１３は波形整形用のインバータ回路で上記インバ
ータ回路７と同様の構成である。

本考案と第１図回路とが異なる点は、インバータ回路１
２．１３を上記インバータ回路■４〜Ｉ６とリング式に
縦続接続し、発振回路の１段に組み入れたことである。

即ち第１図は３段のリング式発振回路であり、第２図は
５段のリング式発振回路になるわけである。

ｐチャネルトランジスタＴ７〜Ｔ９は上記Ｔ４〜Ｔ６に
それぞれ直列に接続された周波数調整用トランジスタで
そのオン抵抗が周波数制御に利用される。

即ちトランジスタＴ４〜Ｔ６側のオン抵抗はトランジス
タＴ４〜Ｔ６とトランジスタＴ７〜Ｔ９のオン抵抗の和
になるからトランジスタＴ７〜Ｔ９のゲートに供給する
バイアス電位を調節して該トランジスタＴ７〜Ｔ９のオ
ン抵抗を変化させれば、周波数制御ができるわけである
。

なおトランジスタＴ７〜Ｔ９のβは小さい。

上記バイアス電位は抵抗Ｒ１及び相補型構成のトランジ
スタＴｌ□ｔＴｔｌから形成される。

各トランジスタのゲートには両トランジスタの接続点の
電位が印加され丁度Ｃ−Ｍ ＯＳ構成の抵抗となる。

そして上記０点の電位は両トランジスタＴ１０ｔＴ１１
のスレッショールド電圧の和に相当する。

このスレッショールド電圧は極めて正確であるから、そ
の出力は安定したバイアス電位となる。

上述のようにｐチャネル側で周波数を制御することがで
きるが同様にしてｎチャネル側でも周波数を制御するこ
とができる。

ｐ、ｎ両チャネル側で制御すれば、周波数調整の幅は広
がるが、バイアス電位が２電位必要になるという不都合
を生じる。

しかし第２図の如く一方のチャネル側で制御する場合、
ｐとｎとでオン抵抗が異なるので各インバータ回路出力
は立上りが緩やかで立下りが急な鋸歯状波が発生するこ
とになる。

従って第１図のインバータ回路１１〜■３にトランジス
タＴ７〜Ｔ９を第２図の如く接続した構成にした場合に
は、インバータ回路を構成する各トランジスタの特性の
バラツキのため、例えばＡ点に第３図ａの如く電源電位
ＧＮＤ一杯まで振れない波形が発生することになる。

このような波形を上記インバータ回路γに導入しても、
該インバータの特性上、充分なスイッチング動作を行わ
ず出力が常にＧＮＤレベルになって矩形波を得ることが
できないことがある。

このように、一方のチャネル側で周波数を制御すればバ
イアス電位は一つで済むが、上述の如き理由で矩形波が
得られないという不都合が生じる。

本考案はこのような不都合も合せて除去するため第２図
の如き構成を採用している。

このようにすれば唸えＡｏ点に第３図ａに示す如き波形
が発生しようとしても、インバータ１２がスイッチング
するまでＡｏ点のレベルが必ず上ってくるからＢｏ点に
は第３図すの如き矩形波が得られることになる。

この波形は更にインバータ１３で整形されて発振出力と
なると共にインバータ■４に帰還されるわけである。

なお、インバータ１２を構成するトランジスタのβ比を
適当に変えると第３図Ｃの如く、第３図ａのパルスとは
デユーティの異なるパルスを得ることができる。

上記発振回路は全てＣ−ＭＯ８Ｔで構成できるので集積
回路化するのに好都合となる。

く他の実施例〉 第４図は他の実施例のブロック図で、ｐチャネル側のオ
ン抵抗の制御をトランジスタ２７〜２９と、直列接続さ
れた３組のｐチャネルトランジスタ３３，３４，３５，
３６．３７，３８とで行うようにしたものである。

との構成において信号Ｆｃが与えられない場合はトラン
ジスタ３３．３５．３７がオフであるから、ｐチャネル
側のオン抵抗は第２図の場合と同様に決定される。

しかし、Ｆｃ信号が与えられると、トランジスタ３３，
３５，３７がオンするからトランジスタ３３〜３８がｐ
チャネル側のオン抵抗を制御することができる。

従ってＦｃ信号の印加の有無で変化させうる周波数の変
化分は整数倍に限らずどんな値でも取り得る。

又、ｎチャネルトランジスタ３２は第２図における抵抗
Ｒ１の代りに用いたものである。

なお、インバータ回路はリング式に奇数段縦続接続する
が、リング式に接続されたインバータ回路中には発振用
のインバータ回路と波形整形用のインバータ回路とが含
まれなげればならない。

しかしその段数の比はどのような割合でもよい。

〈考案の効果〉 本考案による発振回路は叙上のような構成であるから、
発振出力として必ず電源電圧一杯に振れた矩形波を得る
ことができ、安定した発振出力を得ることができて発振
出力を利用する回路の設計が非常に容易になり、また信
頼性の高い動作を行わせることができる。

また本考案によれば発振周波数を可変することができ、
特にＣ−ＭＯＳインバータのオン抵抗によって周波数を
制御しているため回路設計が非常に容易であり、更にオ
ン抵抗を制御する回路をＭＯＳトランジスタによって構
成するため、集積化に極めて好都合であり、集積化して
も比較的広い周波数制御範囲を設定することができる。

更には周波数を制御するためのＣ−ＭＯＳインハータノ
抵抗値の調整を、Ｃ−ＭＯＳインバータに接続されたＭ
ＯＳトランジスタのゲート電位によって調整し、該ゲー
ト電位をＣ−ＭＯＳトランジスタで構成された抵抗を利
用して与えているため、極めて安定した電位となり、確
実な周波数制御を実行させることができる。

【図面の簡単な説明】

第１図は従来の発振回路のフロック図、第２図は本考案
発振回路のブロック図、第３図は動作説明に供するタイ
ムチャート、第４図は他の実施例のブロック図である。 符号、ｐ：ｐチャネルＭＯＳトランジスタ、ｎ：ｎチャ
ネルＭＯＳトランジスタ、■１〜■ｎ：発振用インバー
タ回路、１２，１３：波形整形用インバータ回路。

Claims (1)

【実用新案登録請求の範囲】
1. Ｃ−ＭＯＳトランジスタからなるインバータ回路を奇数
   段縦続接続してなるリング式の発振回路において、縦続
   接続された発振用のインバータ回路に波形整形用のイン
   バータ回路を縦続接続してリングを構成し、上記発振用
   インバータ回路をなｔｃ−ＭＯＳインバータの少なくと
   も一方のトランジスタに、直列にＣ−ＭＯＳインバータ
   の直列オン抵抗を可変するトランジスタ回路を接続し、
   該トランジスタ回路を、上記Ｃ−ＭＯ８）ランジスタの
   一方のトランジスタと同一チャネルのＭＯＳトランジス
   タと、核ＭＯＳトランジスタのゲートに、端子間電圧の
   一方の電位がバイアス電位として与えられ且つ抵抗とな
   るＣ−ＭＯＳ）ランジスタとで構成したことを特徴とす
   る発振回路。