JPH05183341A - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JPH05183341A JPH05183341A JP4000228A JP22892A JPH05183341A JP H05183341 A JPH05183341 A JP H05183341A JP 4000228 A JP4000228 A JP 4000228A JP 22892 A JP22892 A JP 22892A JP H05183341 A JPH05183341 A JP H05183341A
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- frequency
- circuit
- pass filter
- switching control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 低素子数の回路で高精度、低歪率、可変周波
数の正弦波を発生させる。 【構成】 カウンタ１１がクロックＣＬＫをカウンタ
し、カウント結果Ｂ0 〜Ｂ4 を得て、これらは制御タイ
ミング発生回路１２によってスイッチング制御信号Ｄ0
〜Ｄ10に変換される。これらは更に同期回路１３でタイ
ミング調整されてそれぞれスイッチング制御信号Ｑ0 〜
Ｑ10となり、荷重抵抗回路１４に与えられる。荷重抵抗
回路は電位ＶD2，ＶS2を抵抗によって分圧し、分圧され
た電位はスイッチング制御信号Ｑ0 〜Ｑ10に従って順次
ローパスフィルタ１５へ伝えられる。ローパスフィルタ
１５はクロックＣＬＫの周波数ｆCLK を伝送零点とする
スイッチトキャパシタで構成されている。 【効果】 分圧された電位が正弦波のとるべき値となる
ように抵抗を設定するので高精度、低歪率の正弦波が得
られ、ローパスフィルタの伝送特性はクロック周波数に
よって可変であるので良好な高周波抑制効果を保ちつ
つ、周波数が可変の正弦波が得られる。
数の正弦波を発生させる。 【構成】 カウンタ１１がクロックＣＬＫをカウンタ
し、カウント結果Ｂ0 〜Ｂ4 を得て、これらは制御タイ
ミング発生回路１２によってスイッチング制御信号Ｄ0
〜Ｄ10に変換される。これらは更に同期回路１３でタイ
ミング調整されてそれぞれスイッチング制御信号Ｑ0 〜
Ｑ10となり、荷重抵抗回路１４に与えられる。荷重抵抗
回路は電位ＶD2，ＶS2を抵抗によって分圧し、分圧され
た電位はスイッチング制御信号Ｑ0 〜Ｑ10に従って順次
ローパスフィルタ１５へ伝えられる。ローパスフィルタ
１５はクロックＣＬＫの周波数ｆCLK を伝送零点とする
スイッチトキャパシタで構成されている。 【効果】 分圧された電位が正弦波のとるべき値となる
ように抵抗を設定するので高精度、低歪率の正弦波が得
られ、ローパスフィルタの伝送特性はクロック周波数に
よって可変であるので良好な高周波抑制効果を保ちつ
つ、周波数が可変の正弦波が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、通信、音響等の分野
において用いられる正弦波発生回路に関するものであ
る。
において用いられる正弦波発生回路に関するものであ
る。
【０００２】
【従来の技術】図８に従来の正弦波発生回路の構成を示
す。５ビットカウンタ１はクロックＣＬＫをカウント
し、カウント結果Ｂ0 〜Ｂ4 をアドレスＡ0 〜Ａ4 とし
てＲＯＭ２に与える。ＲＯＭ２にはあらかじめ正弦波を
近似する４ビットデータが記憶されており、アドレスＡ
0 〜Ａ4 によって指定された４ビットデータＤ0 〜Ｄ3
が出力される。これらのデータは４ビットフリップフロ
ップ３を介して信号Ｑ0 〜Ｑ3 となってＤ／Ａ変換器４
に入力され、Ｄ／Ａ変換器４からはアナログ電圧が出力
される。これをローパスフィルタ５によって高周波雑音
を抑圧する。つまりＲＯＭ２に記憶された正弦波を近似
する４ビットのデータがクロックＣＬＫに従って順次読
み出されてＤ／Ａ変換され、ローパスフィルタを介して
正弦波を発生させている。
す。５ビットカウンタ１はクロックＣＬＫをカウント
し、カウント結果Ｂ0 〜Ｂ4 をアドレスＡ0 〜Ａ4 とし
てＲＯＭ２に与える。ＲＯＭ２にはあらかじめ正弦波を
近似する４ビットデータが記憶されており、アドレスＡ
0 〜Ａ4 によって指定された４ビットデータＤ0 〜Ｄ3
が出力される。これらのデータは４ビットフリップフロ
ップ３を介して信号Ｑ0 〜Ｑ3 となってＤ／Ａ変換器４
に入力され、Ｄ／Ａ変換器４からはアナログ電圧が出力
される。これをローパスフィルタ５によって高周波雑音
を抑圧する。つまりＲＯＭ２に記憶された正弦波を近似
する４ビットのデータがクロックＣＬＫに従って順次読
み出されてＤ／Ａ変換され、ローパスフィルタを介して
正弦波を発生させている。
【０００３】
【発明が解決しようとする課題】しかし、従来の正弦波
発生回路では、正弦波を近似するデータＤ0 〜Ｄ3 が４
ビットの信号であり、理想的な正弦波に対して量子化誤
差のある出力波形しか得ることができない。図９の白丸
はクロックＣＬＫの入る度にＤ／Ａ変換器４が出力する
値を示したものである。出力する値の絶対値の最大値を
１とすると、その値は低い方から高い方へと順に、−
１，−１５／１６，−１３／１６，−１１／１６，−９
／１６，−６／１６，−３／１６，０，３／１６，６／
１６，９／１６，１１／１６，１３／１６，１５／１
６，１となる。一方、黒丸は白丸に対応してクロックＣ
ＬＫの入る度に理想的な正弦波がとる値を示したもので
あり、sin( kπ/16)の値を示している（ｋは整数）。実
線は隣接する黒丸を結んでいる。
発生回路では、正弦波を近似するデータＤ0 〜Ｄ3 が４
ビットの信号であり、理想的な正弦波に対して量子化誤
差のある出力波形しか得ることができない。図９の白丸
はクロックＣＬＫの入る度にＤ／Ａ変換器４が出力する
値を示したものである。出力する値の絶対値の最大値を
１とすると、その値は低い方から高い方へと順に、−
１，−１５／１６，−１３／１６，−１１／１６，−９
／１６，−６／１６，−３／１６，０，３／１６，６／
１６，９／１６，１１／１６，１３／１６，１５／１
６，１となる。一方、黒丸は白丸に対応してクロックＣ
ＬＫの入る度に理想的な正弦波がとる値を示したもので
あり、sin( kπ/16)の値を示している（ｋは整数）。実
線は隣接する黒丸を結んでいる。
【０００４】この量子化誤差のため、図８に示されたフ
ィルタ５の出力波形は歪率が大きい。この歪率を低減す
るためには、回路が取扱うデータのビット数を増せばよ
いが、そのためにはカウンタ１、ＲＯＭ２、Ｄ／Ａ変換
器４の各回路を大きなビット数に対応できるものにする
必要がある。またローパスフィルタ５の次数を増やす必
要もあり、全体の回路規模が増大するという問題点があ
った。
ィルタ５の出力波形は歪率が大きい。この歪率を低減す
るためには、回路が取扱うデータのビット数を増せばよ
いが、そのためにはカウンタ１、ＲＯＭ２、Ｄ／Ａ変換
器４の各回路を大きなビット数に対応できるものにする
必要がある。またローパスフィルタ５の次数を増やす必
要もあり、全体の回路規模が増大するという問題点があ
った。
【０００５】また、ローパスフィルタの特性が固定され
てるため、クロックＣＬＫを早めてＤ／Ａ変換器４から
出力されるデータの周波数を早めた場合には、高周波の
抑制が適切に行なわれないため、結果として発生させう
る正弦波の周波数を可変できないという問題点もあっ
た。
てるため、クロックＣＬＫを早めてＤ／Ａ変換器４から
出力されるデータの周波数を早めた場合には、高周波の
抑制が適切に行なわれないため、結果として発生させう
る正弦波の周波数を可変できないという問題点もあっ
た。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、回路規模を増大させることな
く、高精度で低歪率の正弦波を発生させることができ、
また発生する正弦波の周波数が可変である正弦波発生回
路を得ることを目的としている。
ためになされたもので、回路規模を増大させることな
く、高精度で低歪率の正弦波を発生させることができ、
また発生する正弦波の周波数が可変である正弦波発生回
路を得ることを目的としている。
【０００７】
【課題を解決するための手段】この発明の正弦波発生回
路は、第１周波数を有するクロックパルスから第２周波
数を有する近似正弦波を発生する発振回路と、第２周波
数に対応した通過制限領域を有し、発振回路に接続され
たローパスフィルタとを備え、第１周波数は可変であ
り、ローバスフィルタの通過制限領域は第１周波数の変
化に応じて変化する。
路は、第１周波数を有するクロックパルスから第２周波
数を有する近似正弦波を発生する発振回路と、第２周波
数に対応した通過制限領域を有し、発振回路に接続され
たローパスフィルタとを備え、第１周波数は可変であ
り、ローバスフィルタの通過制限領域は第１周波数の変
化に応じて変化する。
【０００８】また、この発明の正弦波発生回路は、荷重
抵抗分圧回路と、荷重抵抗分圧回路を制御する制御手段
と、近似正弦波を濾波するローパスフィルタとを備え、
制御手段は第１周波数を有するクロックパルスからスイ
ッチング制御信号を生成する。荷重抵抗分圧回路はスイ
ッチング制御信号を受けて所定の電位差を分圧して複数
の対応電位を発生させる。そしてクロックパルスに同期
して対応電位を順次引き出して第２周波数を有する近似
正弦波を発生する。
抵抗分圧回路と、荷重抵抗分圧回路を制御する制御手段
と、近似正弦波を濾波するローパスフィルタとを備え、
制御手段は第１周波数を有するクロックパルスからスイ
ッチング制御信号を生成する。荷重抵抗分圧回路はスイ
ッチング制御信号を受けて所定の電位差を分圧して複数
の対応電位を発生させる。そしてクロックパルスに同期
して対応電位を順次引き出して第２周波数を有する近似
正弦波を発生する。
【０００９】
【作用】ローパスフィルタの通過制限領域は、クロック
パルスの第１周波数に対応して移動するので、第２周波
数の周波数の増大、減少にもかかわらず、近似正弦波を
十分伝送しつつクロックパルスの第１周波数を十分抑制
する。また、荷重抵抗分圧回路はスイッチング制御信号
に従って所定の電位差を分圧し、近似正弦波の対称性あ
る１／４周期の波形を発生する。
パルスの第１周波数に対応して移動するので、第２周波
数の周波数の増大、減少にもかかわらず、近似正弦波を
十分伝送しつつクロックパルスの第１周波数を十分抑制
する。また、荷重抵抗分圧回路はスイッチング制御信号
に従って所定の電位差を分圧し、近似正弦波の対称性あ
る１／４周期の波形を発生する。
【００１０】
【実施例】図１にこの発明の第１実施例である正弦波発
生回路の構成を示す。５ビットカウンタ１１は入力され
るクロックＣＬＫをカウントし、カウント結果Ｂ0 〜Ｂ
4を抑制タイミング発生回路１２へ与える。図２にカウ
ント結果Ｂ0 〜Ｂ4の出力波形を示す。カウント結果Ｂ0
はクロックＣＬＫの周波数ｆCLK と同じ周波数の２値
論理信号であり、これを１／２ずつ順に分周してカウン
ト結果Ｂ1 ，Ｂ2 ，Ｂ3 ，Ｂ4 が得られる。
生回路の構成を示す。５ビットカウンタ１１は入力され
るクロックＣＬＫをカウントし、カウント結果Ｂ0 〜Ｂ
4を抑制タイミング発生回路１２へ与える。図２にカウ
ント結果Ｂ0 〜Ｂ4の出力波形を示す。カウント結果Ｂ0
はクロックＣＬＫの周波数ｆCLK と同じ周波数の２値
論理信号であり、これを１／２ずつ順に分周してカウン
ト結果Ｂ1 ，Ｂ2 ，Ｂ3 ，Ｂ4 が得られる。
【００１１】カウント結果は制御タイミング発生回路１
２に入力され、後述する構成及び動作によってスイッチ
ング制御信号Ｄ0 〜Ｄ10を発生する。これは同期回路１
３によって、制御タイミング発生回路１２内での遅延が
整理され、スイッチング制御信号Ｑ0 〜Ｑ10となって荷
重抵抗分圧回路１４に入力される。
２に入力され、後述する構成及び動作によってスイッチ
ング制御信号Ｄ0 〜Ｄ10を発生する。これは同期回路１
３によって、制御タイミング発生回路１２内での遅延が
整理され、スイッチング制御信号Ｑ0 〜Ｑ10となって荷
重抵抗分圧回路１４に入力される。
【００１２】図３に荷重抵抗回路１４の主要な部分の構
造を示す。抵抗Ｒ1 〜Ｒ11は直列に接続され、隣接する
抵抗Ｒn とＲ(n+1) の接続点にはアナログスイッチＳ(n
-1)の入力端が接続されている（但しｎ＝２〜１０）。
造を示す。抵抗Ｒ1 〜Ｒ11は直列に接続され、隣接する
抵抗Ｒn とＲ(n+1) の接続点にはアナログスイッチＳ(n
-1)の入力端が接続されている（但しｎ＝２〜１０）。
【００１３】アナログスイッチＳ1 〜Ｓ9 の出力端はバ
ッファ１７の入力端に共通して接続されており、バッフ
ァ１７の出力端からは後述するように階段状の近似正弦
波出力が得られる（図７）。アナログスイッチＳ1 〜Ｓ
9 のゲートは図１のスイッチング制御信号Ｑ0 〜Ｑ9 が
入力される。
ッファ１７の入力端に共通して接続されており、バッフ
ァ１７の出力端からは後述するように階段状の近似正弦
波出力が得られる（図７）。アナログスイッチＳ1 〜Ｓ
9 のゲートは図１のスイッチング制御信号Ｑ0 〜Ｑ9 が
入力される。
【００１４】抵抗Ｒ1 の一端にはバッファ１８によって
電位ＶA が、抵抗Ｒ11の一端にはバッファ１９によって
電位ＶB が、それぞれ与えられる。抵抗Ｒ1 〜Ｒ11によ
り、電位ＶA ，ＶB は分圧され、アナログスイッチＳ1
〜Ｓ9 の入力端にそれぞれ電位Ｖ8 〜Ｖ0 が生ずる。バ
ッファ１８，１９はそれぞれ図１のスイッチング制御信
号Ｑ0 ，Ｑ10によって電位の組（ＶA ，ＶB ）として
（ＶD2，ＶS2）または（ＶS2，ＶD2）を与える。ＶD2，
ＶS2は例えばそれぞれ５ボルト及び０ボルトとして与え
られる。
電位ＶA が、抵抗Ｒ11の一端にはバッファ１９によって
電位ＶB が、それぞれ与えられる。抵抗Ｒ1 〜Ｒ11によ
り、電位ＶA ，ＶB は分圧され、アナログスイッチＳ1
〜Ｓ9 の入力端にそれぞれ電位Ｖ8 〜Ｖ0 が生ずる。バ
ッファ１８，１９はそれぞれ図１のスイッチング制御信
号Ｑ0 ，Ｑ10によって電位の組（ＶA ，ＶB ）として
（ＶD2，ＶS2）または（ＶS2，ＶD2）を与える。ＶD2，
ＶS2は例えばそれぞれ５ボルト及び０ボルトとして与え
られる。
【００１５】さて、抵抗Ｒ1 〜Ｒ11は以下の様に定めら
れる。まず、電位Ｖ8 が、
れる。まず、電位Ｖ8 が、
【００１６】
【数１】
【００１７】となるように定める。即ち、
【００１８】
【数２】
【００１９】である。次に図４に示すように電位Ｖ8 を
中心とし、振幅が（Ｖ0 −Ｖ8 ）の絶対値に等しい正弦
波Ｗ１のうち、対称性のある１／４周期分Ｗ２を８等分
した場合に得られる電位が、電位Ｖ0 〜Ｖ8 となるよう
に抵抗を定める。ここで、（Ｖ0 −Ｖ8 ）の絶対値をＥ
として
中心とし、振幅が（Ｖ0 −Ｖ8 ）の絶対値に等しい正弦
波Ｗ１のうち、対称性のある１／４周期分Ｗ２を８等分
した場合に得られる電位が、電位Ｖ0 〜Ｖ8 となるよう
に抵抗を定める。ここで、（Ｖ0 −Ｖ8 ）の絶対値をＥ
として
【００２０】
【数３】
【００２１】の関係があるので、
【００２２】
【数４】
【００２３】として、
【００２４】
【数５】
【００２５】のように各抵抗Ｒ3 〜Ｒ10が求まる。よっ
て抵抗Ｒ11の値を定めれば、数２，数５から抵抗Ｒ1 ，
Ｒ2 の値の和を定めることができる。
て抵抗Ｒ11の値を定めれば、数２，数５から抵抗Ｒ1 ，
Ｒ2 の値の和を定めることができる。
【００２６】このように構成された荷重抵抗分圧回路１
４において、アナログスイッチＳ1〜Ｓ9 を適宜開閉す
ることにより、近似正弦波を得ることができる。まずス
イッチＳ１を開き、他のスイッチを閉じるとバッファ１
７を介して電位Ｖ8 が出力される。次にスイッチＳ２を
開き、他のスイッチを閉じると電位Ｖ7 が出力される。
今、電位ＶA として電位ＶS2を、電位ＶB として電位Ｖ
D2を、それぞれ与えると、このように順次にスイッチを
用いていくとバッファ１７から出力される電位は次第に
上昇していく。そしてスイッチＳ9 が開かれたあとは、
他のスイッチを閉じつつスイッチＳ8 ，Ｓ7 ，…，Ｓ2
，Ｓ1 と開いてゆくことによりバッファ１７から出力
される電位は次第に下降する。従ってこのようなスイッ
チの開閉をクロックＣＬＫと同期させて行えば、正弦波
の半周期に相当する近似波形が得られる。そしてこの
後、電位ＶA として電位ＶD2を、電位ＶB として電位Ｖ
S2を、それぞれ与え、先に示したのと同様にしてスイッ
チＳ1 〜Ｓ9 を開閉することにより、残り半周期の近似
波形を得ることができる。この近似波形が作る階段状の
近似正弦波Ｗ３を図５に、また図６にはこれに加えて理
想的な正弦波Ｗ１を記した。黒丸は近似正弦波Ｗ３のス
テップ部分の中央を示すものであり、これらは理想的な
正弦波Ｗ１に載っており、従来の場合のような量子化誤
差は生じていない。
４において、アナログスイッチＳ1〜Ｓ9 を適宜開閉す
ることにより、近似正弦波を得ることができる。まずス
イッチＳ１を開き、他のスイッチを閉じるとバッファ１
７を介して電位Ｖ8 が出力される。次にスイッチＳ２を
開き、他のスイッチを閉じると電位Ｖ7 が出力される。
今、電位ＶA として電位ＶS2を、電位ＶB として電位Ｖ
D2を、それぞれ与えると、このように順次にスイッチを
用いていくとバッファ１７から出力される電位は次第に
上昇していく。そしてスイッチＳ9 が開かれたあとは、
他のスイッチを閉じつつスイッチＳ8 ，Ｓ7 ，…，Ｓ2
，Ｓ1 と開いてゆくことによりバッファ１７から出力
される電位は次第に下降する。従ってこのようなスイッ
チの開閉をクロックＣＬＫと同期させて行えば、正弦波
の半周期に相当する近似波形が得られる。そしてこの
後、電位ＶA として電位ＶD2を、電位ＶB として電位Ｖ
S2を、それぞれ与え、先に示したのと同様にしてスイッ
チＳ1 〜Ｓ9 を開閉することにより、残り半周期の近似
波形を得ることができる。この近似波形が作る階段状の
近似正弦波Ｗ３を図５に、また図６にはこれに加えて理
想的な正弦波Ｗ１を記した。黒丸は近似正弦波Ｗ３のス
テップ部分の中央を示すものであり、これらは理想的な
正弦波Ｗ１に載っており、従来の場合のような量子化誤
差は生じていない。
【００２７】次に、スイッチＳ1 〜Ｓ9 をクロックＣＬ
Ｋに同期させて開閉し、また電位ＶA ，ＶB にＶD2，Ｖ
S2のいずれかを与えるかについての具体的方法について
説明する。つまりスイッチング制御信号Ｄ0 〜Ｄ10を発
生させる制御タイミング発生回路１２の動作について説
明する。
Ｋに同期させて開閉し、また電位ＶA ，ＶB にＶD2，Ｖ
S2のいずれかを与えるかについての具体的方法について
説明する。つまりスイッチング制御信号Ｄ0 〜Ｄ10を発
生させる制御タイミング発生回路１２の動作について説
明する。
【００２８】表１にスイッチＳ1 〜Ｓ9 の開閉の順序を
示す。また図２にスイッチング制御信号Ｄ0 〜Ｄ10のタ
イミングチャートを示す。表１及び図２に付けられた０
〜３１の数字はそれぞれ対応しており、表１においてこ
れらの数字が記入された欄に対応するスイッチは、図２
のこれらの数字が付されたカウント結果Ｂ0 の示すタイ
ミングで閉じることを示している。
示す。また図２にスイッチング制御信号Ｄ0 〜Ｄ10のタ
イミングチャートを示す。表１及び図２に付けられた０
〜３１の数字はそれぞれ対応しており、表１においてこ
れらの数字が記入された欄に対応するスイッチは、図２
のこれらの数字が付されたカウント結果Ｂ0 の示すタイ
ミングで閉じることを示している。
【００２９】
【表１】
【００３０】スイッチＳ1 〜Ｓ9 が閉じることにより、
荷重抵抗分圧回路１４はそれぞれ電位Ｖ8 〜Ｖ0 を出力
する。電位Ｖ8 〜Ｖ0 は数３に示す関係があるので、ス
イッチＳ1 〜Ｓ9 が２つ以上同時に閉じることなく、こ
の順に一定の時間間隔で閉じてゆくことにより
荷重抵抗分圧回路１４はそれぞれ電位Ｖ8 〜Ｖ0 を出力
する。電位Ｖ8 〜Ｖ0 は数３に示す関係があるので、ス
イッチＳ1 〜Ｓ9 が２つ以上同時に閉じることなく、こ
の順に一定の時間間隔で閉じてゆくことにより
【００３１】
【数６】
【００３２】の成立を前提として、関数ｓｉｎθ（θ＝
０〜π／２）の波形に対応した近似正弦波が得られる
（表１のコラムＩ参照）。
０〜π／２）の波形に対応した近似正弦波が得られる
（表１のコラムＩ参照）。
【００３３】関数ｓｉｎθの波形はθ＝０〜π／２，π
／２〜π，π〜３π／２，３π／２〜２πで区切られる
１／４周期において対称性があるので、スイッチＳ9 が
閉じたあとはスイッチＳ1 まで順次閉じてゆけばよい。
これによって関数ｓｉｎθ（θ＝π／２〜π）の波形に
対応した近似正弦波が得られる（表１のコラムII参
照）。ここまでのスイッチＳ1 〜Ｓ9 の開閉により、近
似正弦波の１／２周期が得られたことになる。
／２〜π，π〜３π／２，３π／２〜２πで区切られる
１／４周期において対称性があるので、スイッチＳ9 が
閉じたあとはスイッチＳ1 まで順次閉じてゆけばよい。
これによって関数ｓｉｎθ（θ＝π／２〜π）の波形に
対応した近似正弦波が得られる（表１のコラムII参
照）。ここまでのスイッチＳ1 〜Ｓ9 の開閉により、近
似正弦波の１／２周期が得られたことになる。
【００３４】次の１／２周期に対応する近似正弦波は、
表１のコラムＩ，IIで説明したスイッチＳ1 〜Ｓ9 の開
閉を繰り返すことにより実現できる。関数ｓｉｎθの波
形はθ＝０〜π，π〜２πで区切られる１／２周期にお
いて対称性を有するためである。但し、電位ＶA とＶB
は逆転し、
表１のコラムＩ，IIで説明したスイッチＳ1 〜Ｓ9 の開
閉を繰り返すことにより実現できる。関数ｓｉｎθの波
形はθ＝０〜π，π〜２πで区切られる１／２周期にお
いて対称性を有するためである。但し、電位ＶA とＶB
は逆転し、
【００３５】
【数７】
【００３６】が成立していなければならない。
【００３７】スイッチＳ1 が閉じて与えられる電位Ｖ8
は数１を満足するので、電位ＶA ，ＶB の逆転によって
電位Ｖ8 が変動することはない。従って表１のコラムII
I ，IVで示されるスイッチＳ1 〜Ｓ9 の開閉により、関
数ｓｉｎθ（θ＝π〜２π）に対応した近似正弦波を得
ることができる。
は数１を満足するので、電位ＶA ，ＶB の逆転によって
電位Ｖ8 が変動することはない。従って表１のコラムII
I ，IVで示されるスイッチＳ1 〜Ｓ9 の開閉により、関
数ｓｉｎθ（θ＝π〜２π）に対応した近似正弦波を得
ることができる。
【００３８】このようなスイッチＳ1 〜Ｓ9 の開閉動作
及び電位ＶA ，ＶB の逆転は、次式で与えられるスイッ
チング制御信号Ｄ0 〜Ｄ10によって実現できる。
及び電位ＶA ，ＶB の逆転は、次式で与えられるスイッ
チング制御信号Ｄ0 〜Ｄ10によって実現できる。
【００３９】
【数８】
【００４０】即ち、制御タイミング発生回路１２の動作
は、カウント結果Ｂ0 〜Ｂ4 から数８を満足させるスイ
ッチング制御信号Ｄ0 〜Ｄ10を生成することであり、制
御タイミング回路１２は論理ゲートを用いて容易に実現
することができる。なお、理解の容易のため図２にはカ
ウント結果Ｂ1 ，Ｂ2 の排他的論理和及びカウント結果
Ｂ2 ，Ｂ3 の排他的論理和も併記した。また、図２のタ
イミングは理想的なものであり、実際にはスイッチング
制御信号Ｄ0 〜Ｄ10は同期回路１３によって調整され、
スイッチング制御信号Ｑ0 〜Ｑ10が荷重抵抗回路１４に
与えられる。
は、カウント結果Ｂ0 〜Ｂ4 から数８を満足させるスイ
ッチング制御信号Ｄ0 〜Ｄ10を生成することであり、制
御タイミング回路１２は論理ゲートを用いて容易に実現
することができる。なお、理解の容易のため図２にはカ
ウント結果Ｂ1 ，Ｂ2 の排他的論理和及びカウント結果
Ｂ2 ，Ｂ3 の排他的論理和も併記した。また、図２のタ
イミングは理想的なものであり、実際にはスイッチング
制御信号Ｄ0 〜Ｄ10は同期回路１３によって調整され、
スイッチング制御信号Ｑ0 〜Ｑ10が荷重抵抗回路１４に
与えられる。
【００４１】スイッチング制御信号Ｄ0 〜Ｄ10は以上の
ようにして生成され、クロックＣＬＫに同期してスイッ
チＳ1 〜Ｓ9 を開閉させるため、図５に示したような近
似正弦波Ｗ３が得られる。
ようにして生成され、クロックＣＬＫに同期してスイッ
チＳ1 〜Ｓ9 を開閉させるため、図５に示したような近
似正弦波Ｗ３が得られる。
【００４２】なお、第１実施例では正弦波の対称性ある
１／４周期の波形を基にして近似正弦波を発生させてい
る旨の説明をしたが、正弦波の対称性ある１／２周期の
波形を基にして近似正弦波を発生させているとみること
もできる。また第１実施例においては正弦波の周波数の
１／４周期に対して８回のサンプリングを行っており、
３２（＝４×８）倍のオーバサンプリング比を用いてい
るが、より小さな、又はより大きなオーバサンプリング
比を用いても、回路規模に比較して低歪率、高精度の近
似正弦波を得ることができる。
１／４周期の波形を基にして近似正弦波を発生させてい
る旨の説明をしたが、正弦波の対称性ある１／２周期の
波形を基にして近似正弦波を発生させているとみること
もできる。また第１実施例においては正弦波の周波数の
１／４周期に対して８回のサンプリングを行っており、
３２（＝４×８）倍のオーバサンプリング比を用いてい
るが、より小さな、又はより大きなオーバサンプリング
比を用いても、回路規模に比較して低歪率、高精度の近
似正弦波を得ることができる。
【００４３】上記実施例で説明した近似正弦波Ｗ３はそ
の後ローパスフィルタ１５へ伝えられ、高周波成分が除
去される。ローパスフィルタ１５としてその通過制限領
域が可変であるフィルタを用いれば、発生すべき正弦波
の周波数を増大、減少させるためにクロックＣＬＫの周
波数を増大、減少させてもこれに対応して通過制限領域
を変化させて周波数が可変である正弦波発生回路を得る
ことができる。
の後ローパスフィルタ１５へ伝えられ、高周波成分が除
去される。ローパスフィルタ１５としてその通過制限領
域が可変であるフィルタを用いれば、発生すべき正弦波
の周波数を増大、減少させるためにクロックＣＬＫの周
波数を増大、減少させてもこれに対応して通過制限領域
を変化させて周波数が可変である正弦波発生回路を得る
ことができる。
【００４４】ローパスフィルタ１５としてスイッチトキ
ャパシタを用いれば、そのスイッチング周波数を制御す
ることによりその通過制限領域を変化させることができ
る。特にスイッチトキャパシタはその伝送特性において
伝送零点を有し、これに対応する周波数、つまり伝送さ
れない信号成分の周波数はスイッチング周波数の１／２
の周波数と等しい。従ってクロックＣＬＫの周波数ｆCL
K の２倍の周波数でスイッチトキャパシタをスイッチン
グすることにより、ローパスフィルタ１５の伝送零点の
周波数はクロックＣＬＫの周波数ｆCLK に等しくなって
近似正弦波の高周波を良好に除去することができる。
ャパシタを用いれば、そのスイッチング周波数を制御す
ることによりその通過制限領域を変化させることができ
る。特にスイッチトキャパシタはその伝送特性において
伝送零点を有し、これに対応する周波数、つまり伝送さ
れない信号成分の周波数はスイッチング周波数の１／２
の周波数と等しい。従ってクロックＣＬＫの周波数ｆCL
K の２倍の周波数でスイッチトキャパシタをスイッチン
グすることにより、ローパスフィルタ１５の伝送零点の
周波数はクロックＣＬＫの周波数ｆCLK に等しくなって
近似正弦波の高周波を良好に除去することができる。
【００４５】この目的のため、周波数が２ｆCLK である
原クロック信号ＲＣＬをローパスフィルタ１５に与え、
またこれを分周器１６によって１／２に分周して周波数
がｆCLK のクロックＣＬＫをカウンタ１１、同期回路１
３のそれぞれに与えている。従って発生させるべき正弦
波の周波数を増大させる場合には原クロック信号ＲＣＬ
の周波数を増大させ、クロックＣＬＫの周波数を増大さ
せればよく、この場合には原クロック信号ＲＣＬの周波
数の増大に従ってローパスフィルタの伝送零点の周波数
も増大する。発生させるべき正弦波の周波数を減少させ
る場合も同様である。従って発生させるべき正弦波の周
波数は原クロック信号の周波数によって制御することが
でき、その増大減少にかかわらず高周波成分は良好に除
去される。
原クロック信号ＲＣＬをローパスフィルタ１５に与え、
またこれを分周器１６によって１／２に分周して周波数
がｆCLK のクロックＣＬＫをカウンタ１１、同期回路１
３のそれぞれに与えている。従って発生させるべき正弦
波の周波数を増大させる場合には原クロック信号ＲＣＬ
の周波数を増大させ、クロックＣＬＫの周波数を増大さ
せればよく、この場合には原クロック信号ＲＣＬの周波
数の増大に従ってローパスフィルタの伝送零点の周波数
も増大する。発生させるべき正弦波の周波数を減少させ
る場合も同様である。従って発生させるべき正弦波の周
波数は原クロック信号の周波数によって制御することが
でき、その増大減少にかかわらず高周波成分は良好に除
去される。
【００４６】なお、抵抗Ｒ2 ，Ｒ3 が接続される点は、
図１に示すようにキャパシタ２０を介して接地すること
が望ましい。電位ＶA ，ＶB を切替える際に生じるパル
スノイズを除去するためである。
図１に示すようにキャパシタ２０を介して接地すること
が望ましい。電位ＶA ，ＶB を切替える際に生じるパル
スノイズを除去するためである。
【００４７】また荷重抵抗回路１４ではアナログ電位を
発生するので、これに用いる電位ＶD2，ＶS2を与える電
源は、カウンタ１１、制御タイミング発生回路１２、同
期回路１３などのディジタル回路に用いる電位ＶD2，Ｖ
S2を与える電源とは異なるものを用いることが望まし
い。
発生するので、これに用いる電位ＶD2，ＶS2を与える電
源は、カウンタ１１、制御タイミング発生回路１２、同
期回路１３などのディジタル回路に用いる電位ＶD2，Ｖ
S2を与える電源とは異なるものを用いることが望まし
い。
【００４８】
【発明の効果】以上のようにこの発明によれば所定の電
位差が荷重抵抗分圧回路において正弦波に対応した複数
の電位に分圧され、これらの電位がクロックパルスによ
って開閉するスイッチを介して順次読み出されるため、
量子化誤差の小さな階段状の近似正弦波を得ることがで
きる。また近似正弦波の高周波成分を抑制するローパス
フィルタの通過制限領域はクロックパルスの周波数に対
応して移動するため、クロックパルスの周波数を高めて
発生すべき正弦波の周波数を高めても、その高周波成分
を良好に抑制することができる。
位差が荷重抵抗分圧回路において正弦波に対応した複数
の電位に分圧され、これらの電位がクロックパルスによ
って開閉するスイッチを介して順次読み出されるため、
量子化誤差の小さな階段状の近似正弦波を得ることがで
きる。また近似正弦波の高周波成分を抑制するローパス
フィルタの通過制限領域はクロックパルスの周波数に対
応して移動するため、クロックパルスの周波数を高めて
発生すべき正弦波の周波数を高めても、その高周波成分
を良好に抑制することができる。
【００４９】従って高精度で低歪率の正弦波を発生させ
ることができ、また発生する正弦波の周波数が可変であ
る正弦波発生回路を得ることができる。
ることができ、また発生する正弦波の周波数が可変であ
る正弦波発生回路を得ることができる。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の一実施例を説明するタイミングチャ
ートである。
ートである。
【図３】荷重抵抗回路１４の主要部を示す回路図であ
る。
る。
【図４】この発明の一実施例を説明するグラフである。
【図５】この発明の一実施例を説明するグラフである。
【図６】この発明の一実施例を説明するグラフである。
【図７】ローパスフィルタ１５の伝送特性を示すグラフ
である。
である。
【図８】従来の技術を示す回路図である。
【図９】従来の技術を説明するグラフである。
ＣＬＫ クロックパルス ｆCLK クロックパルスの周波数 １１ カウンタ １２ 制御タイミング発生回路 １４ 荷重抵抗発生回路 １５ ローパスフィルタ Ｄ0 〜Ｄ10，Ｑ0 〜Ｑ10 スイッチング制御信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年５月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図８に従来の正弦波発生回路の構成を示
す。５ビットカウンタ１はクロックＣＬＫをカウント
し、カウント結果Ｂ0 〜Ｂ4 をアドレスＡ0 〜Ａ4 とし
てＲＯＭ２に与える。ＲＯＭ２にはあらかじめ正弦波を
近似する４ビットデータが記憶されており、アドレスＡ
0 〜Ａ4 によって指定された４ビットデータＤ0 〜Ｄ3
が出力される。これらのデータは４ビットフリップフロ
ップ３を介して信号Ｑ0 〜Ｑ3 となってＤ／Ａ変換器４
に入力され、Ｄ／Ａ変換器４からはアナログ電圧が出力
される。これをローパスフィルタ５によって高周波雑音
を抑圧する。つまりＲＯＭ２に記憶された正弦波を近似
する４ビットのデータがクロックＣＬＫに従って順次読
み出されてＤ／Ａ変換され、ローパスフィルタ５を介し
て正弦波を発生させている。
す。５ビットカウンタ１はクロックＣＬＫをカウント
し、カウント結果Ｂ0 〜Ｂ4 をアドレスＡ0 〜Ａ4 とし
てＲＯＭ２に与える。ＲＯＭ２にはあらかじめ正弦波を
近似する４ビットデータが記憶されており、アドレスＡ
0 〜Ａ4 によって指定された４ビットデータＤ0 〜Ｄ3
が出力される。これらのデータは４ビットフリップフロ
ップ３を介して信号Ｑ0 〜Ｑ3 となってＤ／Ａ変換器４
に入力され、Ｄ／Ａ変換器４からはアナログ電圧が出力
される。これをローパスフィルタ５によって高周波雑音
を抑圧する。つまりＲＯＭ２に記憶された正弦波を近似
する４ビットのデータがクロックＣＬＫに従って順次読
み出されてＤ／Ａ変換され、ローパスフィルタ５を介し
て正弦波を発生させている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】カウント結果Ｂ0 乃至Ｂ4 は制御タイミン
グ発生回路１２に入力され、後述する構成及び動作によ
ってスイッチング制御信号Ｄ0 〜Ｄ10を発生する。これ
は同期回路１３によって、制御タイミング発生回路１２
内での遅延が整理され、スイッチング制御信号Ｑ0 〜Ｑ
10となって荷重抵抗分圧回路１４に入力される。
グ発生回路１２に入力され、後述する構成及び動作によ
ってスイッチング制御信号Ｄ0 〜Ｄ10を発生する。これ
は同期回路１３によって、制御タイミング発生回路１２
内での遅延が整理され、スイッチング制御信号Ｑ0 〜Ｑ
10となって荷重抵抗分圧回路１４に入力される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】アナログスイッチＳ1 〜Ｓ9 の出力端はバ
ッファ１７の入力端に共通して接続されており、バッフ
ァ１７の出力端からは後述するように階段状の近似正弦
波出力が得られる（図７）。アナログスイッチＳ1 〜Ｓ
9 のゲートは図１のスイッチング制御信号Ｑ1 〜Ｑ9 が
入力される。
ッファ１７の入力端に共通して接続されており、バッフ
ァ１７の出力端からは後述するように階段状の近似正弦
波出力が得られる（図７）。アナログスイッチＳ1 〜Ｓ
9 のゲートは図１のスイッチング制御信号Ｑ1 〜Ｑ9 が
入力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】また荷重抵抗回路１４ではアナログ電位を
発生するので、これに用いる電位ＶD2，ＶS2を与える電
源は、カウンタ１１、制御タイミング発生回路１２、同
期回路１３などのディジタル回路に用いる電位ＶD1，Ｖ
S1を与える電源とは異なるものを用いることが望まし
い。
発生するので、これに用いる電位ＶD2，ＶS2を与える電
源は、カウンタ１１、制御タイミング発生回路１２、同
期回路１３などのディジタル回路に用いる電位ＶD1，Ｖ
S1を与える電源とは異なるものを用いることが望まし
い。
Claims (2)
- 【請求項１】第１周波数を有するクロックパルスから、
第２周波数を有する近似正弦波を発生する発振回路と、 前記発振回路に接続され、前記第１周波数に対応した通
過制限領域を有して前記近似正弦波を濾波するローパス
フィルタと、 を備え、 前記第１周波数は可変であり、前記ローバスフィルタの
前記通過制限領域は前記第１周波数の変化に応じて変化
する正弦波発生回路。 - 【請求項２】荷重抵抗分圧回路と、 前記荷重抵抗分圧回路を制御する制御手段と、 前記近似正弦波を濾波するローパスフィルタと、 を備える正弦波発生回路であって、 前記制御手段は第１周波数を有するクロックパルスから
スイッチング制御信号を生成し、 前記荷重抵抗分圧回路は前記スイッチング制御信号を受
けて所定の電位差を分圧して複数の対応電位を発生し、
前記クロックパルスに同期して前記対応電位を順次引き
出して第２周波数を有する近似正弦波を発生する、正弦
波発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000228A JPH05183341A (ja) | 1992-01-06 | 1992-01-06 | 正弦波発生回路 |
| US07/894,645 US5504445A (en) | 1992-01-06 | 1992-06-05 | Sine wave generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000228A JPH05183341A (ja) | 1992-01-06 | 1992-01-06 | 正弦波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183341A true JPH05183341A (ja) | 1993-07-23 |
Family
ID=11468107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000228A Pending JPH05183341A (ja) | 1992-01-06 | 1992-01-06 | 正弦波発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5504445A (ja) |
| JP (1) | JPH05183341A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486797A (en) * | 1994-08-04 | 1996-01-23 | Uniden Corporation | Integrated port selection circuit for high frequency signal |
| US7019567B2 (en) | 2003-04-30 | 2006-03-28 | Sony Corporation | Sine wave generation circuit |
| JP2008194520A (ja) * | 2008-05-21 | 2008-08-28 | Hirose Electric Co Ltd | 干渉波装置とそれに用いる正弦波発生回路 |
| US7468714B2 (en) | 1998-09-04 | 2008-12-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010016019A2 (en) * | 2008-08-07 | 2010-02-11 | Nxp B.V. | Signal generation method and apparatus and test method and system using the same |
| KR102142628B1 (ko) * | 2019-07-30 | 2020-09-14 | 현대오트론 주식회사 | 레졸버 센서의 구동신호를 구현하기 위한 방법 및 이를 위한 장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484777A (en) * | 1965-06-29 | 1969-12-16 | Us Navy | Linear interpolator circuit |
| US3657657A (en) * | 1970-08-03 | 1972-04-18 | William T Jefferson | Digital sine wave generator |
| US3838414A (en) * | 1972-08-03 | 1974-09-24 | Motorola Inc | Digital wave synthesizer |
| US3992680A (en) * | 1975-07-30 | 1976-11-16 | Fischer & Porter Co. | Precision test frequency generator |
| US4205241A (en) * | 1979-03-13 | 1980-05-27 | Fisher Charles B | Quantized modulation systems |
| US4368432A (en) * | 1980-11-12 | 1983-01-11 | Siemens Corporation | Sine wave generator for different frequencies |
| JPS592216B2 (ja) * | 1980-11-28 | 1984-01-17 | ヤマハ株式会社 | Ｆｍステレオ復調回路 |
| JPS5920302B2 (ja) * | 1980-12-01 | 1984-05-12 | ヤマハ株式会社 | パイロツト信号打消回路 |
| EP0079332A1 (en) * | 1981-05-18 | 1983-05-25 | Mostek Corporation | Circuit for generating analog signals |
| DE3446307A1 (de) * | 1983-12-21 | 1985-07-04 | Honeywell Gmbh, 6050 Offenbach | Verfahren und schaltungsanordnung zur erzeugung von sinusschwingungen |
| JPH01286504A (ja) * | 1988-05-13 | 1989-11-17 | Fujitsu Ltd | 正弦波発生回路 |
| US5121069A (en) * | 1988-12-16 | 1992-06-09 | Siemens Transmission Systems, Inc. | Low frequency sinewave generator |
| US5111072A (en) * | 1990-08-29 | 1992-05-05 | Ncr Corporation | Sample-and-hold switch with low on resistance and reduced charge injection |
| US5130571A (en) * | 1990-08-29 | 1992-07-14 | Ventritex | Optimizing speed and charge injection parameters of a switched capacitor circuit |
-
1992
- 1992-01-06 JP JP4000228A patent/JPH05183341A/ja active Pending
- 1992-06-05 US US07/894,645 patent/US5504445A/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486797A (en) * | 1994-08-04 | 1996-01-23 | Uniden Corporation | Integrated port selection circuit for high frequency signal |
| US7683859B2 (en) | 1998-09-04 | 2010-03-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7468714B2 (en) | 1998-09-04 | 2008-12-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7649511B2 (en) | 1998-09-04 | 2010-01-19 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7652643B2 (en) | 1998-09-04 | 2010-01-26 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7701418B2 (en) | 1998-09-04 | 2010-04-20 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7701417B2 (en) | 1998-09-04 | 2010-04-20 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7705807B2 (en) | 1998-09-04 | 2010-04-27 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7724214B2 (en) | 1998-09-04 | 2010-05-25 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7728793B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7728794B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7728795B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
| US7019567B2 (en) | 2003-04-30 | 2006-03-28 | Sony Corporation | Sine wave generation circuit |
| JP2008194520A (ja) * | 2008-05-21 | 2008-08-28 | Hirose Electric Co Ltd | 干渉波装置とそれに用いる正弦波発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5504445A (en) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6850177B2 (en) | Digital to analog convertor | |
| US4368432A (en) | Sine wave generator for different frequencies | |
| US6509771B1 (en) | Enhanced operational frequency for a precise and programmable duty cycle generator | |
| JPH05183341A (ja) | 正弦波発生回路 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JP6254304B2 (ja) | 容量性要素を使用して位相補間器の線形性を改善すること | |
| EP0614158B1 (en) | Frequency synthesizer | |
| KR100713604B1 (ko) | 클록신호 타이밍 조정을 위한 지연 회로를 갖는 디지털 회로 | |
| US5180987A (en) | DC-to-AC symmetrical sine wave generator | |
| JPS60201724A (ja) | デイジタル形電圧制御発振器 | |
| JP2003110364A (ja) | 信号波形生成出力装置 | |
| JP3578325B2 (ja) | 信号補間回路 | |
| JPH06224708A (ja) | パルス幅変調回路 | |
| US20040135612A1 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JPH04313901A (ja) | 波形生成装置 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JPH0621783A (ja) | 三角波発振回路及び制御方法 | |
| JPS60190029A (ja) | デイジタルパルス幅変調回路 | |
| JPH0730421A (ja) | Ｄ／ａ変換器 | |
| JPH09186563A (ja) | 信号生成回路およびその方法 | |
| JPH03207114A (ja) | レベル識別回路 | |
| JP2002314424A (ja) | デジタル・アナログ変換回路 | |
| JPS61288603A (ja) | 周波数合成器 | |
| JPH0563783A (ja) | Ｄｔｍｆ信号発生回路 | |
| JP2004357169A (ja) | 可変抵抗回路 |