JPH04313901A - 波形生成装置 - Google Patents
波形生成装置Info
- Publication number
- JPH04313901A JPH04313901A JP7920691A JP7920691A JPH04313901A JP H04313901 A JPH04313901 A JP H04313901A JP 7920691 A JP7920691 A JP 7920691A JP 7920691 A JP7920691 A JP 7920691A JP H04313901 A JPH04313901 A JP H04313901A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- waveform
- amplitude
- generation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000013507 mapping Methods 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、ディジタル処理による
ベースバンド波形信号を生成する波形生成装置に関する
ものである。
ベースバンド波形信号を生成する波形生成装置に関する
ものである。
【0002】
【従来の技術】従来、この種の波形生成装置は、ROM
,D/Aコンバータ,論理回路等で構成されたROM−
Look Up方式が、唯一、モノリシックIC化で
きる方式であり、この方式に基づいた波形生成装置が最
も多く用いられている。図4に、ROM−Look
Up方式で構成された従来の波形生成装置の回路構成を
示す。同図において、41はディジタル信号入力端子、
42はクロック入力端子、43は入力したディジタル信
号を位相の同相成分を示すI信号と直交成分を示すQ信
号とに分離するマッピング回路、44は分周回路、45
はマッピング回路クロック入力信号、46はIチャネル
ディジタル送信信号、47はQチャネルディジタル送信
信号、48はシフトレジスタ用クロック、49はIチャ
ネル用シフトレジスタ、50はQチャネル用シフトレジ
スタである。また、51はIチャネル用シフトレジスタ
49によりパラレルに変換されたパラレル信号、52は
1シンボル内を時分割するオーバーサンプルクロック、
53はQチャネル用シフトレジスタ50によりパレレル
に変換されたパラレル信号、54はIチャネル波形生成
用ROM、55はQチャネル波形生成用ROM、56は
ディジタル信号で表されるIチャネルベースバンド波形
信号、57はディジタル信号で表されるQチャネルベー
スバンド波形信号である。また、58はIチャネルD/
Aコンバータ、59はQチャネルD/Aコンバータ、6
0はIチャネルベースバンド波形信号56をアナログ信
号に変換した信号、61はQチャネルベースバンド波形
信号57をアナログ信号に変換した信号、62はIチャ
ネルスムージングフィルタ、63はQチャネルスムージ
ングフィルタ、64はIチャネルベースバンド波形信号
、65はQチャネルベースバンド波形信号である。
,D/Aコンバータ,論理回路等で構成されたROM−
Look Up方式が、唯一、モノリシックIC化で
きる方式であり、この方式に基づいた波形生成装置が最
も多く用いられている。図4に、ROM−Look
Up方式で構成された従来の波形生成装置の回路構成を
示す。同図において、41はディジタル信号入力端子、
42はクロック入力端子、43は入力したディジタル信
号を位相の同相成分を示すI信号と直交成分を示すQ信
号とに分離するマッピング回路、44は分周回路、45
はマッピング回路クロック入力信号、46はIチャネル
ディジタル送信信号、47はQチャネルディジタル送信
信号、48はシフトレジスタ用クロック、49はIチャ
ネル用シフトレジスタ、50はQチャネル用シフトレジ
スタである。また、51はIチャネル用シフトレジスタ
49によりパラレルに変換されたパラレル信号、52は
1シンボル内を時分割するオーバーサンプルクロック、
53はQチャネル用シフトレジスタ50によりパレレル
に変換されたパラレル信号、54はIチャネル波形生成
用ROM、55はQチャネル波形生成用ROM、56は
ディジタル信号で表されるIチャネルベースバンド波形
信号、57はディジタル信号で表されるQチャネルベー
スバンド波形信号である。また、58はIチャネルD/
Aコンバータ、59はQチャネルD/Aコンバータ、6
0はIチャネルベースバンド波形信号56をアナログ信
号に変換した信号、61はQチャネルベースバンド波形
信号57をアナログ信号に変換した信号、62はIチャ
ネルスムージングフィルタ、63はQチャネルスムージ
ングフィルタ、64はIチャネルベースバンド波形信号
、65はQチャネルベースバンド波形信号である。
【0003】次に、以上のように構成された従来の波形
生成装置の動作について説明する。ディジタル入力信号
41は、マッピング回路43において変調方式に応じN
ビットのパラレル信号に変換された後、差動符号化,グ
レイ符号化等の符号化が行われ、Iチャネル信号46,
Qチャネル信号47として出力される。一方、クロック
端子42からはディジタル入力信号41の伝送速度のK
(Kは整数)倍のクロックが入力され、分周回路44に
よりマッピング回路用クロック45,シフトレジスタ用
クロック48,オーバーサンプルクロック52が発生さ
れる。シリアルなIチャネル信号46は、シフトレジス
タ49によりパラレル信号51に変換され、波形生成用
ROM54のアドレスを指定する。また、シリアルなQ
チャネル信号47も、同様に、シフトレジスタ50によ
りパラレル信号53に変換され、Qチャネル波形生成用
ROM55のアドレスを指定する。パラレル信号51と
オーバーサンプルクロック52とによりアドレス指定さ
れたROM54は、このROM54に書き込まれている
波形を示すディジタルデータ信号(M値)56を出力す
る。ディジタルデータ信号56は、D/Aコンバータ5
8によりアナログ信号60に変換される。このアナログ
信号60は、標本化雑音を含むため、スムージングフィ
ルタ62を通してこれらの雑音が除去されて、Iチャネ
ルベースバンド波形信号64として出力される。
生成装置の動作について説明する。ディジタル入力信号
41は、マッピング回路43において変調方式に応じN
ビットのパラレル信号に変換された後、差動符号化,グ
レイ符号化等の符号化が行われ、Iチャネル信号46,
Qチャネル信号47として出力される。一方、クロック
端子42からはディジタル入力信号41の伝送速度のK
(Kは整数)倍のクロックが入力され、分周回路44に
よりマッピング回路用クロック45,シフトレジスタ用
クロック48,オーバーサンプルクロック52が発生さ
れる。シリアルなIチャネル信号46は、シフトレジス
タ49によりパラレル信号51に変換され、波形生成用
ROM54のアドレスを指定する。また、シリアルなQ
チャネル信号47も、同様に、シフトレジスタ50によ
りパラレル信号53に変換され、Qチャネル波形生成用
ROM55のアドレスを指定する。パラレル信号51と
オーバーサンプルクロック52とによりアドレス指定さ
れたROM54は、このROM54に書き込まれている
波形を示すディジタルデータ信号(M値)56を出力す
る。ディジタルデータ信号56は、D/Aコンバータ5
8によりアナログ信号60に変換される。このアナログ
信号60は、標本化雑音を含むため、スムージングフィ
ルタ62を通してこれらの雑音が除去されて、Iチャネ
ルベースバンド波形信号64として出力される。
【0004】同様に、パラレル信号53とオーバーサン
プルクロック52とによりアドレス指定された波形生成
用ROM55も、このROM55に書き込まれている波
形を示すディジタルデータ信号(M値)57を出力する
。ディジタルデータ信号57は、D/Aコンバータ59
によりアナログ信号61に変換された後、スムージング
フィルタ63を通して雑音が除去され、Iチャネルベー
スバンド波形65として出力される。
プルクロック52とによりアドレス指定された波形生成
用ROM55も、このROM55に書き込まれている波
形を示すディジタルデータ信号(M値)57を出力する
。ディジタルデータ信号57は、D/Aコンバータ59
によりアナログ信号61に変換された後、スムージング
フィルタ63を通して雑音が除去され、Iチャネルベー
スバンド波形65として出力される。
【0005】
【発明が解決しようとする課題】従来の波形生成装置は
、上述のように構成されているので、高精度のベースバ
ンド波形信号を得る場合、生成される波形データ(M値
)を格納するROMの容量を大にする必要があり、この
結果、この波形生成装置を構成する直交変調用波形生成
回路等が極めて大規模となり消費電力が多くなるととも
に、高精度のD/Aコンバータが必要となり高価になる
等の欠点があった。
、上述のように構成されているので、高精度のベースバ
ンド波形信号を得る場合、生成される波形データ(M値
)を格納するROMの容量を大にする必要があり、この
結果、この波形生成装置を構成する直交変調用波形生成
回路等が極めて大規模となり消費電力が多くなるととも
に、高精度のD/Aコンバータが必要となり高価になる
等の欠点があった。
【0006】
【課題を解決するための手段】このような課題を解決す
るために、本発明に係る波形生成装置の第1発明は、は
、シリアル・パラレル変換回路,差動符号化回路および
符号割当回路からなるマッピング回路と、波形の振幅生
成を行う振幅生成回路とを備えたものである。また、第
2発明は、振幅生成回路は演算増幅回路,コンデンサお
よびスイッチからなるスイッチトキャパシタ回路で構成
され、この回路の制御により入力信号の同相成分を示す
I信号および直交成分を示すQ信号の振幅生成を行うよ
うにしたものである。また、第3発明は、振幅生成回路
は直交する2つ以上の同相成分信号および直交成分信号
の振幅生成を行うとともに、振幅生成する信号レベルが
2つ以上のM値をスイッチトキャパシタ回路内の演算増
幅回路の入力端子に接続されたコンデンサの容量値と演
算増幅回路の帰還容量値との容量比により求めるように
したものである。また、第4発明は、スイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
1つまたは2つの素子で構成される基本回路をQ個並列
または直列に接続することにより容量比を可変に設定で
きるようにしたものである。
るために、本発明に係る波形生成装置の第1発明は、は
、シリアル・パラレル変換回路,差動符号化回路および
符号割当回路からなるマッピング回路と、波形の振幅生
成を行う振幅生成回路とを備えたものである。また、第
2発明は、振幅生成回路は演算増幅回路,コンデンサお
よびスイッチからなるスイッチトキャパシタ回路で構成
され、この回路の制御により入力信号の同相成分を示す
I信号および直交成分を示すQ信号の振幅生成を行うよ
うにしたものである。また、第3発明は、振幅生成回路
は直交する2つ以上の同相成分信号および直交成分信号
の振幅生成を行うとともに、振幅生成する信号レベルが
2つ以上のM値をスイッチトキャパシタ回路内の演算増
幅回路の入力端子に接続されたコンデンサの容量値と演
算増幅回路の帰還容量値との容量比により求めるように
したものである。また、第4発明は、スイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
1つまたは2つの素子で構成される基本回路をQ個並列
または直列に接続することにより容量比を可変に設定で
きるようにしたものである。
【0007】
【作用】従って、本発明は、直交するI信号,Q信号の
それぞれにおいて2つ以上の信号レベルを波形振幅する
場合、従来例のように波形データ(M値)をROMに格
納するような方式ではなく、スイッチトキャパシタ回路
内の各容量の容量比で実現されることから、回路規模が
小となって低消費電力化が可能になるとともに、高精度
の装置が得られる。
それぞれにおいて2つ以上の信号レベルを波形振幅する
場合、従来例のように波形データ(M値)をROMに格
納するような方式ではなく、スイッチトキャパシタ回路
内の各容量の容量比で実現されることから、回路規模が
小となって低消費電力化が可能になるとともに、高精度
の装置が得られる。
【0008】
【実施例】以下、本発明について図面を参照して説明す
る。図1は本発明の波形生成装置の一実施例を示すブロ
ック図である。同図において、1はシリアルのディジタ
ル信号を入力するディジタル入力信号端子、2はマッピ
ング回路、3はI信号の電圧変化状態をNビットで示す
I信号電圧表示信号、4はQ信号の電圧変化状態をNビ
ットで示すQ信号電圧表示信号、5は信号3に基づきス
イッチトキャパシタ回路(以下、SC回路)からなるI
信号生成回路9を制御するための信号を生成する制御回
路、7はその制御信号、6は信号4に基づきSC回路か
らなるQ信号生成回路10を制御するための信号を生成
する制御回路、8はその制御信号、9は制御信号7に応
じてM値の電圧値のI信号出力をSC回路により作成す
るI信号生成回路、10は制御信号7に応じてM値の電
圧値のQ信号出力をSC回路により作成するQ信号生成
回路、11はI信号、12はQ信号である。
る。図1は本発明の波形生成装置の一実施例を示すブロ
ック図である。同図において、1はシリアルのディジタ
ル信号を入力するディジタル入力信号端子、2はマッピ
ング回路、3はI信号の電圧変化状態をNビットで示す
I信号電圧表示信号、4はQ信号の電圧変化状態をNビ
ットで示すQ信号電圧表示信号、5は信号3に基づきス
イッチトキャパシタ回路(以下、SC回路)からなるI
信号生成回路9を制御するための信号を生成する制御回
路、7はその制御信号、6は信号4に基づきSC回路か
らなるQ信号生成回路10を制御するための信号を生成
する制御回路、8はその制御信号、9は制御信号7に応
じてM値の電圧値のI信号出力をSC回路により作成す
るI信号生成回路、10は制御信号7に応じてM値の電
圧値のQ信号出力をSC回路により作成するQ信号生成
回路、11はI信号、12はQ信号である。
【0009】そして、端子1から入力されたシリアルの
ディジタル信号は、マッピング回路2でIチャネル,Q
チャネルにそれぞれシリアル/パラレル変換された後、
差動符号化,グレイ符号化が行われ、1つの位相信号点
をNビットにより指定する。ここで、説明をより具体的
に行うために、信号が図5で示すような位相点をとるも
のと仮定する。この位相信号点の配置の場合、図1の信
号3,4は3ビットとなり、この結果、8通り(23
=8)の値を指定できることになる。この8通りの値を
受けて制御回路5,6は、SC回路からなるI信号生成
回路9およびQ信号生成回路10のスイッチを制御し、
I信号11,Q信号12を生成する。
ディジタル信号は、マッピング回路2でIチャネル,Q
チャネルにそれぞれシリアル/パラレル変換された後、
差動符号化,グレイ符号化が行われ、1つの位相信号点
をNビットにより指定する。ここで、説明をより具体的
に行うために、信号が図5で示すような位相点をとるも
のと仮定する。この位相信号点の配置の場合、図1の信
号3,4は3ビットとなり、この結果、8通り(23
=8)の値を指定できることになる。この8通りの値を
受けて制御回路5,6は、SC回路からなるI信号生成
回路9およびQ信号生成回路10のスイッチを制御し、
I信号11,Q信号12を生成する。
【0010】図5に示すような位相信号点に配置の場合
のI信号生成回路9およびQ信号生成回路を構成するS
C回路の構成を図2に示す。図2において、21は電圧
Viを供給する定電圧源、22〜24.28〜30はト
ランスミッションゲートで構成されるアナログスイッチ
、25〜27は入力コンデンサ、31は帰還コンデンサ
、32は演算増幅回路(オペアンプ)、33は出力信号
である。
のI信号生成回路9およびQ信号生成回路を構成するS
C回路の構成を図2に示す。図2において、21は電圧
Viを供給する定電圧源、22〜24.28〜30はト
ランスミッションゲートで構成されるアナログスイッチ
、25〜27は入力コンデンサ、31は帰還コンデンサ
、32は演算増幅回路(オペアンプ)、33は出力信号
である。
【0011】出力信号33の電圧をV0 (n),コン
デンサ31,25,26,27の容量比をそれぞれ1:
a:b:cとすると、出力電圧V0 (n)は、 V
0 (n)=V0 (n−1)±a×Vi ±b×Vi
±c×Vi ・・・(1) で表現される。なお、±の符号は、それぞれのコンデン
サの前後に配置されたアナログスイッチの制御の方法で
決定される。
デンサ31,25,26,27の容量比をそれぞれ1:
a:b:cとすると、出力電圧V0 (n)は、 V
0 (n)=V0 (n−1)±a×Vi ±b×Vi
±c×Vi ・・・(1) で表現される。なお、±の符号は、それぞれのコンデン
サの前後に配置されたアナログスイッチの制御の方法で
決定される。
【0012】式(1) を変形すると、 V0 (n
)−V0 (n−1)=(±a±b±c)Vi ・・・
・・・・(2) となり、式(2) の左辺は、1シンボル毎の電圧の変
化量を示すことになる。
)−V0 (n−1)=(±a±b±c)Vi ・・・
・・・・(2) となり、式(2) の左辺は、1シンボル毎の電圧の変
化量を示すことになる。
【0013】これを図5を用いて説明すると、或る位相
信号点から他の位相信号点へ信号が遷移した際の遷移前
後の信号を結んだ直線の同相軸(または直交軸)への射
影を表している。図6から明らかなように、8角形の頂
点を全て相互に直線で結んだものの射影は、0,A,B
,Cの4値で表される。このA,B,CがA=aVi
・・・・・・・・・・(3)B=bVi ・・・・・・
・・・・(4)C=cVi ・・・・・・・・・・(5
)となるように、容量比a,b,cを設定すれば、出力
電圧変化0の場合も含めて出力信号電圧に変化を与える
ことができ、I信号(またはQ信号)の生成が可能にな
る。なお、この電圧の変化は増減の2通り存在するが、
コンデンサの前後のスイッチの制御によってコンデンサ
に蓄積される電荷の極性を反転させることで実現される
。またΦ1,Φ2の2相クロック信号によりスイッチを
制御した時の信号電圧の変化量を表1に示す。
信号点から他の位相信号点へ信号が遷移した際の遷移前
後の信号を結んだ直線の同相軸(または直交軸)への射
影を表している。図6から明らかなように、8角形の頂
点を全て相互に直線で結んだものの射影は、0,A,B
,Cの4値で表される。このA,B,CがA=aVi
・・・・・・・・・・(3)B=bVi ・・・・・・
・・・・(4)C=cVi ・・・・・・・・・・(5
)となるように、容量比a,b,cを設定すれば、出力
電圧変化0の場合も含めて出力信号電圧に変化を与える
ことができ、I信号(またはQ信号)の生成が可能にな
る。なお、この電圧の変化は増減の2通り存在するが、
コンデンサの前後のスイッチの制御によってコンデンサ
に蓄積される電荷の極性を反転させることで実現される
。またΦ1,Φ2の2相クロック信号によりスイッチを
制御した時の信号電圧の変化量を表1に示す。
【0014】
【表1】
【0015】この表1に示すとおり、制御回路5,6が
SC回路の各スイッチを制御することにより、出力電圧
に変化を与えることができる。以上、図5に示すような
位相信号点が配置された場合について説明したが、位相
信号点の配置が異なってもI信号(またはQ信号)の出
力電圧変化に応じたコンデンサの数と容量比とにより、
図2と同様な波形生成回路を構成することができる。
SC回路の各スイッチを制御することにより、出力電圧
に変化を与えることができる。以上、図5に示すような
位相信号点が配置された場合について説明したが、位相
信号点の配置が異なってもI信号(またはQ信号)の出
力電圧変化に応じたコンデンサの数と容量比とにより、
図2と同様な波形生成回路を構成することができる。
【0016】また、上記の実施例においては、入力コン
デンサの容量値と、帰還コンデンサの容量値との比によ
り出力電圧を決定するような波形生成装置について説明
したが、図3に示すように、同一の容量値を有し、前後
にスイッチを有する基本回路をQ個並列または直列に並
べることにより容量値を設定するようにしても上記実施
例のものと同等の効果が得られる。すなわち、図3はこ
の波形生成装置の他の実施例を示すブロック図であり、
同図において、71は入力側基本回路、72は帰還側基
本回路、73は入力側単位容量、74は帰還側単位容量
である。このように、複数の基本回路を並列または直列
に接続した構成であるため、容量値が高精度で設定可能
となり、従って出力電圧の精度が向上する。また、1つ
の容量値を構成する基本回路グループのスイッチはそれ
ぞれ同一の動作を行うため、この動作を制御する制御回
路は同一のものとして構成できる。このように、波形生
成装置の一部をSC回路により構成したので、回路規模
が小となり、従って消費電力の抑制が可能となる。
デンサの容量値と、帰還コンデンサの容量値との比によ
り出力電圧を決定するような波形生成装置について説明
したが、図3に示すように、同一の容量値を有し、前後
にスイッチを有する基本回路をQ個並列または直列に並
べることにより容量値を設定するようにしても上記実施
例のものと同等の効果が得られる。すなわち、図3はこ
の波形生成装置の他の実施例を示すブロック図であり、
同図において、71は入力側基本回路、72は帰還側基
本回路、73は入力側単位容量、74は帰還側単位容量
である。このように、複数の基本回路を並列または直列
に接続した構成であるため、容量値が高精度で設定可能
となり、従って出力電圧の精度が向上する。また、1つ
の容量値を構成する基本回路グループのスイッチはそれ
ぞれ同一の動作を行うため、この動作を制御する制御回
路は同一のものとして構成できる。このように、波形生
成装置の一部をSC回路により構成したので、回路規模
が小となり、従って消費電力の抑制が可能となる。
【0017】
【発明の効果】以上説明したように本発明の波形生成装
置は、直交するI信号およびQ信号においてそれぞれ2
つ以上の信号レベルを、スイッチトキャパシタ回路の容
量比に基づいて波形振幅するようにしたので、波形振幅
を行うためのM値が格納されるROMが不必要となり、
従って、回路規模が小となって装置の低消費電力化,低
価格化が可能になるとともに、装置が精度良く構成でき
るという効果がある。
置は、直交するI信号およびQ信号においてそれぞれ2
つ以上の信号レベルを、スイッチトキャパシタ回路の容
量比に基づいて波形振幅するようにしたので、波形振幅
を行うためのM値が格納されるROMが不必要となり、
従って、回路規模が小となって装置の低消費電力化,低
価格化が可能になるとともに、装置が精度良く構成でき
るという効果がある。
【図1】本発明に係る波形生成装置の一実施例を示すブ
ロック図である。
ロック図である。
【図2】この波形生成装置のI信号またはQ信号の生成
回路のブロック図である。
回路のブロック図である。
【図3】この波形生成装置の他の実施例を示すブロック
図である。
図である。
【図4】従来の波形生成装置のブロック図である。
【図5】信号をベクトル表示したときのI信号成分,Q
信号成分の説明図である。
信号成分の説明図である。
【図6】本発明の波形生成装置の電圧変化量を説明する
説明図である。
説明図である。
【図7】本発明の波形生成装置を構成するマッピング回
路のブロック図である。
路のブロック図である。
1 ディジタル信号入力端子
2 マッピング回路
3 I信号電圧表示信号
4 Q信号電圧表示信号
5 制御回路
6 制御回路
7 I信号制御信号
8 Q信号制御信号
9 I信号生成回路
10 Q信号生成回路
11 1信号
12 Q信号
Claims (4)
- 【請求項1】 シリアル・パラレル変換回路,差動符
号化回路および符号割当回路からなるマッピング回路と
、波形の振幅生成を行う振幅生成回路とを備えたことを
特徴とする波形生成装置。 - 【請求項2】 請求項1記載の波形生成装置において
、前記振幅生成回路は演算増幅回路,コンデンサおよび
スイッチからなるスイッチトキャパシタ回路により構成
されこのスイッチトキャパシタ回路の制御により入力信
号の同相成分を示すI信号信号および直交成分を示すQ
信号の振幅生成を行うようにしたことを特徴とする波形
生成装置。 - 【請求項3】 請求項2記載の波形生成装置において
、前記振幅生成回路は直交する2つ以上の同相成分信号
および直交成分信号の振幅生成を行うとともに、振幅生
成する信号レベルが2つ以上のM値を前記スイッチトキ
ャパシタ回路内の演算増幅回路の入力端子に接続された
コンデンサの容量値と演算増幅回路の帰還容量値との容
量比により求めるようにしたことを特徴とする波形生成
装置。 - 【請求項4】 請求項3記載の波形生成装置において
、前記スイッチトキャシタ回路はこのスイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
1つまたは2つの素子で構成される基本回路をQ個並列
または直列に接続することにより前記容量比を可変に設
定できるようにしたことを特徴とする波形生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7920691A JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7920691A JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04313901A true JPH04313901A (ja) | 1992-11-05 |
Family
ID=13683475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7920691A Pending JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04313901A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495504A (en) * | 1992-01-30 | 1996-02-27 | Kabushiki Kaisha Toshiba | Signal generating apparatus |
-
1991
- 1991-04-11 JP JP7920691A patent/JPH04313901A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495504A (en) * | 1992-01-30 | 1996-02-27 | Kabushiki Kaisha Toshiba | Signal generating apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1992008288A1 (en) | Analog to digital converter with double folding interpolation circuitry | |
US5818377A (en) | Bipolar element averaging, digital-to-analog converter | |
US4368432A (en) | Sine wave generator for different frequencies | |
JP2001203578A (ja) | Ad変換回路 | |
Deveugele et al. | Parallel-path digital-to-analog converters for Nyquist signal generation | |
US6362766B1 (en) | Variable pulse PWM DAC method and apparatus | |
JPH04326229A (ja) | 多振幅サンプル発生装置およびその方法 | |
JP2001156638A (ja) | ディジタル−アナログ変換回路 | |
US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
JPH04313901A (ja) | 波形生成装置 | |
JP3326619B2 (ja) | Pwm回路 | |
US4851844A (en) | D/A converter with switched capacitor control | |
JP3161481B2 (ja) | インターリーブ方式のa/dコンバータのオフセット補償回路 | |
JPH05183341A (ja) | 正弦波発生回路 | |
US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
JP3474492B2 (ja) | D/a変換回路 | |
SU862353A2 (ru) | Цифровой генератор гармонических колебаний | |
JPH01229524A (ja) | D/a変換装置 | |
JPH05283937A (ja) | デジタル発振回路 | |
JPH0514153A (ja) | 二相クロツク信号発生回路 | |
SU1241409A1 (ru) | Двухфазный генератор гармонических сигналов | |
RU1797732C (ru) | Цифровой генератор трехфазных синусоидальных сигналов | |
JPS61255120A (ja) | 位相調整回路 | |
JPS6324339B2 (ja) | ||
JPS5972818A (ja) | トランスバ−サルフイルタ |