JPH04313901A - 波形生成装置 - Google Patents
波形生成装置Info
- Publication number
- JPH04313901A JPH04313901A JP7920691A JP7920691A JPH04313901A JP H04313901 A JPH04313901 A JP H04313901A JP 7920691 A JP7920691 A JP 7920691A JP 7920691 A JP7920691 A JP 7920691A JP H04313901 A JPH04313901 A JP H04313901A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- waveform
- amplitude
- generation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000013507 mapping Methods 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル処理による
ベースバンド波形信号を生成する波形生成装置に関する
ものである。
ベースバンド波形信号を生成する波形生成装置に関する
ものである。
【０００２】
【従来の技術】従来、この種の波形生成装置は、ＲＯＭ
，Ｄ／Ａコンバータ，論理回路等で構成されたＲＯＭ−
Ｌｏｏｋ Ｕｐ方式が、唯一、モノリシックＩＣ化で
きる方式であり、この方式に基づいた波形生成装置が最
も多く用いられている。図４に、ＲＯＭ−Ｌｏｏｋ
Ｕｐ方式で構成された従来の波形生成装置の回路構成を
示す。同図において、４１はディジタル信号入力端子、
４２はクロック入力端子、４３は入力したディジタル信
号を位相の同相成分を示すＩ信号と直交成分を示すＱ信
号とに分離するマッピング回路、４４は分周回路、４５
はマッピング回路クロック入力信号、４６はＩチャネル
ディジタル送信信号、４７はＱチャネルディジタル送信
信号、４８はシフトレジスタ用クロック、４９はＩチャ
ネル用シフトレジスタ、５０はＱチャネル用シフトレジ
スタである。また、５１はＩチャネル用シフトレジスタ
４９によりパラレルに変換されたパラレル信号、５２は
１シンボル内を時分割するオーバーサンプルクロック、
５３はＱチャネル用シフトレジスタ５０によりパレレル
に変換されたパラレル信号、５４はＩチャネル波形生成
用ＲＯＭ、５５はＱチャネル波形生成用ＲＯＭ、５６は
ディジタル信号で表されるＩチャネルベースバンド波形
信号、５７はディジタル信号で表されるＱチャネルベー
スバンド波形信号である。また、５８はＩチャネルＤ／
Ａコンバータ、５９はＱチャネルＤ／Ａコンバータ、６
０はＩチャネルベースバンド波形信号５６をアナログ信
号に変換した信号、６１はＱチャネルベースバンド波形
信号５７をアナログ信号に変換した信号、６２はＩチャ
ネルスムージングフィルタ、６３はＱチャネルスムージ
ングフィルタ、６４はＩチャネルベースバンド波形信号
、６５はＱチャネルベースバンド波形信号である。
，Ｄ／Ａコンバータ，論理回路等で構成されたＲＯＭ−
Ｌｏｏｋ Ｕｐ方式が、唯一、モノリシックＩＣ化で
きる方式であり、この方式に基づいた波形生成装置が最
も多く用いられている。図４に、ＲＯＭ−Ｌｏｏｋ
Ｕｐ方式で構成された従来の波形生成装置の回路構成を
示す。同図において、４１はディジタル信号入力端子、
４２はクロック入力端子、４３は入力したディジタル信
号を位相の同相成分を示すＩ信号と直交成分を示すＱ信
号とに分離するマッピング回路、４４は分周回路、４５
はマッピング回路クロック入力信号、４６はＩチャネル
ディジタル送信信号、４７はＱチャネルディジタル送信
信号、４８はシフトレジスタ用クロック、４９はＩチャ
ネル用シフトレジスタ、５０はＱチャネル用シフトレジ
スタである。また、５１はＩチャネル用シフトレジスタ
４９によりパラレルに変換されたパラレル信号、５２は
１シンボル内を時分割するオーバーサンプルクロック、
５３はＱチャネル用シフトレジスタ５０によりパレレル
に変換されたパラレル信号、５４はＩチャネル波形生成
用ＲＯＭ、５５はＱチャネル波形生成用ＲＯＭ、５６は
ディジタル信号で表されるＩチャネルベースバンド波形
信号、５７はディジタル信号で表されるＱチャネルベー
スバンド波形信号である。また、５８はＩチャネルＤ／
Ａコンバータ、５９はＱチャネルＤ／Ａコンバータ、６
０はＩチャネルベースバンド波形信号５６をアナログ信
号に変換した信号、６１はＱチャネルベースバンド波形
信号５７をアナログ信号に変換した信号、６２はＩチャ
ネルスムージングフィルタ、６３はＱチャネルスムージ
ングフィルタ、６４はＩチャネルベースバンド波形信号
、６５はＱチャネルベースバンド波形信号である。
【０００３】次に、以上のように構成された従来の波形
生成装置の動作について説明する。ディジタル入力信号
４１は、マッピング回路４３において変調方式に応じＮ
ビットのパラレル信号に変換された後、差動符号化，グ
レイ符号化等の符号化が行われ、Ｉチャネル信号４６，
Ｑチャネル信号４７として出力される。一方、クロック
端子４２からはディジタル入力信号４１の伝送速度のＫ
（Ｋは整数）倍のクロックが入力され、分周回路４４に
よりマッピング回路用クロック４５，シフトレジスタ用
クロック４８，オーバーサンプルクロック５２が発生さ
れる。シリアルなＩチャネル信号４６は、シフトレジス
タ４９によりパラレル信号５１に変換され、波形生成用
ＲＯＭ５４のアドレスを指定する。また、シリアルなＱ
チャネル信号４７も、同様に、シフトレジスタ５０によ
りパラレル信号５３に変換され、Ｑチャネル波形生成用
ＲＯＭ５５のアドレスを指定する。パラレル信号５１と
オーバーサンプルクロック５２とによりアドレス指定さ
れたＲＯＭ５４は、このＲＯＭ５４に書き込まれている
波形を示すディジタルデータ信号（Ｍ値）５６を出力す
る。ディジタルデータ信号５６は、Ｄ／Ａコンバータ５
８によりアナログ信号６０に変換される。このアナログ
信号６０は、標本化雑音を含むため、スムージングフィ
ルタ６２を通してこれらの雑音が除去されて、Ｉチャネ
ルベースバンド波形信号６４として出力される。
生成装置の動作について説明する。ディジタル入力信号
４１は、マッピング回路４３において変調方式に応じＮ
ビットのパラレル信号に変換された後、差動符号化，グ
レイ符号化等の符号化が行われ、Ｉチャネル信号４６，
Ｑチャネル信号４７として出力される。一方、クロック
端子４２からはディジタル入力信号４１の伝送速度のＫ
（Ｋは整数）倍のクロックが入力され、分周回路４４に
よりマッピング回路用クロック４５，シフトレジスタ用
クロック４８，オーバーサンプルクロック５２が発生さ
れる。シリアルなＩチャネル信号４６は、シフトレジス
タ４９によりパラレル信号５１に変換され、波形生成用
ＲＯＭ５４のアドレスを指定する。また、シリアルなＱ
チャネル信号４７も、同様に、シフトレジスタ５０によ
りパラレル信号５３に変換され、Ｑチャネル波形生成用
ＲＯＭ５５のアドレスを指定する。パラレル信号５１と
オーバーサンプルクロック５２とによりアドレス指定さ
れたＲＯＭ５４は、このＲＯＭ５４に書き込まれている
波形を示すディジタルデータ信号（Ｍ値）５６を出力す
る。ディジタルデータ信号５６は、Ｄ／Ａコンバータ５
８によりアナログ信号６０に変換される。このアナログ
信号６０は、標本化雑音を含むため、スムージングフィ
ルタ６２を通してこれらの雑音が除去されて、Ｉチャネ
ルベースバンド波形信号６４として出力される。
【０００４】同様に、パラレル信号５３とオーバーサン
プルクロック５２とによりアドレス指定された波形生成
用ＲＯＭ５５も、このＲＯＭ５５に書き込まれている波
形を示すディジタルデータ信号（Ｍ値）５７を出力する
。ディジタルデータ信号５７は、Ｄ／Ａコンバータ５９
によりアナログ信号６１に変換された後、スムージング
フィルタ６３を通して雑音が除去され、Ｉチャネルベー
スバンド波形６５として出力される。
プルクロック５２とによりアドレス指定された波形生成
用ＲＯＭ５５も、このＲＯＭ５５に書き込まれている波
形を示すディジタルデータ信号（Ｍ値）５７を出力する
。ディジタルデータ信号５７は、Ｄ／Ａコンバータ５９
によりアナログ信号６１に変換された後、スムージング
フィルタ６３を通して雑音が除去され、Ｉチャネルベー
スバンド波形６５として出力される。
【０００５】
【発明が解決しようとする課題】従来の波形生成装置は
、上述のように構成されているので、高精度のベースバ
ンド波形信号を得る場合、生成される波形データ（Ｍ値
）を格納するＲＯＭの容量を大にする必要があり、この
結果、この波形生成装置を構成する直交変調用波形生成
回路等が極めて大規模となり消費電力が多くなるととも
に、高精度のＤ／Ａコンバータが必要となり高価になる
等の欠点があった。
、上述のように構成されているので、高精度のベースバ
ンド波形信号を得る場合、生成される波形データ（Ｍ値
）を格納するＲＯＭの容量を大にする必要があり、この
結果、この波形生成装置を構成する直交変調用波形生成
回路等が極めて大規模となり消費電力が多くなるととも
に、高精度のＤ／Ａコンバータが必要となり高価になる
等の欠点があった。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために、本発明に係る波形生成装置の第１発明は、は
、シリアル・パラレル変換回路，差動符号化回路および
符号割当回路からなるマッピング回路と、波形の振幅生
成を行う振幅生成回路とを備えたものである。また、第
２発明は、振幅生成回路は演算増幅回路，コンデンサお
よびスイッチからなるスイッチトキャパシタ回路で構成
され、この回路の制御により入力信号の同相成分を示す
Ｉ信号および直交成分を示すＱ信号の振幅生成を行うよ
うにしたものである。また、第３発明は、振幅生成回路
は直交する２つ以上の同相成分信号および直交成分信号
の振幅生成を行うとともに、振幅生成する信号レベルが
２つ以上のＭ値をスイッチトキャパシタ回路内の演算増
幅回路の入力端子に接続されたコンデンサの容量値と演
算増幅回路の帰還容量値との容量比により求めるように
したものである。また、第４発明は、スイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
１つまたは２つの素子で構成される基本回路をＱ個並列
または直列に接続することにより容量比を可変に設定で
きるようにしたものである。
るために、本発明に係る波形生成装置の第１発明は、は
、シリアル・パラレル変換回路，差動符号化回路および
符号割当回路からなるマッピング回路と、波形の振幅生
成を行う振幅生成回路とを備えたものである。また、第
２発明は、振幅生成回路は演算増幅回路，コンデンサお
よびスイッチからなるスイッチトキャパシタ回路で構成
され、この回路の制御により入力信号の同相成分を示す
Ｉ信号および直交成分を示すＱ信号の振幅生成を行うよ
うにしたものである。また、第３発明は、振幅生成回路
は直交する２つ以上の同相成分信号および直交成分信号
の振幅生成を行うとともに、振幅生成する信号レベルが
２つ以上のＭ値をスイッチトキャパシタ回路内の演算増
幅回路の入力端子に接続されたコンデンサの容量値と演
算増幅回路の帰還容量値との容量比により求めるように
したものである。また、第４発明は、スイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
１つまたは２つの素子で構成される基本回路をＱ個並列
または直列に接続することにより容量比を可変に設定で
きるようにしたものである。
【０００７】
【作用】従って、本発明は、直交するＩ信号，Ｑ信号の
それぞれにおいて２つ以上の信号レベルを波形振幅する
場合、従来例のように波形データ（Ｍ値）をＲＯＭに格
納するような方式ではなく、スイッチトキャパシタ回路
内の各容量の容量比で実現されることから、回路規模が
小となって低消費電力化が可能になるとともに、高精度
の装置が得られる。
それぞれにおいて２つ以上の信号レベルを波形振幅する
場合、従来例のように波形データ（Ｍ値）をＲＯＭに格
納するような方式ではなく、スイッチトキャパシタ回路
内の各容量の容量比で実現されることから、回路規模が
小となって低消費電力化が可能になるとともに、高精度
の装置が得られる。
【０００８】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明の波形生成装置の一実施例を示すブロ
ック図である。同図において、１はシリアルのディジタ
ル信号を入力するディジタル入力信号端子、２はマッピ
ング回路、３はＩ信号の電圧変化状態をＮビットで示す
Ｉ信号電圧表示信号、４はＱ信号の電圧変化状態をＮビ
ットで示すＱ信号電圧表示信号、５は信号３に基づきス
イッチトキャパシタ回路（以下、ＳＣ回路）からなるＩ
信号生成回路９を制御するための信号を生成する制御回
路、７はその制御信号、６は信号４に基づきＳＣ回路か
らなるＱ信号生成回路１０を制御するための信号を生成
する制御回路、８はその制御信号、９は制御信号７に応
じてＭ値の電圧値のＩ信号出力をＳＣ回路により作成す
るＩ信号生成回路、１０は制御信号７に応じてＭ値の電
圧値のＱ信号出力をＳＣ回路により作成するＱ信号生成
回路、１１はＩ信号、１２はＱ信号である。
る。図１は本発明の波形生成装置の一実施例を示すブロ
ック図である。同図において、１はシリアルのディジタ
ル信号を入力するディジタル入力信号端子、２はマッピ
ング回路、３はＩ信号の電圧変化状態をＮビットで示す
Ｉ信号電圧表示信号、４はＱ信号の電圧変化状態をＮビ
ットで示すＱ信号電圧表示信号、５は信号３に基づきス
イッチトキャパシタ回路（以下、ＳＣ回路）からなるＩ
信号生成回路９を制御するための信号を生成する制御回
路、７はその制御信号、６は信号４に基づきＳＣ回路か
らなるＱ信号生成回路１０を制御するための信号を生成
する制御回路、８はその制御信号、９は制御信号７に応
じてＭ値の電圧値のＩ信号出力をＳＣ回路により作成す
るＩ信号生成回路、１０は制御信号７に応じてＭ値の電
圧値のＱ信号出力をＳＣ回路により作成するＱ信号生成
回路、１１はＩ信号、１２はＱ信号である。
【０００９】そして、端子１から入力されたシリアルの
ディジタル信号は、マッピング回路２でＩチャネル，Ｑ
チャネルにそれぞれシリアル／パラレル変換された後、
差動符号化，グレイ符号化が行われ、１つの位相信号点
をＮビットにより指定する。ここで、説明をより具体的
に行うために、信号が図５で示すような位相点をとるも
のと仮定する。この位相信号点の配置の場合、図１の信
号３，４は３ビットとなり、この結果、８通り（２３
＝８）の値を指定できることになる。この８通りの値を
受けて制御回路５，６は、ＳＣ回路からなるＩ信号生成
回路９およびＱ信号生成回路１０のスイッチを制御し、
Ｉ信号１１，Ｑ信号１２を生成する。
ディジタル信号は、マッピング回路２でＩチャネル，Ｑ
チャネルにそれぞれシリアル／パラレル変換された後、
差動符号化，グレイ符号化が行われ、１つの位相信号点
をＮビットにより指定する。ここで、説明をより具体的
に行うために、信号が図５で示すような位相点をとるも
のと仮定する。この位相信号点の配置の場合、図１の信
号３，４は３ビットとなり、この結果、８通り（２３
＝８）の値を指定できることになる。この８通りの値を
受けて制御回路５，６は、ＳＣ回路からなるＩ信号生成
回路９およびＱ信号生成回路１０のスイッチを制御し、
Ｉ信号１１，Ｑ信号１２を生成する。
【００１０】図５に示すような位相信号点に配置の場合
のＩ信号生成回路９およびＱ信号生成回路を構成するＳ
Ｃ回路の構成を図２に示す。図２において、２１は電圧
Ｖｉを供給する定電圧源、２２〜２４．２８〜３０はト
ランスミッションゲートで構成されるアナログスイッチ
、２５〜２７は入力コンデンサ、３１は帰還コンデンサ
、３２は演算増幅回路（オペアンプ）、３３は出力信号
である。
のＩ信号生成回路９およびＱ信号生成回路を構成するＳ
Ｃ回路の構成を図２に示す。図２において、２１は電圧
Ｖｉを供給する定電圧源、２２〜２４．２８〜３０はト
ランスミッションゲートで構成されるアナログスイッチ
、２５〜２７は入力コンデンサ、３１は帰還コンデンサ
、３２は演算増幅回路（オペアンプ）、３３は出力信号
である。
【００１１】出力信号３３の電圧をＶ０ （ｎ），コン
デンサ３１，２５，２６，２７の容量比をそれぞれ１：
ａ：ｂ：ｃとすると、出力電圧Ｖ０ （ｎ）は、 Ｖ
０ （ｎ）＝Ｖ０ （ｎ−１）±ａ×Ｖｉ ±ｂ×Ｖｉ
±ｃ×Ｖｉ ・・・（１） で表現される。なお、±の符号は、それぞれのコンデン
サの前後に配置されたアナログスイッチの制御の方法で
決定される。
デンサ３１，２５，２６，２７の容量比をそれぞれ１：
ａ：ｂ：ｃとすると、出力電圧Ｖ０ （ｎ）は、 Ｖ
０ （ｎ）＝Ｖ０ （ｎ−１）±ａ×Ｖｉ ±ｂ×Ｖｉ
±ｃ×Ｖｉ ・・・（１） で表現される。なお、±の符号は、それぞれのコンデン
サの前後に配置されたアナログスイッチの制御の方法で
決定される。
【００１２】式（１） を変形すると、 Ｖ０ （ｎ
）−Ｖ０ （ｎ−１）＝（±ａ±ｂ±ｃ）Ｖｉ ・・・
・・・・（２） となり、式（２） の左辺は、１シンボル毎の電圧の変
化量を示すことになる。
）−Ｖ０ （ｎ−１）＝（±ａ±ｂ±ｃ）Ｖｉ ・・・
・・・・（２） となり、式（２） の左辺は、１シンボル毎の電圧の変
化量を示すことになる。
【００１３】これを図５を用いて説明すると、或る位相
信号点から他の位相信号点へ信号が遷移した際の遷移前
後の信号を結んだ直線の同相軸（または直交軸）への射
影を表している。図６から明らかなように、８角形の頂
点を全て相互に直線で結んだものの射影は、０，Ａ，Ｂ
，Ｃの４値で表される。このＡ，Ｂ，ＣがＡ＝ａＶｉ
・・・・・・・・・・（３）Ｂ＝ｂＶｉ ・・・・・・
・・・・（４）Ｃ＝ｃＶｉ ・・・・・・・・・・（５
）となるように、容量比ａ，ｂ，ｃを設定すれば、出力
電圧変化０の場合も含めて出力信号電圧に変化を与える
ことができ、Ｉ信号（またはＱ信号）の生成が可能にな
る。なお、この電圧の変化は増減の２通り存在するが、
コンデンサの前後のスイッチの制御によってコンデンサ
に蓄積される電荷の極性を反転させることで実現される
。またΦ１，Φ２の２相クロック信号によりスイッチを
制御した時の信号電圧の変化量を表１に示す。
信号点から他の位相信号点へ信号が遷移した際の遷移前
後の信号を結んだ直線の同相軸（または直交軸）への射
影を表している。図６から明らかなように、８角形の頂
点を全て相互に直線で結んだものの射影は、０，Ａ，Ｂ
，Ｃの４値で表される。このＡ，Ｂ，ＣがＡ＝ａＶｉ
・・・・・・・・・・（３）Ｂ＝ｂＶｉ ・・・・・・
・・・・（４）Ｃ＝ｃＶｉ ・・・・・・・・・・（５
）となるように、容量比ａ，ｂ，ｃを設定すれば、出力
電圧変化０の場合も含めて出力信号電圧に変化を与える
ことができ、Ｉ信号（またはＱ信号）の生成が可能にな
る。なお、この電圧の変化は増減の２通り存在するが、
コンデンサの前後のスイッチの制御によってコンデンサ
に蓄積される電荷の極性を反転させることで実現される
。またΦ１，Φ２の２相クロック信号によりスイッチを
制御した時の信号電圧の変化量を表１に示す。
【００１４】
【表１】
【００１５】この表１に示すとおり、制御回路５，６が
ＳＣ回路の各スイッチを制御することにより、出力電圧
に変化を与えることができる。以上、図５に示すような
位相信号点が配置された場合について説明したが、位相
信号点の配置が異なってもＩ信号（またはＱ信号）の出
力電圧変化に応じたコンデンサの数と容量比とにより、
図２と同様な波形生成回路を構成することができる。
ＳＣ回路の各スイッチを制御することにより、出力電圧
に変化を与えることができる。以上、図５に示すような
位相信号点が配置された場合について説明したが、位相
信号点の配置が異なってもＩ信号（またはＱ信号）の出
力電圧変化に応じたコンデンサの数と容量比とにより、
図２と同様な波形生成回路を構成することができる。
【００１６】また、上記の実施例においては、入力コン
デンサの容量値と、帰還コンデンサの容量値との比によ
り出力電圧を決定するような波形生成装置について説明
したが、図３に示すように、同一の容量値を有し、前後
にスイッチを有する基本回路をＱ個並列または直列に並
べることにより容量値を設定するようにしても上記実施
例のものと同等の効果が得られる。すなわち、図３はこ
の波形生成装置の他の実施例を示すブロック図であり、
同図において、７１は入力側基本回路、７２は帰還側基
本回路、７３は入力側単位容量、７４は帰還側単位容量
である。このように、複数の基本回路を並列または直列
に接続した構成であるため、容量値が高精度で設定可能
となり、従って出力電圧の精度が向上する。また、１つ
の容量値を構成する基本回路グループのスイッチはそれ
ぞれ同一の動作を行うため、この動作を制御する制御回
路は同一のものとして構成できる。このように、波形生
成装置の一部をＳＣ回路により構成したので、回路規模
が小となり、従って消費電力の抑制が可能となる。
デンサの容量値と、帰還コンデンサの容量値との比によ
り出力電圧を決定するような波形生成装置について説明
したが、図３に示すように、同一の容量値を有し、前後
にスイッチを有する基本回路をＱ個並列または直列に並
べることにより容量値を設定するようにしても上記実施
例のものと同等の効果が得られる。すなわち、図３はこ
の波形生成装置の他の実施例を示すブロック図であり、
同図において、７１は入力側基本回路、７２は帰還側基
本回路、７３は入力側単位容量、７４は帰還側単位容量
である。このように、複数の基本回路を並列または直列
に接続した構成であるため、容量値が高精度で設定可能
となり、従って出力電圧の精度が向上する。また、１つ
の容量値を構成する基本回路グループのスイッチはそれ
ぞれ同一の動作を行うため、この動作を制御する制御回
路は同一のものとして構成できる。このように、波形生
成装置の一部をＳＣ回路により構成したので、回路規模
が小となり、従って消費電力の抑制が可能となる。
【００１７】
【発明の効果】以上説明したように本発明の波形生成装
置は、直交するＩ信号およびＱ信号においてそれぞれ２
つ以上の信号レベルを、スイッチトキャパシタ回路の容
量比に基づいて波形振幅するようにしたので、波形振幅
を行うためのＭ値が格納されるＲＯＭが不必要となり、
従って、回路規模が小となって装置の低消費電力化，低
価格化が可能になるとともに、装置が精度良く構成でき
るという効果がある。
置は、直交するＩ信号およびＱ信号においてそれぞれ２
つ以上の信号レベルを、スイッチトキャパシタ回路の容
量比に基づいて波形振幅するようにしたので、波形振幅
を行うためのＭ値が格納されるＲＯＭが不必要となり、
従って、回路規模が小となって装置の低消費電力化，低
価格化が可能になるとともに、装置が精度良く構成でき
るという効果がある。
【図１】本発明に係る波形生成装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】この波形生成装置のＩ信号またはＱ信号の生成
回路のブロック図である。
回路のブロック図である。
【図３】この波形生成装置の他の実施例を示すブロック
図である。
図である。
【図４】従来の波形生成装置のブロック図である。
【図５】信号をベクトル表示したときのＩ信号成分，Ｑ
信号成分の説明図である。
信号成分の説明図である。
【図６】本発明の波形生成装置の電圧変化量を説明する
説明図である。
説明図である。
【図７】本発明の波形生成装置を構成するマッピング回
路のブロック図である。
路のブロック図である。
１ ディジタル信号入力端子
２ マッピング回路
３ Ｉ信号電圧表示信号
４ Ｑ信号電圧表示信号
５ 制御回路
６ 制御回路
７ Ｉ信号制御信号
８ Ｑ信号制御信号
９ Ｉ信号生成回路
１０ Ｑ信号生成回路
１１ １信号
１２ Ｑ信号
Claims (4)
- 【請求項１】 シリアル・パラレル変換回路，差動符
号化回路および符号割当回路からなるマッピング回路と
、波形の振幅生成を行う振幅生成回路とを備えたことを
特徴とする波形生成装置。 - 【請求項２】 請求項１記載の波形生成装置において
、前記振幅生成回路は演算増幅回路，コンデンサおよび
スイッチからなるスイッチトキャパシタ回路により構成
されこのスイッチトキャパシタ回路の制御により入力信
号の同相成分を示すＩ信号信号および直交成分を示すＱ
信号の振幅生成を行うようにしたことを特徴とする波形
生成装置。 - 【請求項３】 請求項２記載の波形生成装置において
、前記振幅生成回路は直交する２つ以上の同相成分信号
および直交成分信号の振幅生成を行うとともに、振幅生
成する信号レベルが２つ以上のＭ値を前記スイッチトキ
ャパシタ回路内の演算増幅回路の入力端子に接続された
コンデンサの容量値と演算増幅回路の帰還容量値との容
量比により求めるようにしたことを特徴とする波形生成
装置。 - 【請求項４】 請求項３記載の波形生成装置において
、前記スイッチトキャシタ回路はこのスイッチトキャパ
シタ回路内の演算増幅回路の入力容量または帰還容量が
１つまたは２つの素子で構成される基本回路をＱ個並列
または直列に接続することにより前記容量比を可変に設
定できるようにしたことを特徴とする波形生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7920691A JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7920691A JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313901A true JPH04313901A (ja) | 1992-11-05 |
Family
ID=13683475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7920691A Pending JPH04313901A (ja) | 1991-04-11 | 1991-04-11 | 波形生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495504A (en) * | 1992-01-30 | 1996-02-27 | Kabushiki Kaisha Toshiba | Signal generating apparatus |
-
1991
- 1991-04-11 JP JP7920691A patent/JPH04313901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495504A (en) * | 1992-01-30 | 1996-02-27 | Kabushiki Kaisha Toshiba | Signal generating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1992008288A1 (en) | Analog to digital converter with double folding interpolation circuitry | |
| US5818377A (en) | Bipolar element averaging, digital-to-analog converter | |
| Deveugele et al. | Parallel-path digital-to-analog converters for Nyquist signal generation | |
| US6362766B1 (en) | Variable pulse PWM DAC method and apparatus | |
| JPH04326229A (ja) | 多振幅サンプル発生装置およびその方法 | |
| JP2001156638A (ja) | ディジタル−アナログ変換回路 | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JPH04313901A (ja) | 波形生成装置 | |
| JP3326619B2 (ja) | Ｐｗｍ回路 | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| JP3161481B2 (ja) | インターリーブ方式のａ／ｄコンバータのオフセット補償回路 | |
| JP3474492B2 (ja) | Ｄ／ａ変換回路 | |
| US20030117300A1 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| SU862353A2 (ru) | Цифровой генератор гармонических колебаний | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPH05283937A (ja) | デジタル発振回路 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| SU1241409A1 (ru) | Двухфазный генератор гармонических сигналов | |
| KR920007997Y1 (ko) | 그래픽 디스플레이 장치의 고주파비디오 발생회로 | |
| RU1797732C (ru) | Цифровой генератор трехфазных синусоидальных сигналов | |
| JPS61255120A (ja) | 位相調整回路 | |
| JPS6324339B2 (ja) | ||
| JPS5972818A (ja) | トランスバ−サルフイルタ | |
| SU1020799A1 (ru) | Широтно-импульсное устройство дл программного управлени приводом | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 |