JPH04326229A - 多振幅サンプル発生装置およびその方法 - Google Patents
多振幅サンプル発生装置およびその方法Info
- Publication number
- JPH04326229A JPH04326229A JP4025869A JP2586992A JPH04326229A JP H04326229 A JPH04326229 A JP H04326229A JP 4025869 A JP4025869 A JP 4025869A JP 2586992 A JP2586992 A JP 2586992A JP H04326229 A JPH04326229 A JP H04326229A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- sample set
- polarity
- general
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 12
- 239000002131 composite material Substances 0.000 claims 2
- 230000007704 transition Effects 0.000 abstract description 20
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electrophonic Musical Instruments (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般にパルス波形のデ
ジタル合成に関し、さらに詳しくは、ルックアップ・テ
ーブルを用いる多値伝送方式におけるパルス波形のデジ
タル合成に関する。
ジタル合成に関し、さらに詳しくは、ルックアップ・テ
ーブルを用いる多値伝送方式におけるパルス波形のデジ
タル合成に関する。
【０００２】
【従来の技術】デジタル合成方法は、パルス整形回路を
構築するために多用されている。多値伝送方式において
、典型的な所望パルス波形は長時間にわたっているが、
実際的な理由から、リード・オンリ・メモリ（ＲＯＭ）
に格納するため、Ｍ個の個別の期間に分割される。 ＲＯＭは、各Ｍ個の期間に対して（バイナリ・サンプル
として）パルス波形を表す情報を格納する。例えば、Ｌ
値伝送方式では、Ｌ個の異なる波形セットを必要とする
。そのため、この方法はＭ（時間期間の数）×Ｌ（電圧
レベルの数）個のＲＯＭ格納装置を必要とする。期間の
数Ｍとレベルの数Ｌとに応じて、ＲＯＭメモリ装置の総
数は非常に大きくなりうる。
構築するために多用されている。多値伝送方式において
、典型的な所望パルス波形は長時間にわたっているが、
実際的な理由から、リード・オンリ・メモリ（ＲＯＭ）
に格納するため、Ｍ個の個別の期間に分割される。 ＲＯＭは、各Ｍ個の期間に対して（バイナリ・サンプル
として）パルス波形を表す情報を格納する。例えば、Ｌ
値伝送方式では、Ｌ個の異なる波形セットを必要とする
。そのため、この方法はＭ（時間期間の数）×Ｌ（電圧
レベルの数）個のＲＯＭ格納装置を必要とする。期間の
数Ｍとレベルの数Ｌとに応じて、ＲＯＭメモリ装置の総
数は非常に大きくなりうる。
【０００３】パルス波形のデジタル合成では、所定のパ
ルス波形を表すＲＯＭから取り出されたサンプルが、各
レベルＬのシンボル重み付け係数に応じて重み付けされ
るのが一般的である。この重み付けは一般に、デジタル
乗算器によって行なわれ、概してこれは複雑な回路を構
築する必要があり、そのため極めて高価になりうる。
ルス波形を表すＲＯＭから取り出されたサンプルが、各
レベルＬのシンボル重み付け係数に応じて重み付けされ
るのが一般的である。この重み付けは一般に、デジタル
乗算器によって行なわれ、概してこれは複雑な回路を構
築する必要があり、そのため極めて高価になりうる。
【０００４】
【発明が解決しようとする課題】従って、メモリ要件を
低減し、かつバイナリ・サンプルの重み付けを実行する
ため複雑な乗算器の必要のないデジタル合成器が必要に
なる。
低減し、かつバイナリ・サンプルの重み付けを実行する
ため複雑な乗算器の必要のないデジタル合成器が必要に
なる。
【０００５】
【課題を解決するための手段】本発明による装置は、一
つの汎用サンプル・セットから所望の多振幅サンプル・
セットを選択的に発生する。この装置は、所定の振幅基
準に対して生成された所定の極性および振幅特性を有す
る一つの汎用サンプル・セットを格納し、所望の多振幅
サンプル・セットの振幅特性と、所定の振幅基準に対す
る所望の多振幅サンプル・セットの振幅特性の極性とに
対応する数値を判定する。この装置は、汎用サンプル・
セットの振幅特性を得られた数値に比例して変更し、か
つ、所望の多振幅サンプル・セットの振幅特性の極性が
汎用サンプル・セットの振幅特性の極性と反対の場合、
変更された振幅特性の極性を反転する。
つの汎用サンプル・セットから所望の多振幅サンプル・
セットを選択的に発生する。この装置は、所定の振幅基
準に対して生成された所定の極性および振幅特性を有す
る一つの汎用サンプル・セットを格納し、所望の多振幅
サンプル・セットの振幅特性と、所定の振幅基準に対す
る所望の多振幅サンプル・セットの振幅特性の極性とに
対応する数値を判定する。この装置は、汎用サンプル・
セットの振幅特性を得られた数値に比例して変更し、か
つ、所望の多振幅サンプル・セットの振幅特性の極性が
汎用サンプル・セットの振幅特性の極性と反対の場合、
変更された振幅特性の極性を反転する。
【０００６】
【実施例】多値伝送方式では、レベル間の遷移を表すた
めアナログ・パルスが用いられる。概して、図１Ａは所
定のアナログ波形１００を表し、この波形は必要な伝送
レベルに応じて、特定のシンボル値によって重み付けさ
れ（シンボルの伝送レベルを反映する）のが一般的であ
る。パルス１００の波形は、所定の制限（例えば、周波
数スペクトル，シンボル間干渉など）を満たすべく選択
される。これからわかるように、波形１００は長い期間
にわたっており、実際的な理由から、Ｍ個のシンボル期
間に分割されており、図１Ｂのように分割された波形１
０９となる。波形１０９をデジタルで表して、リード・
オンリ・メモリ（ＲＯＭ）に格納するためには、まず時
間および電圧空間で量子化しなければならない。時空間
における量子化は、各シンボル期間Ｔ１〜Ｔ６で取られ
たサンプル１０６の数によって定義され、オーバサンプ
リング率Ｖという。波形１０９の長さは隣接シンボルＴ
１〜Ｔ６間の時間よりも長いので、シンボルＴ１〜Ｔ６
の重複が生じ、そのため、最終波形１０９は小さなパル
ス１１１〜１１５の重複となり、これらのパルスはシン
ボル期間Ｔ１〜Ｔ６によって時間的にずれ、Ｍ個の期間
に分割され、各シンボルＴ１〜Ｔ６に関連する重みに応
じて重み付け係数で乗ぜられる。波形１０９は、６つの
シンボル期間Ｔ１〜Ｔ６に分割され、＋１を実質的に乗
じた所定の波形１００を表す。一般に、重み付け係数で
乗じることはアナログ・パルスを反転することを必要と
し、−１を乗じた図１Ｃの波形１１０が実質的に得られ
る。波形１０９に−１／４のような数値または倍率を乗
ずると、図１Ｄに示すような縮尺された波形が得られる
。波形１０９は任意の倍率を乗じて縮尺あるいは拡大す
ることができる。
めアナログ・パルスが用いられる。概して、図１Ａは所
定のアナログ波形１００を表し、この波形は必要な伝送
レベルに応じて、特定のシンボル値によって重み付けさ
れ（シンボルの伝送レベルを反映する）のが一般的であ
る。パルス１００の波形は、所定の制限（例えば、周波
数スペクトル，シンボル間干渉など）を満たすべく選択
される。これからわかるように、波形１００は長い期間
にわたっており、実際的な理由から、Ｍ個のシンボル期
間に分割されており、図１Ｂのように分割された波形１
０９となる。波形１０９をデジタルで表して、リード・
オンリ・メモリ（ＲＯＭ）に格納するためには、まず時
間および電圧空間で量子化しなければならない。時空間
における量子化は、各シンボル期間Ｔ１〜Ｔ６で取られ
たサンプル１０６の数によって定義され、オーバサンプ
リング率Ｖという。波形１０９の長さは隣接シンボルＴ
１〜Ｔ６間の時間よりも長いので、シンボルＴ１〜Ｔ６
の重複が生じ、そのため、最終波形１０９は小さなパル
ス１１１〜１１５の重複となり、これらのパルスはシン
ボル期間Ｔ１〜Ｔ６によって時間的にずれ、Ｍ個の期間
に分割され、各シンボルＴ１〜Ｔ６に関連する重みに応
じて重み付け係数で乗ぜられる。波形１０９は、６つの
シンボル期間Ｔ１〜Ｔ６に分割され、＋１を実質的に乗
じた所定の波形１００を表す。一般に、重み付け係数で
乗じることはアナログ・パルスを反転することを必要と
し、−１を乗じた図１Ｃの波形１１０が実質的に得られ
る。波形１０９に−１／４のような数値または倍率を乗
ずると、図１Ｄに示すような縮尺された波形が得られる
。波形１０９は任意の倍率を乗じて縮尺あるいは拡大す
ることができる。
【０００７】図２Ａは、多値伝送方式における典型的な
伝送を示し、ここで一連のパルスは電圧と時間の関係図
に示されている。この図は４値方式を表し、点線２０５
は各２シンボル期間ごとに遷移する理想パルスを表す。 Ｌ値伝送方式では、各レベルによって表すことのできる
バイナリ・ビットの数はｌｏｇ２ Ｌであり、そのため
好適な実施例では、各レベルは異なる２ビットのデジタ
ル・ワードによって表される。図２Ｂにおいて、波形１
１３は２つのシンボル期間Ｔ３，Ｔ４にわたっている。 この例では、波形１１１，１１２，１１４，１１５はシ
ンボル間干渉を発生することがなく、かつエネルギの大
半、つまり情報は波形１１３に収容されると仮定する。 電圧基準２０１が電圧レベルを均等に分圧するように電
圧基準２０１を設定し、かつ、２つのレベル、例えばＬ
２とＬ４との間の所定の振幅を波形１１３に割り当てる
と、図２Ａに示す任意の波形２０６〜２０９は、波形１
１３を表す汎用サンプル・セットまたはバイナリ・オー
バサンプリング・パルスを既知の倍率によって縮尺し、
かつ、所望の振幅の極性が汎用サンプル・セットの振幅
と反対の場合に、縮尺されたパルスを反転することによ
り、発生させることができる。電圧基準がレベルＬ１ま
たはＬ４となるように選択された場合、所望のサンプル
・セットの極性が汎用サンプル・セットの極性と同じで
あるならば、所望サンプル・セットの極性反転は必要な
いことに留意されたい。そして、波形２０６を発生する
ためには、波形１１３を表すバイナリ・オーバサンプリ
ング・パルスは４で除算する、あるいは＋１／４で実質
的に乗じることができる。同様に、波形２０７を発生す
るためには、波形１１３を表すパルスを−１／４で乗じ
ることができる。波形２０８は波形１１３を表すパルス
に＋３／４を乗じることによって発生でき、波形２０９
は波形１１３を表すはパルスに−３／４を乗じることに
よって発生することができることが明らかである。この
方法を用いて、図２Ａに示す任意の所望の波形２０６〜
２０９は、波形１１３を表すオーバサンプリング・パル
スの一つの汎用セットによって発生することができる。 図２Ｂには表されていないが、波形１１１，１１２，１
１４，１１５も存在し、これらも波形１１３と同様に縮
尺される。最終的には、図２Ａに示されるように波形が
隣接遷移期間に重複し、これがシンボル間干渉の問題に
寄与している。
伝送を示し、ここで一連のパルスは電圧と時間の関係図
に示されている。この図は４値方式を表し、点線２０５
は各２シンボル期間ごとに遷移する理想パルスを表す。 Ｌ値伝送方式では、各レベルによって表すことのできる
バイナリ・ビットの数はｌｏｇ２ Ｌであり、そのため
好適な実施例では、各レベルは異なる２ビットのデジタ
ル・ワードによって表される。図２Ｂにおいて、波形１
１３は２つのシンボル期間Ｔ３，Ｔ４にわたっている。 この例では、波形１１１，１１２，１１４，１１５はシ
ンボル間干渉を発生することがなく、かつエネルギの大
半、つまり情報は波形１１３に収容されると仮定する。 電圧基準２０１が電圧レベルを均等に分圧するように電
圧基準２０１を設定し、かつ、２つのレベル、例えばＬ
２とＬ４との間の所定の振幅を波形１１３に割り当てる
と、図２Ａに示す任意の波形２０６〜２０９は、波形１
１３を表す汎用サンプル・セットまたはバイナリ・オー
バサンプリング・パルスを既知の倍率によって縮尺し、
かつ、所望の振幅の極性が汎用サンプル・セットの振幅
と反対の場合に、縮尺されたパルスを反転することによ
り、発生させることができる。電圧基準がレベルＬ１ま
たはＬ４となるように選択された場合、所望のサンプル
・セットの極性が汎用サンプル・セットの極性と同じで
あるならば、所望サンプル・セットの極性反転は必要な
いことに留意されたい。そして、波形２０６を発生する
ためには、波形１１３を表すバイナリ・オーバサンプリ
ング・パルスは４で除算する、あるいは＋１／４で実質
的に乗じることができる。同様に、波形２０７を発生す
るためには、波形１１３を表すパルスを−１／４で乗じ
ることができる。波形２０８は波形１１３を表すパルス
に＋３／４を乗じることによって発生でき、波形２０９
は波形１１３を表すはパルスに−３／４を乗じることに
よって発生することができることが明らかである。この
方法を用いて、図２Ａに示す任意の所望の波形２０６〜
２０９は、波形１１３を表すオーバサンプリング・パル
スの一つの汎用セットによって発生することができる。 図２Ｂには表されていないが、波形１１１，１１２，１
１４，１１５も存在し、これらも波形１１３と同様に縮
尺される。最終的には、図２Ａに示されるように波形が
隣接遷移期間に重複し、これがシンボル間干渉の問題に
寄与している。
【０００８】この方法の利点は、メモリ・サイズがＬ：
１に縮小することである。ただし、Ｌはシステム内のレ
ベルの数である。このことは、縮尺が行なわれない場合
、４つのすべての個別の波形２０６〜２０９のバイナリ
表示はＲＯＭに格納しなければならないため、正しい。 必要なメモリ・サイズは、各パルスのオーバサンプリン
グ率Ｖにレベルの数Ｌを乗じた値である。全メモリ要件
は、分割されたパルス波形１０９を生成するために用い
られるすべてのシンボル期間Ｍを考慮にいれなければな
らないので、所要メモリ・サイズはＶ×Ｌ×Ｍである。
１に縮小することである。ただし、Ｌはシステム内のレ
ベルの数である。このことは、縮尺が行なわれない場合
、４つのすべての個別の波形２０６〜２０９のバイナリ
表示はＲＯＭに格納しなければならないため、正しい。 必要なメモリ・サイズは、各パルスのオーバサンプリン
グ率Ｖにレベルの数Ｌを乗じた値である。全メモリ要件
は、分割されたパルス波形１０９を生成するために用い
られるすべてのシンボル期間Ｍを考慮にいれなければな
らないので、所要メモリ・サイズはＶ×Ｌ×Ｍである。
【０００９】図３は、波形１１３を表すパルスから波形
２０６〜２０９を発生するため縮尺を実行する本発明の
実施例である。先に述べたように、波形１０９の隣接シ
ンボル期間Ｔ１〜Ｔ６の間の時間のずれは、シフト・レ
ジスタ３０１〜３０６によって実現され、ここで通過シ
ンボルＴ１〜Ｔ６は、所定のパルス１１１〜１１５を表
すサンプル１０６として、メモリのバイナリ情報から呼
び出される。シフト・レジスタへの入力は、Ｋビットの
パラレル・バスであり、Ｋはｌｏｇ２ Ｌビットである
。 好適な実施例では、システムにおけるレベルの数は４で
あるため、Ｋ＝２である。ついで、シフト・レジスタ３
０１〜３０６に入る２ビットは、図２に示す各レベルＬ
１〜Ｌ４をデジタル表示する。また図３のハードウェア
は、６つのＲＯＭ装置３１１〜３１６を含み、各ＲＯＭ
装置３１１〜３１６は波形１１１〜１１５をそれぞれ表
すサンプル１０６を収容する。例えば、装置３１１は波
形１１１を表すサンプルを収容し、装置３１２は波形１
１２を表すサンプルを収容する。ＲＯＭ３１１〜３１６
への入力はＷビットのパラレル・バスであり、Ｗはｌｏ
ｇ２ Ｖビットである。出力Ｗはオーバサンプリング・
カウンタ３０８から生成され、このカウンタ３０８は入
力としてクロック周波数Ｆを有する。またオーバサンプ
リング・カウンタ３０８はシフト・レジスタ３０１〜３
０６に入力を与え、それにより隣接シンボル期間Ｔ１〜
Ｔ６の間の時間のずれおよびＲＯＭ３１１〜３０６から
のサンプル抽出の同期をとる。ＲＯＭ３１１〜３１６か
らの出力はＮビットのパラレル・バスであり、これは乗
算器（Ｘａ ）３２１〜３２６に入力され、ここで必要
な振幅に応じて、波形１１１〜１１５に対応するＲＯＭ
内のサンプルは必要な倍率によって変更あるいは縮尺さ
れる。Ｘａ ３２１〜３２６から現われる縮尺されたＮ
ビットは別の乗算器（Ｘｂ ）３３１〜３３６に入力さ
れ、ここで必要な波形極性に応じて、このＮビットは反
転、あるいは±１が乗ぜられる。Ｘｂ 乗算器３３１〜
３３６からの出力は加算器３４５に入力され、この加算
器３４５は、縮尺され時間シフトされたサンプルを加算
する。加算器３４５からの出力はデジタル／アナログ変
換器３５０に入力され、この変換器３５０は縮尺された
バイナリ・サンプルを縮尺されたアナログ波形に変換す
る。Ｄ／Ａ変換器の出力は所望の縮尺された波形２０６
〜２０９であり、こらは送信機３３５に入力され、端末
機器に伝送される。
２０６〜２０９を発生するため縮尺を実行する本発明の
実施例である。先に述べたように、波形１０９の隣接シ
ンボル期間Ｔ１〜Ｔ６の間の時間のずれは、シフト・レ
ジスタ３０１〜３０６によって実現され、ここで通過シ
ンボルＴ１〜Ｔ６は、所定のパルス１１１〜１１５を表
すサンプル１０６として、メモリのバイナリ情報から呼
び出される。シフト・レジスタへの入力は、Ｋビットの
パラレル・バスであり、Ｋはｌｏｇ２ Ｌビットである
。 好適な実施例では、システムにおけるレベルの数は４で
あるため、Ｋ＝２である。ついで、シフト・レジスタ３
０１〜３０６に入る２ビットは、図２に示す各レベルＬ
１〜Ｌ４をデジタル表示する。また図３のハードウェア
は、６つのＲＯＭ装置３１１〜３１６を含み、各ＲＯＭ
装置３１１〜３１６は波形１１１〜１１５をそれぞれ表
すサンプル１０６を収容する。例えば、装置３１１は波
形１１１を表すサンプルを収容し、装置３１２は波形１
１２を表すサンプルを収容する。ＲＯＭ３１１〜３１６
への入力はＷビットのパラレル・バスであり、Ｗはｌｏ
ｇ２ Ｖビットである。出力Ｗはオーバサンプリング・
カウンタ３０８から生成され、このカウンタ３０８は入
力としてクロック周波数Ｆを有する。またオーバサンプ
リング・カウンタ３０８はシフト・レジスタ３０１〜３
０６に入力を与え、それにより隣接シンボル期間Ｔ１〜
Ｔ６の間の時間のずれおよびＲＯＭ３１１〜３０６から
のサンプル抽出の同期をとる。ＲＯＭ３１１〜３１６か
らの出力はＮビットのパラレル・バスであり、これは乗
算器（Ｘａ ）３２１〜３２６に入力され、ここで必要
な振幅に応じて、波形１１１〜１１５に対応するＲＯＭ
内のサンプルは必要な倍率によって変更あるいは縮尺さ
れる。Ｘａ ３２１〜３２６から現われる縮尺されたＮ
ビットは別の乗算器（Ｘｂ ）３３１〜３３６に入力さ
れ、ここで必要な波形極性に応じて、このＮビットは反
転、あるいは±１が乗ぜられる。Ｘｂ 乗算器３３１〜
３３６からの出力は加算器３４５に入力され、この加算
器３４５は、縮尺され時間シフトされたサンプルを加算
する。加算器３４５からの出力はデジタル／アナログ変
換器３５０に入力され、この変換器３５０は縮尺された
バイナリ・サンプルを縮尺されたアナログ波形に変換す
る。Ｄ／Ａ変換器の出力は所望の縮尺された波形２０６
〜２０９であり、こらは送信機３３５に入力され、端末
機器に伝送される。
【００１０】図４は、乗算器Ｘａ ３２１〜３２６およ
び乗算器Ｘｂ ３３１〜３３６を制御するため図３の論
理ブロック３５１〜３５６が行なう処理を示す論理表で
ある。図２Ａにおいて、レベルＬ１はバイナリ方式で０
０で表され、Ｌ２は０１で表され、Ｌ３は１０で表され
、そしてＬ４は１１で表されることがわかる。バイナリ
表示は、使用するマッピングの慣例に応じて、シンボル
期間ごとにダイナミックに変化しうる。論理ブロックに
入るＫビットが「００」の場合、乗算器Ｘａ ３２１〜
３２６は、所定の波形１１１〜１１５を表す汎用サンプ
ルを＋３／４で縮尺し、乗算器Ｘｂ ３３１〜３３６は
縮尺されたサンプルに−１を乗ずる。同様に、論理ブロ
ックに入るＫビットが「０１」の場合、乗算器Ｘａ ３
２１〜３２６は、所定の波形１１１〜１１５を表す汎用
サンプルを＋１／４で縮尺し、乗算器Ｘｂ ３３１〜３
３６は縮尺されたサンプルに−１を乗ずる。この過程は
、図４に示すように、Ｋ＝１０およびＫ＝１１の場合に
ついても行なわれる。
び乗算器Ｘｂ ３３１〜３３６を制御するため図３の論
理ブロック３５１〜３５６が行なう処理を示す論理表で
ある。図２Ａにおいて、レベルＬ１はバイナリ方式で０
０で表され、Ｌ２は０１で表され、Ｌ３は１０で表され
、そしてＬ４は１１で表されることがわかる。バイナリ
表示は、使用するマッピングの慣例に応じて、シンボル
期間ごとにダイナミックに変化しうる。論理ブロックに
入るＫビットが「００」の場合、乗算器Ｘａ ３２１〜
３２６は、所定の波形１１１〜１１５を表す汎用サンプ
ルを＋３／４で縮尺し、乗算器Ｘｂ ３３１〜３３６は
縮尺されたサンプルに−１を乗ずる。同様に、論理ブロ
ックに入るＫビットが「０１」の場合、乗算器Ｘａ ３
２１〜３２６は、所定の波形１１１〜１１５を表す汎用
サンプルを＋１／４で縮尺し、乗算器Ｘｂ ３３１〜３
３６は縮尺されたサンプルに−１を乗ずる。この過程は
、図４に示すように、Ｋ＝１０およびＫ＝１１の場合に
ついても行なわれる。
【００１１】図５は、乗算器Ｘａ のハードウェア構成
を概略的に示す。ＲＯＭから取り出されたＮパラレル・
ビットは既知の倍率によって分割され、２つの分割対の
一方は右側に２だけシフトされる。バイナリ空間では、
パラレル・ビット・パターンを２だけシフトすることは
、対応するバイナリ値を＋１／４で乗ずることに実質的
に等しい。シフト・レジスタ５００の出力はインバータ
５０５に入力され、このインバータ５０５はＮ個の独立
した排他的ＯＲ（ＸＯＲ）ゲートによって構成される。 Ｎパラレル・ビットは別の信号と個別にＸＯＲがとられ
、この別の信号は遷移の振幅要件に応じて設定される。 論理ブロック５１０は、その出力・ライン５２５を論理
レベル「０」に設定し、そのため、シフトされたＮパラ
レル・ビットは反転されずにそのままインバータを通過
する。好適な実施例では、論理ブロック５１０からの出
力ライン５２５は常に低レベルである。これは、シフト
されたＮビットの反転は必要ないためである。
を概略的に示す。ＲＯＭから取り出されたＮパラレル・
ビットは既知の倍率によって分割され、２つの分割対の
一方は右側に２だけシフトされる。バイナリ空間では、
パラレル・ビット・パターンを２だけシフトすることは
、対応するバイナリ値を＋１／４で乗ずることに実質的
に等しい。シフト・レジスタ５００の出力はインバータ
５０５に入力され、このインバータ５０５はＮ個の独立
した排他的ＯＲ（ＸＯＲ）ゲートによって構成される。 Ｎパラレル・ビットは別の信号と個別にＸＯＲがとられ
、この別の信号は遷移の振幅要件に応じて設定される。 論理ブロック５１０は、その出力・ライン５２５を論理
レベル「０」に設定し、そのため、シフトされたＮパラ
レル・ビットは反転されずにそのままインバータを通過
する。好適な実施例では、論理ブロック５１０からの出
力ライン５２５は常に低レベルである。これは、シフト
されたＮビットの反転は必要ないためである。
【００１２】分割されたＮパラレル・ビットの他方は、
シフト・レジスタ５１５に入力されるが、このシフト・
レジスタ５１５は、所定の量だけシフトするようにハー
ド・ワイヤ化されていない。シフト・レジスタ５１５が
Ｎパラレル・ビットをシフトする量は、必要な遷移の振
幅に依存する。例えば、遷移の振幅が所定の波形の３／
４でなければならない場合、論理ブロック５１０はシフ
ト・レジスタ５１５を制御して、Ｎパラレル・ビットを
１ビットだけシフトさせる、あるいはＮパラレル・ビッ
トの対応するバイナリ値に１／２を実質的に乗じさせる
。シフト・レジスタ５１５の出力は加算器５２０に入力
され、この加算器５２０は入力としてＡ，ＢおよびＣポ
ートを有する。シフト・レジスタ５１５の出力はＢポー
トに入力され、インバータ５０５からの出力はＡポート
に入力される。出力ライン５２５に接続される独立した
ラインは、加算器５２０のＣポートすなわち桁上げ（Ｃ
ＡＲＲＹ）ポートに入力される。好適な実施例では、桁
上げラインは低論理、すなわち「０」であり、加算器が
２つの入力を単純に加算することを可能にする。 加算器５２０の出力において、１／４で乗ぜられた第１
のＮパラレル・ビットは、１／２で乗ぜられた第２のＮ
パラレル・ビットに加算され、３／４によって適宜縮尺
されたＮＡ パラレル・ビットとなる。遷移の振幅が所
定の波形の１／４でなければならない場合、全過程は実
質的に同一である。この場合、論理ブロック５１０はシ
フト・レジスタ５１５を制御して、すべてのビットをシ
フトさせ、Ｎパラレル・ビットのバイナリ値に０を実質
的に乗じる。これは加算器５２０のＢポートに入力され
、この加算器の出力において、１／４で適宜乗ぜられた
Ｎパラレル・ビットの結果が得られる。
シフト・レジスタ５１５に入力されるが、このシフト・
レジスタ５１５は、所定の量だけシフトするようにハー
ド・ワイヤ化されていない。シフト・レジスタ５１５が
Ｎパラレル・ビットをシフトする量は、必要な遷移の振
幅に依存する。例えば、遷移の振幅が所定の波形の３／
４でなければならない場合、論理ブロック５１０はシフ
ト・レジスタ５１５を制御して、Ｎパラレル・ビットを
１ビットだけシフトさせる、あるいはＮパラレル・ビッ
トの対応するバイナリ値に１／２を実質的に乗じさせる
。シフト・レジスタ５１５の出力は加算器５２０に入力
され、この加算器５２０は入力としてＡ，ＢおよびＣポ
ートを有する。シフト・レジスタ５１５の出力はＢポー
トに入力され、インバータ５０５からの出力はＡポート
に入力される。出力ライン５２５に接続される独立した
ラインは、加算器５２０のＣポートすなわち桁上げ（Ｃ
ＡＲＲＹ）ポートに入力される。好適な実施例では、桁
上げラインは低論理、すなわち「０」であり、加算器が
２つの入力を単純に加算することを可能にする。 加算器５２０の出力において、１／４で乗ぜられた第１
のＮパラレル・ビットは、１／２で乗ぜられた第２のＮ
パラレル・ビットに加算され、３／４によって適宜縮尺
されたＮＡ パラレル・ビットとなる。遷移の振幅が所
定の波形の１／４でなければならない場合、全過程は実
質的に同一である。この場合、論理ブロック５１０はシ
フト・レジスタ５１５を制御して、すべてのビットをシ
フトさせ、Ｎパラレル・ビットのバイナリ値に０を実質
的に乗じる。これは加算器５２０のＢポートに入力され
、この加算器の出力において、１／４で適宜乗ぜられた
Ｎパラレル・ビットの結果が得られる。
【００１３】図６は、乗算器Ｘｂ のハードウェア構成
を概略的に示す。図５の加算器５２０から出力されるＮ
Ａ パラレル・ビットはインバータ６００に入力され、
このインバータ６００もＮ個の独立したＸＯＲゲートか
ら成る。ただし、ＮおよびＮＡ の表示は、縮尺された
ビットＮＡ を縮尺されていないビットＮから区別する
ために用いられていることに留意されたい。ＮおよびＮ
Ａ におけるビット数は同じである。ここで、ＮＡ パ
ラレル・ビットがＸＯＲされる対象の信号は、遷移の極
性に依存する信号である。所定の波形１０９は正である
ので、必要な遷移が正の場合、論理ブロック６０５はそ
の出力ライン６２０を論理レベル「０」に設定し、その
ため、ＮＡ パラレル・ビットは変化せずにそのままイ
ンバータ６００を通過する。しかし、必要な遷移が負の
場合、論理ブロック６０５はその出力ラインを論理レベ
ル「１」に設定し、それにより１からＮＡ へのビット
を反転する、あるいは１の補数を実質的に生成する。い
ずれの場合も、インバータの出力はＮＢ パラレル・ビ
ットであり、これは加算器６１０のＡポートに入力され
る。この加算器６１０はＢポートへの入力としてグラン
ドまたは論理レベル「０」を有する。加算器６１０の桁
上げラインまたはＣポートは、論理ブロック６０５の出
力ライン６２０からその論理レベルを得る。前述のよう
に、必要な遷移が正の場合、出力ライン６２０は論理レ
ベル「０」に設定され、加算器はすべての０をＮＢ パ
ラレル・ビットに加算する、あるいはビットを変更せず
にそのまま通過させる。必要な遷移が負の場合、出力ラ
イン６２０は論理レベル「１」に設定され、加算器は１
をＮＢ バスに加算する。「１」を反転されたビットに
加算することにより、加算器６１０はインバータに入力
されるＮＡ パラレル・ビットの２の補数を生成する。 加算器６１０からの出力はＮＡＳビットであり、これは
必要に応じてＮＡ ビットまたはＮＡ ビットの２の補
数のいずれかである。 図３，４の方法およびハード
ウェアを用いて、Ｌ値伝送方式におけるすべての可能な
遷移は、所定の振幅，周波数およびシンボル間干渉特性
を有する一つの汎用波形から生成することができる。８
値伝送方式の場合、その振幅は、＋１／８，＋３／８，
＋５／８，＋７／８による縮尺および±１による乗算を
必要とする。８値伝送方式の場合、Ｋは３ビットの情報
、すなわち０００から１１１によって表されることが明
らかである。しかし、この場合、図３のハードウェアの
動作は、振幅が上記の倍率に変化する論理ブロック３５
１〜３５６の振幅部を除いて同一である。８値伝送方式
の場合、図５のハードウェアの動作は、シフト・レジス
タ５００が右側に３ビット・シフトすること、ならびに
論理ブロック５１０の振幅が上記の倍率に変化する点が
異なる。４値方式から８値方式に変化しても、図６のハ
ードウェアは変化しない。一つの汎用波形１０９を用い
てＬ値伝送方式におけるすべての可能な遷移を生成する
この方法は、各遷移について個別の波形の必要性を省く
ことにより、所要メモリ・サイズをＬ：１に縮小し、か
つ必要な縮尺を実行する複雑な乗算器を必要としない。
を概略的に示す。図５の加算器５２０から出力されるＮ
Ａ パラレル・ビットはインバータ６００に入力され、
このインバータ６００もＮ個の独立したＸＯＲゲートか
ら成る。ただし、ＮおよびＮＡ の表示は、縮尺された
ビットＮＡ を縮尺されていないビットＮから区別する
ために用いられていることに留意されたい。ＮおよびＮ
Ａ におけるビット数は同じである。ここで、ＮＡ パ
ラレル・ビットがＸＯＲされる対象の信号は、遷移の極
性に依存する信号である。所定の波形１０９は正である
ので、必要な遷移が正の場合、論理ブロック６０５はそ
の出力ライン６２０を論理レベル「０」に設定し、その
ため、ＮＡ パラレル・ビットは変化せずにそのままイ
ンバータ６００を通過する。しかし、必要な遷移が負の
場合、論理ブロック６０５はその出力ラインを論理レベ
ル「１」に設定し、それにより１からＮＡ へのビット
を反転する、あるいは１の補数を実質的に生成する。い
ずれの場合も、インバータの出力はＮＢ パラレル・ビ
ットであり、これは加算器６１０のＡポートに入力され
る。この加算器６１０はＢポートへの入力としてグラン
ドまたは論理レベル「０」を有する。加算器６１０の桁
上げラインまたはＣポートは、論理ブロック６０５の出
力ライン６２０からその論理レベルを得る。前述のよう
に、必要な遷移が正の場合、出力ライン６２０は論理レ
ベル「０」に設定され、加算器はすべての０をＮＢ パ
ラレル・ビットに加算する、あるいはビットを変更せず
にそのまま通過させる。必要な遷移が負の場合、出力ラ
イン６２０は論理レベル「１」に設定され、加算器は１
をＮＢ バスに加算する。「１」を反転されたビットに
加算することにより、加算器６１０はインバータに入力
されるＮＡ パラレル・ビットの２の補数を生成する。 加算器６１０からの出力はＮＡＳビットであり、これは
必要に応じてＮＡ ビットまたはＮＡ ビットの２の補
数のいずれかである。 図３，４の方法およびハード
ウェアを用いて、Ｌ値伝送方式におけるすべての可能な
遷移は、所定の振幅，周波数およびシンボル間干渉特性
を有する一つの汎用波形から生成することができる。８
値伝送方式の場合、その振幅は、＋１／８，＋３／８，
＋５／８，＋７／８による縮尺および±１による乗算を
必要とする。８値伝送方式の場合、Ｋは３ビットの情報
、すなわち０００から１１１によって表されることが明
らかである。しかし、この場合、図３のハードウェアの
動作は、振幅が上記の倍率に変化する論理ブロック３５
１〜３５６の振幅部を除いて同一である。８値伝送方式
の場合、図５のハードウェアの動作は、シフト・レジス
タ５００が右側に３ビット・シフトすること、ならびに
論理ブロック５１０の振幅が上記の倍率に変化する点が
異なる。４値方式から８値方式に変化しても、図６のハ
ードウェアは変化しない。一つの汎用波形１０９を用い
てＬ値伝送方式におけるすべての可能な遷移を生成する
この方法は、各遷移について個別の波形の必要性を省く
ことにより、所要メモリ・サイズをＬ：１に縮小し、か
つ必要な縮尺を実行する複雑な乗算器を必要としない。
【図１】多値伝送方式におけるレベル間遷移を表すアナ
ログ・パルスを表すグラフであり、Ａは所定の特性を有
するアナログ波形を示す。Ｂは６つのシンボル期間に分
割した図１Ａの波形を示す。Ｃは−１を乗じた図１Ｂの
波形を示す。Ｄは１／４で縮尺した図１Ｃの波形を示す
。
ログ・パルスを表すグラフであり、Ａは所定の特性を有
するアナログ波形を示す。Ｂは６つのシンボル期間に分
割した図１Ａの波形を示す。Ｃは−１を乗じた図１Ｂの
波形を示す。Ｄは１／４で縮尺した図１Ｃの波形を示す
。
【図２】４値伝送方式におけるパルスを示し、Ａは図１
のアナログ波形の一つのパルスの遷移を示す。Ｂは図１
Ｂに示すシンボル期間Ｔ３，Ｔ４のパルスである一つの
パルスを示す。
のアナログ波形の一つのパルスの遷移を示す。Ｂは図１
Ｂに示すシンボル期間Ｔ３，Ｔ４のパルスである一つの
パルスを示す。
【図３】本発明に従って、一つの所定のパルスからすべ
ての必要なパルスを生成するハードウェア構成を概略的
に示す。
ての必要なパルスを生成するハードウェア構成を概略的
に示す。
【図４】４値方式の遷移レベルのデジタル表示と生成さ
れる乗算器出力との関係を示す表である。
れる乗算器出力との関係を示す表である。
【図５】本発明に従って、所定のパルスを表すバイナリ
・データを縮尺するハードウェア構成を示す。
・データを縮尺するハードウェア構成を示す。
【図６】本発明に従って、所定のパルスを表すバイナリ
・データを反転するハードウェア構成を示す。
・データを反転するハードウェア構成を示す。
１００ アナログ波形（パルス）
１０６ サンプル
Ｔ１〜Ｔ６ シンボル期間
１１１〜１１５ 波形（パルス）
２０６〜２０９ 波形
３０１〜３０６ シフト・レジスタ
３０８ オーバサンプリング・カウンタ３１１〜３１
６ ＲＯＭ ３２１〜３２６ 乗算器（Ｘａ ） ３３１〜３３６ 乗算器（Ｘｂ ） ３４５ 加算器 ３５５ 送信機 ３５１〜３５６ 論理ブロック ５００ シフト・レジスタ ５０５ インバータ ５１０ 論理ブロック ５１５ シフト・レジスタ ５２０ 加算器 ５２５ 出力ライン ６００ インバータ ６０５ 論理ブロック ６１０ 加算器 ６２０ 出力ライン
６ ＲＯＭ ３２１〜３２６ 乗算器（Ｘａ ） ３３１〜３３６ 乗算器（Ｘｂ ） ３４５ 加算器 ３５５ 送信機 ３５１〜３５６ 論理ブロック ５００ シフト・レジスタ ５０５ インバータ ５１０ 論理ブロック ５１５ シフト・レジスタ ５２０ 加算器 ５２５ 出力ライン ６００ インバータ ６０５ 論理ブロック ６１０ 加算器 ６２０ 出力ライン
Claims (10)
- 【請求項１】 一つの汎用サンプル・セットから所望
の多振幅サンプル・セットを選択的に生成する装置であ
って：所定の振幅基準に対して生成された所定の極性お
よび振幅特性を有する一つの汎用サンプル・セットを格
納する手段；前記所望の多振幅サンプル・セットの振幅
特性と、前記所定の振幅基準に対する前記所望の多振幅
サンプル・セットの振幅特性の極性とに対応する数値を
判定する手段；前記数値に比例して、前記汎用サンプル
・セットの振幅特性を変更する手段；および所望の多振
幅サンプル・セットの振幅特性の極性が前記汎用サンプ
ル・セットの振幅特性の極性と反対の場合に、前記の変
更された振幅特性の極性を反転する手段；によって構成
されることを特徴とする装置。 - 【請求項２】 前記変更手段は、前記汎用サンプル・
セットを第１汎用サンプル・セットと第２汎用サンプル
・セットとに分割する手段をさらに含んで構成されるこ
とを特徴とする請求項１記載の装置。 - 【請求項３】 前記所望のサンプル・セットは一つの
時間期間に収容された所定のビット数に対応し、かつ、
前記変更手段は、期間ごとのビット数に等しいサンプル
数で前記第１汎用サンプル・セットを時間的にシフトす
る手段と、前記判定手段に応答して、各期間ごとの高々
ｌｏｇ２ Ｌのビット数で前記第２汎用サンプル・セッ
トを時間的にシフトする手段（ただし、Ｌは前記所望の
サンプル・セットが有しうる振幅の数の２倍の値に相当
する）とをさらに含んで構成されることを特徴とする請
求項２記載の装置。 - 【請求項４】 前記変更手段は、前記判定手段に結合
され、前記第１のシフトされた汎用サンプル・セットと
前記第２のシフトされた汎用サンプル・セットとを加算
する手段と、前記の第１セットをシフトする手段に結合
され、所望の多振幅サンプル・セットの振幅特性の極性
が前記汎用サンプル・セットの振幅特性の極性と反対の
場合に前記第１のシフトされた汎用サンプル・セットと
前記第２のシフトされた汎用サンプル・セットとの前記
和を反転する手段とをさらに含んで構成されることを特
徴とする請求項１記載の装置。 - 【請求項５】 前記反転手段は、所望の多振幅サンプ
ル・セットの振幅特性の極性が前記汎用サンプル・セッ
トの振幅特性の極性と反対の場合に、一つの時間期間に
収容される前記所定のビット数のそれぞれをトグルする
手段をさらに含んで構成されることを特徴とする請求項
４記載の装置。 - 【請求項６】 Ｖ個のサンプルから成る汎用サンプル
・セットからＬ個の多振幅サンプル・セットを生成する
装置を用いる送信機であって：所定の振幅基準に対して
生成された所定の極性および振幅特性を有するＶ個の汎
用サンプルを格納する手段；前記Ｌ個の多振幅サンプル
・セットの一つの振幅特性と、前記所定の振幅基準に対
する前記一つの多振幅サンプル・セットの振幅特性の極
性とに対応する数値を判定する手段；前記数値に比例し
て、前記Ｖ個のサンプルの振幅特性を変更する変更手段
；前記一つの多振幅サンプル・セットの前記極性が前記
汎用セットの振幅特性の極性と反対の場合に、前記の変
更された振幅特性の極性を反転する反転手段；前記反転
手段に結合され、前記Ｖ個のサンプルを加算して、合成
サンプル・セットを生成する手段；前記合成サンプル・
セットを、所定の時間および周波数空間特性を有するア
ナログ波形に変換する手段；および前記アナログ波形を
送信する手段；によって構成されることを特徴とする送
信機。 - 【請求項７】 前記変更手段は、前記汎用サンプル・
セットを第１汎用サンプル・セットと第２汎用サンプル
・セットとに分割する手段をさらに含んで構成されるこ
とを特徴とする請求項６記載の送信器。 - 【請求項８】 前記Ｌ個のサンプル・セットの少なく
とも一つは一つの時間期間に収容される所定のビット数
に対応し、かつ、前記変更手段は、期間ごとのビット数
に等しいサンプル数で前記第１汎用サンプル・セットを
時間的にシフトする手段と、前記判定手段に応答して、
各期間ごとの高々ｌｏｇ２ Ｌのビット数で前記第２汎
用サンプル・セットを時間的にシフトする手段（ただし
、Ｌは前記所望のサンプル・セットが有しうる振幅の数
の２倍の値に相当する）とをさらに含んで構成されるこ
とを特徴とする請求項７記載の送信機。 - 【請求項９】 前記変更手段は、前記判定手段に結合
され、前記第１のシフトされた汎用サンプル・セットと
前記第２のシフトされた汎用サンプル・セットとを加算
する手段と、前記の第１セットをシフトする手段に結合
され、Ｌ個の多振幅サンプル・セットの振幅特性の極性
が前記汎用サンプル・セットの振幅特性の極性と反対の
場合に前記第１のシフトされた汎用サンプル・セットと
前記第２のシフトされた汎用サンプル・セットとの前記
和を反転する手段とをさらに含んで構成されることを特
徴とする請求項６記載の送信器。 - 【請求項１０】 前記反転手段は、Ｌ個の多振幅サン
プル・セットの振幅特性の極性が前記汎用サンプル・セ
ットの振幅特性の極性と反対の場合に、一つの時間間隔
に収容される前記所定のビット数のそれぞれをトグルす
る手段をさらに含んで構成されることを特徴とする請求
項６記載の送信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US644186 | 1991-01-18 | ||
| US07/644,186 US5230008A (en) | 1991-01-18 | 1991-01-18 | Multi-amplitude sample generating apparatus and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326229A true JPH04326229A (ja) | 1992-11-16 |
Family
ID=24583820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4025869A Pending JPH04326229A (ja) | 1991-01-18 | 1992-01-17 | 多振幅サンプル発生装置およびその方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5230008A (ja) |
| EP (1) | EP0495660B1 (ja) |
| JP (1) | JPH04326229A (ja) |
| KR (1) | KR960000610B1 (ja) |
| AR (1) | AR247049A1 (ja) |
| BR (1) | BR9200161A (ja) |
| DE (1) | DE69226886T2 (ja) |
| MX (1) | MX9200218A (ja) |
| TW (1) | TW219395B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2685486B1 (fr) * | 1991-12-19 | 1994-07-29 | Inst Francais Du Petrole | Methode et dispositif pour mesurer les niveaux d'amplitude successifs de signaux recus sur une voie de transmission. |
| US5487089A (en) * | 1992-02-17 | 1996-01-23 | Matsushita Electric Industrial Co., Ltd. | Nyquist filter for digital modulation |
| SI9300025A (en) * | 1993-01-21 | 1994-09-30 | Spase Drakul | Digital communication system in n-dimensional vector space for transmission coded waveforms in bandlimited chanels |
| KR100311072B1 (ko) * | 1993-08-31 | 2001-12-15 | 윤종용 | 다치중첩진폭변조의기저대역신호발생장치 |
| US5379242A (en) * | 1993-09-01 | 1995-01-03 | National Semiconductor Corporation | ROM filter |
| US5918198A (en) * | 1996-10-22 | 1999-06-29 | Schlumberger Technologies Inc. | Generating pulses in analog channel of ATE tester |
| US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
| US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
| US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| US7362800B1 (en) | 2002-07-12 | 2008-04-22 | Rambus Inc. | Auto-configured equalizer |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145259A (ja) * | 1982-02-23 | 1983-08-30 | Mitsubishi Electric Corp | 多値信号発生器 |
| JPS62298213A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 内挿回路 |
| JPS6324339A (ja) * | 1986-07-16 | 1988-02-01 | Omron Tateisi Electronics Co | カ−ドシステム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3267459A (en) * | 1962-12-18 | 1966-08-16 | Ibm | Data transmission system |
| US3369181A (en) * | 1964-03-18 | 1968-02-13 | Noel B. Braymer | System for transmitting digital data via pulse doublets |
| US3665475A (en) * | 1970-04-20 | 1972-05-23 | Transcience Inc | Radio signal initiated remote switching system |
| US3760276A (en) * | 1972-03-29 | 1973-09-18 | Savin Business Machines Corp | Digital transmission system |
| US3946214A (en) * | 1972-07-05 | 1976-03-23 | Rixon, Incorporated | Multi-level digital filter |
| US4710891A (en) * | 1983-07-27 | 1987-12-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital synthesis technique for pulses having predetermined time and frequency domain characteristics |
| JPH0631990B2 (ja) * | 1984-01-07 | 1994-04-27 | カシオ計算機株式会社 | 波形の補間装置 |
| US4617645A (en) * | 1984-09-10 | 1986-10-14 | First Byte | Compaction method for waveform storage |
| US4566044A (en) * | 1984-10-29 | 1986-01-21 | International Business Machines Corporation | Direction-constrained ternary codes using peak and polarity detection |
| FR2579390A1 (fr) * | 1985-03-22 | 1986-09-26 | Enertec | Generateur numerique de forme d'onde et procede associe |
| US4775851A (en) * | 1987-06-01 | 1988-10-04 | Motorola, Inc. | Multiplierless decimating low-pass filter for a noise-shaping A/D converter |
-
1991
- 1991-01-18 US US07/644,186 patent/US5230008A/en not_active Expired - Fee Related
-
1992
- 1992-01-16 EP EP92300389A patent/EP0495660B1/en not_active Expired - Lifetime
- 1992-01-16 AR AR92321651A patent/AR247049A1/es active
- 1992-01-16 DE DE69226886T patent/DE69226886T2/de not_active Expired - Fee Related
- 1992-01-17 KR KR1019920000612A patent/KR960000610B1/ko not_active IP Right Cessation
- 1992-01-17 BR BR929200161A patent/BR9200161A/pt not_active Application Discontinuation
- 1992-01-17 MX MX9200218A patent/MX9200218A/es unknown
- 1992-01-17 JP JP4025869A patent/JPH04326229A/ja active Pending
- 1992-02-25 TW TW081101380A patent/TW219395B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145259A (ja) * | 1982-02-23 | 1983-08-30 | Mitsubishi Electric Corp | 多値信号発生器 |
| JPS62298213A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 内挿回路 |
| JPS6324339A (ja) * | 1986-07-16 | 1988-02-01 | Omron Tateisi Electronics Co | カ−ドシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| BR9200161A (pt) | 1992-10-06 |
| AR247049A1 (es) | 1994-10-31 |
| DE69226886T2 (de) | 1999-04-29 |
| MX9200218A (es) | 1992-09-01 |
| EP0495660A1 (en) | 1992-07-22 |
| KR960000610B1 (ko) | 1996-01-09 |
| DE69226886D1 (de) | 1998-10-15 |
| US5230008A (en) | 1993-07-20 |
| TW219395B (ja) | 1994-01-21 |
| KR920015746A (ko) | 1992-08-27 |
| EP0495660B1 (en) | 1998-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04326229A (ja) | 多振幅サンプル発生装置およびその方法 | |
| US5696791A (en) | Apparatus and method for decoding a sequence of digitally encoded data | |
| KR950007344A (ko) | 다치 중첩 진폭 변조의 기저대역 신호 발생장치 | |
| KR940005013A (ko) | 디지틀 신호 전송 방법 및 전송용 송신기 | |
| JPS5916456B2 (ja) | デジタル差動位相変調装置 | |
| EP1014552B1 (en) | Conversion of a numeric command value in a constant frequency PWM drive signal for an electromagnetic load | |
| US4326260A (en) | Linear piecewise waveform generator for an electronic musical instrument | |
| JPH0472425B2 (ja) | ||
| US3883727A (en) | Multilevel digital filter | |
| EP0448034A2 (en) | A musical tone generation apparatus capable of writing/reading parameters at high speed | |
| US3764787A (en) | Method and apparatus for pulse distribution with variable time interval for pulse train generation | |
| US4903027A (en) | A/D converter comprising encoder portion having function of multiplying analogue input by digital input | |
| CN111327314B (zh) | 一种基于ddr存储的dds任意分频系统及其分频方法 | |
| KR970049364A (ko) | 디지탈/아날로그 변환기 인터페이스 장치 | |
| JPS61182097A (ja) | 電子楽器における雑音減少装置 | |
| JP2815342B2 (ja) | 直交関数発生回路 | |
| JP2001177378A (ja) | Ｆｉｒデジタルフィルタ | |
| JPH05152892A (ja) | デイジタルフイルタ装置 | |
| JP2000330470A (ja) | べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体 | |
| KR0138876B1 (ko) | 펄스폭 변조신호 발생장치 | |
| JPH0983368A (ja) | Ｄ／ａ変換回路 | |
| JPH0535451B2 (ja) | ||
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| KR20030029064A (ko) | 주기적인 데이터의 쉬프트 방식을 이용, 룩업 테이블과완전주기 파형 생성을 위한 기본 연산 로직을 생략한사인/코사인 파형 발생기 | |
| JPS61255120A (ja) | 位相調整回路 |