KR100311072B1

KR100311072B1 - 다치중첩진폭변조의기저대역신호발생장치

Info

Publication number: KR100311072B1
Application number: KR1019930017530A
Authority: KR
Inventors: 박일근
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1993-08-31
Filing date: 1993-08-31
Publication date: 2001-12-15
Also published as: DE4343510A1; GB9325552D0; JPH07107133A; GB2281483A; FR2709629B1; JP3283989B2; KR950007344A; US5459749A; FR2709629A1; DE4343510C2; GB2281483B

Abstract

본 발명은 디지탈 전송 시스템에서 간단한 구조와 제한효과가 있는 대역폭 및 전력 효율적인 다치 중첩 진폭 변조의 기저대역 신호 발생장치 및 방법에 관한 것으로, 데이타 지연수단, 신호레벨 변환수단, 연산수단, 두개의 펄스발생기, 두개의 가산기, 및 두개의 증폭기로 구성되어 있어서 회로의 복잡성을 피할 수 있다.

특히, 다치의 수를 변경하고자 할때 장치의 단순한 변경으로 이에 해당하는 다치 중첩 진폭 변조의 기저대역 신호를 제공할 수 있다.

Description

다치 중첩 진폭 변조의 기저대역 신호 발생장치 및 방법(A apparatus and method for generating baseband signal of multi-level superposed Amplitude-Modulated Signal)

제1도는 본 발명에 의한 다치 중접 변조의 기저대역 신호 발생장치의 구성 블럭도이다.

제2도는 상기 제1도에 도시된 본 발명의 장치의 동작 설명을 위하여 다치의 수(M)가 4인 경우의 심볼이 표현하는 4개의 진폭을 신호 공간상에 배치한 그래프이다.

제3도는 상기 제1도 및 제6도에 도시된 장치의 동작 설명을 위하여 다치의 수가 4인 경우를 시간에 따라 설명한 표이다.

제4도는 상기 제1도에 도시된 본 발명의 장치에 있어서 다치의 수가 4이고 중첩도 A=0.8일때 출력되는 다치 중첩 진폭 변조의 기저대역 신호의 눈모양도이다.

제5도는 상기 제1도에 도시된 본 발명의 장치에 있어서 다치의 수가 4이고 중첩도 A=0.8일때 출력되는 다치 중첩 진폭 변조의 기저대역 신호의 젼력밀도 스펙트럼도이다.

제6도는 본 발명의 일 실시예에 의한 다치 중첩 변조의 기저대역 신호 발생장치의 구체적인 구성 블럭도이다.

제7도는 상기 제6도에 도시된 장치의 동작 설명을 위하여 다치의 수(M)가 4인 경우의 심볼이 표현하는 4개의 진폭 및 공간번호를 신호 공간상에 배치한 그래프이다.

본 발명은 위성통신, 지상망통신, 이동통신 및 유선통신 등에 적용할 수 있는 디지탈 데이타 전송 시스템(Digital Data Transmission System)에 관한 것으로, 특히 난리턴투 제로(Non Return to Zero; 이하 NRZ라고 함) 데이타 열(Data Stream)을 받아 비직선성 채널에서도 좁은 점유 주파수 대역 및 작은 부로브(Side Lobe) 특성을 가지는 출력을 발생하는 다치 레벨(multi-level) 중첩 변조(Superposed Modulation)의 기저대역 신호(Baseband Signal) 발생 장치에 관한 것이다.

디지탈 통신방식은 기존의 아날로그 통신방식과 비교하여 신뢰성이 높으며, 고품질의 정보를 전송할 수 있기 때문에 현대 정보통신의 주류가 되고 있으며 점차 그 이용이 증가하고 있는 분야로, 전송할 정보 데이타에 따라 위상 및 진폭 등의 반송파 파라미터를 변조시켜 송신하고 이를 수신측에서 복조하여 데이타를 복원하는 방법이다.

디지탈 데이타를 목적의 전송 채널을 통하여 전송할 수 있는 형태로 바꾸어 주는 디지탈 변조기에 있어서 변조기의 성능을 평가하는 요소로는 대역폭 효율 및 전력효율 특성이 있다.

보다 많은 정보량을 한정된 주파수 자원 환경내에서 처리하기 위하여 대역폭 효율이 좋은(Bandwidth efficient) 디지탈 변조 방식의 요구가 점차 늘어가고 있으며, 그에따라 밀집된 전송 채널상에서 근접된 반송파 상호간의 방해현상이 존재하게 된다.

따라서, 순수 디지탈 데이타를 그대로 전송하면 넓은 대역폭을 가지므로 대개 입력된 데이타를 필터 등을 통과시켜 대역폭을 제한시킨 후 변조하여 전송한다.

또한, 다수의 입력 데이타 비트를 변조신호상의 심볼들중 한개의 심볼 단위로 모아 동시에 전송함으로써 좋은 대역폭 효율을 얻고 있다. 즉, 입력되는 데이타를 k개의 비트 집합으로 나누어 한개의 심볼을 구성하고, k비트 데이타가 표현할 수 있는 2^k개의 경우의 수 만큼 진폭 또는 위상의 레벨이 변화될 수 있도록 이 k비트 데이타가 변조되면, 전력밀도 스펙트럼상의 대역폭 확장없이도 많은 데이타를 전송할 수 있다. 왜냐하면, 전력밀도 스펙트럼상의 대역폭은 데이타 심볼 주기의 역수인 심볼 전송속도에 비례하고 진폭 또는 위상의 변화에는 좌우되지 않기 때문이다. 이를 다치 변조라고 부른다.

본 발명은 상기와 같은 디지탈 전송 시스템에 있어서 대역폭 효율이 좋은 변조신호를 얻기 위한 것으로, 특히 여파와 동시에 다치 변조된 기저대역 신호를 발생하는 기능을 갖는 것이다.

디지탈 데이타 전송 시스템에서 널리 쓰이고 있는 변조방식으로서, 위상편이 변조(Phase-Shift-Keying Modulation; 이하 PSK 변조라고 함) 및 펄스진폭 변조(Pulse-Amplitude Modulation; 이하 PAM이라고 함)방식은 2진부호의 입력 데이타에 따라 반송파의 위상 또는 진폭을 각각 변조시키는 방식이다. 만약 입력된 한개의 2진 데이타 신호에 한개의 위상을 대응시켜 변조하였다면 이를 2상 편이 변조(Binary Phase Shift Keying: 이하 BPSK라고 함)라고 부른다.

아울러 BPSK 변조에 의한 두 신호가 신호공간 상에서 정위상(In-Phase)과 직교위상(Quadrature Phase)으로 나누어 배치되도록 변조를 하는 방식을 4상 편이 변조(Quadrature Phase Shift Keying; 이하 QPSK라고 함)방식이라 부르는데 이때 한개의 반송파 위상에 대응되는 입력 데이타는 두 비트가 된다. 따라서, 같은 양의 데이타를 보낸다고 하면 2상 편이 변조방식보다 4상 편이 변조방식에 의한 신호가 차지하는 전력밀도 스펙트럼상의 대역폭이 반으로 줄어든다. 역으로, 같은 주파수 대역폭에 4상 편이 변조방식이 두배 많은 정보를 보낼 수 있게 된다. 이와 같은 식으로 8상 편이 변조(8-PSK), 16상 편이 변조(16-PSK) 등의 대역폭 효율이 높은 변조방식이 소개되고 있다.

펄스 진폭 변조(Pulse Amplitude Modulation; 이하 PAM이라 함)에서도 상기와 같이 신호공간 상에 입력심볼들의 다치 진폭을 표현하기 위한 부호점(Symbol Point)을 두고 이에 다수 비트의 입력 데이타를 대응시킴으로써 다치 직교 진폭 변조(Multi Level Quadrature Amplitude Modulation; 이하 다치 QAM이라 함) 신호를 얻는다.

상기의 설명에서와 같이 다치(Multi-Level)의 정도가 커질수록 한개의 신호공간상 한개의 심볼이 전달하는 정보량이 많아지므로 보다 높은 대역폭 효율을 갖는 변조방식이 된다.

한편, 상기의 각 변조방식에서 입력되는 데이타를 그대로 변조하여 전송하였을 경우 변조신호의 점유대역폭이 매우 크므로 이를 성능의 저하가 일어나지 않는 범위내에서 신호의 점유대역을 제한하여 전송한다.

여기에는 보통 나이키스트(Nyquist) 이론을 만족하는 올림여현필터(Raised Cosine Filter)로 대 역제한된(Bandwidth-Limited) 신호를 만들어 전송하는 방식을 사용하고 있다. 그러나, 전력 효율이 좋은 전송을 위하여 고출력 증폭기를 포화상태인 비직선 영역에서 동작시켜 송신하면 부로브(Side Lobe)가 확산되어 근접 채널의 신호에 심각한 방해를 줌은 공지의 사실이다.

또한, 대역폭을 제한시킬수록 신호가 영점수준을 통과하는 시간의 차이인 지터(Jitter)가 커져 복조기에서 심볼의 타이밍을 복원하는데 어려움을 준다.

상기 현상을 막고 대역폭 및 전력 효율이 좋은 디지탈 신호 전송을 위한 발명들은 K. Feher 박사에 의한 U.S.Patent. No 4,339,724와 J.S.Seo 박사에 의한 U.S.Patent. No 4,644,565 등에 각각 기재되어 있다.

이들의 발명에 의한 신호는 NRZ 형태의 2진부호인 입력 디지탈 데이타 신호 비트열(Bit Stream) 한개의 비트에 해당하는 두개의 펄스파형, 즉 배주기 올림 여현펄스(Double Interval Raised Cosine Pulse)와 보통의 올림 여현펄스를 만들어 출력단에서 이 둘의 신호를 중첩도(이하 A라고 함)에 따른 비율로 중첩시켜 출력함으로써 생성된 중첩 변조 기저대역 신호로, 진폭요동(Amplitude Fluctuation)을 최소화시킨 것이다.

따라서, 상기 중첩 변조 기저대역 신호를 이용한 중첩 변조신호, 즉 상기의 중첩 변조 기저대역 신호를 이용하여 얻은 변조된 반송파는 비직선성 증폭기를 통하여 증폭된 후 통신 채널상으로 전송되어도 부로브의 재확산(Regrowth) 현상이 적고, 이에 따른 오류확률 특성이 낮아 대역폭 및 전력 효율이 좋은(Bandwidth ＆ Power efficient) 변조신호를 얻는 우수한 방법이며, 또한 송신단에 지터(Jitter) 및 부호 상호간의 간섭(Inter-Symbol Interference; 이하 ISI라고 함) 현상이 없는 장점이 있다.

특히 후자 발명의 경우 중첩도 A를 조절함으로써 전력밀도 스펙트럼상에서의 주로브(Main Lobe) 대역폭 및 부로브(Side Lobe) 진폭을 조절할 수 있어 디지탈 전송 시스템에 적합한 대역폭으로 조절 가능한 기능도 갖추고 있으며, 중첩도 A=1인 경우에의 변조 출력신호가 전자의 발명과 같아지는 특징이 있다.

상기의 두 발명은 그 기술분야가 동일하며 특성 역시 비슷하므로 이하 상기 발명들에 의한 신호들을 '중첩 진폭 변조의 기저대역 신호'(Superposed Amplitude Modulated Baseband Signal)라고 칭한다.

상기의 발명들인 종첩 진폭 변조의 기저대역 신호를 발생하기 위한 장치는 중첩 진폭 변조신호의 특성상 저항, 인덕터, 캐패시터, 그리고 연산 증폭기(Operational Amplifier) 등으로 구성된 종래의 필터와는 달리, 미리 장치내에서 중첩 진폭 변조 기저대역 신호의 출력신호에 해당하는 다수의 대역제한된 펄스파형들을 발생시킨 후 입력되는 데이타 형태에 따라 발생된 펄스파형들 중에서 선택하여 출력함으로써 여파된 변조신호를 얻는 비선형적 방법이다.

그리고, 상기의 발명들은 한개의 입력된 데이타에 따라 한개의 변조신호를 발생하는 것으로 다치 진폭 변조방식이 아니다.

다치 중첩 진폭변조의 기저대역 신호를 얻기 위하여서는 이론적으로 다음의 임펄스 응답특성을 가져야 한다.

여기서, α_n은 시점 n에 입력되는 데이타가 표현하는 다치 신호공간상의 진폭으로 다치수 M일때로 구성되는 집합중 한개 요소와 대응된다. 또한 s(t)는 기본적인 중첩 진폭 변조신호의 기저대역 신호 임펄스 응답으로 다음과 같이 표현된다.

여기서, A는 중첩도를 나타내고, Ts는 심볼주기를 나타낸다.

다치 중첩 진폭 변조의 기저대역 신호를 얻기 위하여서는 상기 중첩 진폭 변조신호가 다치 중첩 진폭 변조되었을때의 기저대역 파형을 구성하는 요소를 미리 장치내에서 발생시킨 후 입력되는 데이타 형태에 따라 발생된 펄스파형들 중에서 선택하여 출력하게 하는 방법이 있다.

그러나, 다치의 수가 증가할수록 구비해야 하는 펄스파형의 수가 기하 급수적으로 증가하고, 파형을 선택하고 출력하는 과정이 복잡해져 장치의 복잡성이 증가한다.

또다른 다치 중첩 진폭 변조신호를 얻는 종래의 방법으로는 중첩 진폭 변조 기저대역 신호의 임펄스 응답을 샘플링하여 이값을 계수로 갖는 디지탈 필터로 구성하는 방법이 있다. 이 방법 역시 다치의 수가 늘어남에 따라 병렬로 다치수 만큼의 디지탈 필터를 추가시켜야 하므로 회로의 구성이 증가하고 복잡해지는 단점이 있다.

상기의 종래의 다치 중첩 진폭 변조 기저대역 신호 발생방법들은 모두가 소정의 다치의 수를 갖는 중첩 진폭 변조신호를 생성하고 있으므로 전송 시스템의 유연성을 위하여 다치의 수를 바꾸고자 하는 경우에는 다치의 수 변경에 따라 발생하는 파형펄스들을 추가하거나 또는 다치의 수 변경에 따라 필요없게된 파형펄스들을 삭제하여야 한다.

이러한 작업을 하기 위해서는 최악의 경우 디지탈 필터와 같은 회로의 모든 요소를 바꾸어야 하므로 상기 종래의 방법은 다치수를 바꾸기가 복잡하여 유연성이 떨어진다.

상기의 종래의 다치 중첩 진폭 기저대역 신호 발생방법에서 다치의 수를 변경하기 위한 또다른 방법으로는, 사용하고자 하는 다치의 수만큼에 해당되는 펄스신호들을 미리 장치내에 구비하여 놓고 이를 요구되는 다치의 수에 따라 선택하여 사용하는 방법이 있으나 이 역시 회로가 매우 커지고 복잡해지는 단점이 있다.

따라서 본 발명의 목적은 다치의 중첩 진폭 변조 기저대역 신호를 발생함에 있어 종래의 방식으로는 각각의 다치 중첩 진폭 변조된 출력신호에 따른 펄스파형들을 모두 구비해야 하는 단점을 제거하고 최소의 중첩 진폭 변조용 기저대역 펄스를 가지는 간단한 구조로도 다치 중첩 진폭 변조신호의 기본 특성인 대역폭 및 전력 효율을 그대로 유지하는 다치 중첩 진폭 변조의 기저대역 신호 발생장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 사용자가 시스템의 유연성을 위하여 다치 중첩 진폭 변조신호의 다치 수를 변경하고자 할때 장치의 단순한 변경으로 이에 해당하는 다치 중첩 진폭 변조의 기저대역 신호를 제공할 수 있는 다치 중첩 진폭 변조 기저대역 신호 발생장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 사용자가 시스템의 유연성을 위하여 입력데이타의 전송속도와 전력밀도 스펙트럼상의 중첩도 A값을 변경하고자 할때 장치의 단순한 변경으로 이에 적응가능한 다치 중첩 진폭 변조 기저대역 신호의 발생장치 및 방법을 제공함에 있다.

상기 목적들을 달성하기 위하여 본 발명인 다치 중첩 진폭 변조 기저대역 신호 발생장치는 소정 비트수(k)의 디지털 데이터를 병렬로 입력하여 소정의 심볼 주기동안 지연시켜 출력하는 지연수단; 상기 디지털 데이터 및 상기 지연된 디지털 데이터를 소정 신호 공간상의 2^k개중 하나에 대응하는 값으로 변환하여 출력하는 신호수준변환수단; 상기 신호수준변환된 디지털 데이터 및 지연된 데이터를 연산하여 소정의 제어신호를 발생하는 연산수단; 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 cos(πt/T) 형태의 펄스를 반복적으로 발생하는 제1펄스 발생수단; 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 소정의 중첩도 A와 상수 K를 갖는 -K(1-A)(1-cos(2πt/T)) 형태의 펄스를 반복적으로 발생하는 제2펄스 발생수단; 및 상기 연산수단에서 출력되는 소정의 제어 신호에 의해 상기 제1 및 제2펄스 발생수단에서 발생된 cos(πt/T) 및 -K(1-A)(1-cos(2πt/T)) 형태의 펄스로부터 소정의 기저대역 신호를 발생하는 신호 합성수단을 포함하는 것이 바람직하다.

또한 상기 목적들을 달성하기 위하여 본 발명인 다치 중첩 진폭 변조 기저대역 신호 발생방법은

(a) 소정 비트수(k)의 디지털 데이터를 병렬로 입력하여 소정의 심볼 주기동안 지연시켜 출력하는 단계;

(b) 상기 디지털 데이터 및 상기 지연된 디지털 데이터를 각각 소정 신호 공간상의 2^k개중 하나에 대응하는 값으로 신호 수준 변환하여 출력하는 단계;

(c) 상기 (b)단계에서 신호 수준 변환된 디지털 데이터 및 지연된 데이터를 연산하여 소정의 제어신호를 발생하는 단계;

(d) 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 cos(πt/T)) 형태의 제1펄스를 반복적으로 발생하는 단계;

(e) 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 소정의 중첩도 A와 상수 K를 갖는 -K(1-A)(1-cos(2πt/T)) 형태의 제2펄스를 반복적으로 발생하는 단계; 및

(f) 상기 연산수단에서 출력되는 소정의 제어 신호에 의해 상기 제1 및 제2펄스로부터 소정의 기저대역 신호를 발생하는 단계를 포함하는 것이 바람직하다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 다치 중첩 진폭 변조의 기저대역 신호 발생장치의 구성도로서, 이 장치는 신호레벨 변환부(1), 데이타 지연부(2), 연산부(3), 제1펄스 발생부(4), 제1반전기(5), 제1선택부(6), 제1증폭부(7), 제1가산기(8), 제2펄스 발생부(9), 제2반전기(10), 제2선택부(11), 제2증폭부(12), 및 제2가산기(13)를 포함한다.

k비트로 구성된 송신될 NRZ 데이타(S1)는 신호레벨 변환부(1)의 일측입력과 데이타 지연부(2)의 입력에 각각 연결되고, 데이타 지연부(2)에 입력된 데이타 열은 한 심볼주기동안 지연된 후 지연신호(S2)로 되어 신호레벨 변환부(1)의 일측입력에 연결된다.

신호레벨 변환부(1)에 입력된 두 그룹의 데이타(S1, S2)는 각각 그에 해당하는 신호 공간상의 진폭값(S3, S4)으로 변환되어 출력되며, 이두 출력(S3, S4)은 각각 연산부(3)의 두 입력에 연결된다.

연산부(3)로 입력된 두 전압값들은 본 발명의 각 부분에서 요구되는 신호 성분들을 출력하는데, 출력신호(B)는 제1증폭부(7)의 증폭도 제어단자에 연결되고, 출력신호(C)는 제1선택부(6)의 조절단자에 연결되며, 출력신호(D)는 제1가산기(8)의 일측 입력으로 연결되고, 출력신호(E)는 제2증폭부(12)의 증폭도 제어단자에 연결되고, 출력신호(F)는 제2선택부(11)의 조절단자에 연결된다.

한편, 입력되는 데이타 기본 심볼 클럭(S5)은 두 경로로 나뉘어져 일측은 제1펄스 발생부(4)의 입력으로 연결되고, 다른 일측은 제2펄스 발생부(9)의 입력으로 연결된다.

제1,2펄스 발생부(4, 9)는 심볼클럭(S5)에 동기되어 발생되는여현파펄스를 각각 발생하는 장치로서, 이는 메모리 소자등에 상기의 식에 의한 샘플값을 미리 기억시킨후 심볼클럭에 동기시켜 해당하는 신호를 출력하도록 구성할 수도 있고, 또는 심볼클럭으로부터 대역 여파기(Band Pass Filter)등을 사용하여 원하는 신호성분을 뽑아내어 사용할 수 있도록 구성할 수도 있다.

출력신호(S6)는 다시 두 경로로 나뉘어져 일측은 제1선택부(6)의 일측입력에 연결되고, 다른 일측은 제1반전기(5)에서 반전되어 제1선택부(6)의 다른 일측입력에 연결된다.

제1선택부(6)는 연산부(3)에서 제공되는 출력신호(C)에 따라 두 입력신호중의 한개를 선택하여 출력하고, 이는 제1증폭부(7)의 입력으로 연결된다.

제1증폭부(7)는 연산부(3)에서 제공되는 게인제어전압인 출력신호(B)에 따라 입력신호를 증폭한 후 제1가산기(8)의 일측 입력에 연결된다.

제1가산기(8)에서는 제1증폭부(7)의 출력과 연산부(3)에서 제공되는 출력신호(D)를 가산하여 제2가산기(13)의 일측 입력으로 제공한다.

한편, 제2펄스 발생부(9)의 출력신호(S8)는 다시 두 경로로 나뉘어져 일측은 제2선택부(11)의 일측 입력에 연결되고, 다른 일측은 제2반전기(10)에서 반전되어 제2선택부(11)의 다른 일측입력에 연결된다.

제2선택부(11)는 연산부(3)에서 제공되는 출력신호(F)에 따라 두 입력신호중의 한개를 선택하여 출력하고, 이는 제2증폭부(12)의 입력으로 제공된다.

제2증폭부(12)는 연산부(3)에서 제공되는 게인제어전압인 출력신호(E)에 따라 입력신호를 증폭한후 제2가산기(13)의 일측 입력으로 연결된다.

제2가산기(13)에서는 제2증폭부(12)의 출력과 제1가산기(8)의 출력을 가산하여 본 발명의 최종적인 출력신호(S10)를 출력하도록 구성되어 있다.

상술한 구성에 의거하여 본 발명에 의한 장치의 동작을 제1도, 제2도, 및 제3도를 참조하여 상세히 설명하기로 한다.

이해하기 쉽게 설명하기 위하여 다치의 수가 4인 4-레벨 중첩 진폭 변조신호(4-Level Superposed Modulation Signal)에 필요한 기저대역 신호 발생의 경우를 예로들어 설명하고자 한다. 여기에서, 입력되는 NRZ 데이타(S1)는 한 심볼 주기동안 두개의 비트가 입력되고, 이것을 신호 공간상의 4개의 심볼로 대응시킨 중첩 진폭 변조의 기저대역 신호(Baseband Signal)를 발생하고자 한다.

또한 본 예에서는 제1선택부(6)는 연산부(3)에서 제공되는 출력신호(C)의 값이 0보다 클 경우에는 제1반전기(5)의 출력신호(S7)를 선택하고, 0보다 작을 경우에는 제1펄스 발생부(4)의 출력신호(S6)를 선택하여 출력하도록 구성되어 있다.

아울러 제2선택부(11)는 연산부(3)에서 제공되는 출력신호(F)의 값이 0보다 클 경우에는 제2반전기(10)의 출력신호(S9)를 선택하고, 0보다 작을 경우에는 제2펄스 발생부(9)의 출력신호(S8)를 선택하여 출력하도록 구성되어 있다.

또한 본 예에서는 제1, 2 증폭부(7, 12)의 중폭도가 연산부(3)에서 제공되는 출력신호(B, E)의 전압값에 각각 대응되어 증폭되도록 구성되어 있다.

따라서, 출력신호(B, E)의 값이 각각 1, 3이면 제1, 2 증폭부(7, 12)들은 각각 입력신호를 1배, 3배로 증폭한다.

제2도는 제1도에 의한 장치의 동작 설명을 위하여 다치의 수(M)가 4인 경우의 신호 공간상 진폭 배치의 예를 보인 것이다. 이러한 배치와 상기의 가정들은 단지 설명을 위한 것으로 시스템의 요구상 설계자에 의해 변경될 수 있다.

제3도는 입력 데이타열이 00, 01, 00, 00, 11, 10,....등의 순서로 입력될때를 예로 들었을때, 이에따른 본 발명에 의한 장치의 각부 파형을 나타낸 것이다.

상기의 가정에서 설정된 바와 같이, 매 심볼주기마다 2비트씩 입력되는 NRZ 데이타(S1)와 이를 데이타 지연부(2)에서 한 심볼 주기동안 지연시킨 지연신호(S2)가 신호레벨 변환부(1)로 입력되고, 신호레벨 변환부(1)는 연산부(3)에서 요구하는 신호레벨로 변경시킨 출력신호(S3, S4)를 각각 출력시키는데, 여기서, 출력신호(S3, S4)의 레벨은 NRZ 데이타에 각각 대응하는 신호 공간상의 진폭과 같은 값이다. 즉, 제3도에서 보인 바와 같이 출력신호(S3, S4)레벨은 NRZ 데이타 00, 01, 10, 11에 대해 진폭 -3, -1, +1, +3에 각각 대응시킨 값을 의미한다.

따라서, 제3도에 표시되어 있는 바와 같이 출력신호(S4)는 한 심볼주기 시간 이전의 출력신호(S3)와 같게 된다.

출력신호(S3, S4)들은 연산부(3)에 공급되어 아래 식들과 같이 연산되어 본 발명의 각 부분에서 필요로 하는 제어신호 및 전압을 제공하게 된다.

제3도의 시간축에 1번으로 표시된 예, 즉 이전 입력 데이타가 00이고 헌재의 입력 데이타가 01일 경우, 출력신호(S3, S4)들은 각각 -1, -3이므로, 연산부(3)의 출력은 각각

F - sign(-1-3) ＜ 0이 된다.

따라서, 제1선택부(6)는 출력신호(C)를 제어신호로 받되 출력신호(C)의 값이 0보다 크므로 상기의 가정에서 설정된 바와 같이 제1반전기(5)의 출력신호(S7)인선택하여 제1증폭부(7)로 출력한다.

제1증폭부(7)에서는 게인제어신호인 출력신호(B)의 값이 1이므로 입력신호를 1배 증폭하여 즉, 입력된 신호를 그대로 제1가산기(8)로 전송한다.

제1가산기(8)에서는 제1증폭부(7)의 출력신호와 연산부(3)에서 제공되는 출력신호(D)와 더해지는데, 출력신호(D)의 값이 -2 이므로 결국 출력신호(S7)가 -2볼트 전압 레벨로 전이하는 결과가 된다.

한편, 제2선택부(11)는 출력신호(F)를 제어신호로 받되 출력신호(F)의 값이 0보다 작으므로 상기의 가정에서 설정된 바와 같이 출력신호(S8)인선택하여 제2증폭부(12)로 출력한다.

제2증폭부(12)에서는 증폭도 제어신호인 출력신호(E)의 값이 4이므로 입력신호를 4배 증폭하여 제2가산기(13)로 전송한다.

제2가산기(13)에서는 제1증폭부(7)의 출력신호와 제어신호(D)가 가산된 제1가산기(8)의 출력신호를 일측 양(+)의 입력으로 받고, 다른 음(-)의 입력은 제2증폭부(12)의 출력을 받아, 이 두 입력을 가산하여(즉, 제1가산기의 출력신호에서 제2증폭부의 출력을 빼서) 본 발명의 장치의 출력신호(S10)인 4-레벨 중첩 진폭 변조신호의 기저대역 신호를 출력한다.

다음 심볼 주기들에서도 상기와 같은 동작으로 제3도에 표시된 출력신호(S10)와 같은 4-레벨 중첩 진폭 변조신호의 기저대역 신호가 출력된다.

만약 다치의 수를 변화하고자 할 때에는 데이타의 심볼을 구성하는 비트수 k가 변화할 것이고, 이에 따라 본 발명에 따른 다치 중첩 진폭 변조 기저대역 출력신호의 진폭레벨이 2^k개중에서 하나의 진폭을 발생시키게 함으로써, 간단히 원하는 레벨의 다치 중첩 진폭 변조의 기저대역 신호 발생이 가능하다.

본 설명에 의한 신호를 오프셋 직교 진폭 변조(Offest Ouadrature Amplitude Modulation; 이하 OOAM이라고 함) 방식의 장치중 정위상 채널(In-Phase Channel) 및 직교 위상 채널(Quadrature Phase Channel)에 있는 대역 제한용 여파기의 출력신호를 대신하여 사용하면 16-중첩 직교 진폭 변조(16-Level Superposed Quadrature Amplitude Modulation; 이하 16-SQAM이라고 함) 신호가 된다.

제4도는 제1도 본 발명이 상기 설명에서 설정된 예와 같이 다치수(M)가 4이고 중첩도 A=0.8일때의 4-레벨 중첩 진폭 변조(4-Level SQAM) 기저대역 신호를 발생시킨 눈모양도(Eye Pattern Diagram)를 보인 것으로, 이론적인 증명에 의한 다치 중첩 진폭 변조의 기저대역 신호특성과 정확히 일치한다.

제5도는 본 발명에 따른 다치 중첩 진폭 변조의 기저대역 신호를 사용하여 얻은 다치 중첩 직교 진폭 변조(M-SQAM)신호를 비직선 영역에서 동작하는 증폭기로 증폭하여 전송할때의 규격화된 전력밀도 스펙트럼을 다른 변조 방식의 경우와 비교하여 보인 것으로, 각 스펙트럼의 조건은 다음과 같다.

(a) A=O.7인 16-SQAM(Non-linear Channel)

(b) A=0.8인 16-SQAM(Non-linear Channel)

(c) A=1.0인 16-SQAM(Non-linear Channel)

(d) A=0.8인 16-SQAM(Linear Channel)

(e) α- 0.5인 16-QAM(Non-linear Channel)

(f) MSK(Non-linear Channel)

여기서, α는 올림여현필터의 롤-오프 팩터이다.

또한, f는 변조신호의 주파수이고, f_c는 반송파주파수이고, 또한 T_b는 비트주기이다.

제5도를 통하여 본 발명의 스펙트럼은 최소 위상 편이 변조방식(Minimum Shift Keying; MSK)이나 올림여현 여파기를 가진 다치 직교 진폭 변조방식(M-QAM)보다 협대역이고 부로브(Side-Lobe)의 재확산 현상이 작다는 좋은 특성을 가짐을 알 수 있다.

제6도는 본 발명의 일 실시예에 의한 다치 중첩 변조의 기저대역 신호 발생장치의 구체적인 구성 블럭도로서, 다치 중첩 진폭 변조(Multi-Level Superposed Modulation) 기저대역 신호 발생을 위한 것이다.

이하 제6도를 참조하여 본 발명의 일 실시예에 따른 장치의 구성을 설명하기로 한다.

송신될 k비트로 구성튄 NRZ 데이타(S1)는 전송경로를 통하여 신호레벨 변환부(1)의 일측 입력과 지연부(2)의 입력에 각각 연결되고, 지연부(2)에 입력된 데이타 열은 한 심볼 주기동안 지연된 후 출력신호(S2)로 되어 신호레벨 변환부(1)의 일측 입력에 연결된다.

신호레벨 변환부(1)에 입력된 두 그룹의 데이타(S1, S2)들은 각각 그에 해당하는 신호 공간상의 진폭값에 해당하는 출력신호(S11, S12)들로 변환되어 출력되며, 두 출력신호(S11, S12)들은 연산부(3)의 두 입력에 각각 연결된다.

연산부(3)로 입력된 두 출력신호(S11, S12)는 본 발명의 각 부분에서 요구되는 신호성분들을 출력하는데, 제1감산기(20)에서는 두 출력신호(S11, S12)를 받아 이들간의 차이값 B'-S11-S12을 출력하여 제1승적기(24)의 일측 입력에 제공하는 한편, 제3가산기(21)에서는 입력된 두 신호값들의 합, 즉 S12=S11+S12인 출력신호(S13)를 제2감산기(22)의 일측 입력에 제공하고, 제2감산기(22)의 다른 일측 입력에는 외부에서 다치의 수(M)에 따라 주어지는 M+1 값을 연결하여 이 두가지 입력신호간의 차이값인 D'-S13-(M+1)을 출력하여 제4가산기(25)의 일측 입력과 제2승적기(27)의 일측 입력에 각각 제공한다.

한편, 입력되는 데이타 기본 심볼 클럭(S5)은 두 경로로 나뉘어져 일측은 제3펄스 발생부(23)의 입력으로 연결되고, 다른 일측은 제4펄스 발생부(26)의 입력으로 연결된다.

제3펄스 발생부(23)의 출력은 제1승적기(24)의 일측 입력에 연결되고, 제1승적기(24)에서는 제1감산기(20)의 출력에서 제공되는 출력신호(B')와 제3펄스 발생부(23)의 출력신호가 곱하여진 신호를 출력하여 제4가산기(25)의 일측 입력으로 제공한다.

제4가산기(25)에서는 제1승적기(24)에서 제공되는 신호를 일측 입력으로 하고 다른 일측 입력에 제2감산기(22)의 출력신호(D')를 연결하여 두 입력의 가산값을 출력하여 제5가산기(28)의 일측 입력으로 연결한다.

한편, 제4펄스 발생부(26)의 출력은 제2승적기(27)의 일측 입력에 연결되고, 제2승적기(27)에서는 제2감산기(22)의 출력에서 제공되는 출력신호(D')와 제4펄스 발생부(26)의 출력신호가 곱하여진 신호를 출력하여 제5가산기(28)의 일측 입력으로 제공한다.

제5가산기(28)에서는 제2승적기(27)에서 제공되는 신호를 일측 입력으로 하며 다른 일측 입력에 제4가산기(25)의 출력신호를 연결하여 두 입력의 가산값을 출력함으로써 본 발명의 장치의 신호인 다치 중첩 변조의 기저대역 신호인 최종 출력신호(S10)를 출력한다.

본 일 실시예의 구성상 특징은, 본 발명의 연산부(3)에서의 계산량이 많아지는 것을 방지하기 위하여, 신호레벨 변환부(1)가 신호레벨 변환부(1)로 입력되는 심볼에 대응하는 진폭값을 구할때 제2도에 표시한 신호 공간상의 진폭값 대신, 제7도에 표시한 바와 같이 신호 공간상의 진폭값에 대응되는 공간번호를 진폭의 크기순 혹은 역순으로 부여하여 이 번호를 출력하도록 한 것이다.

이렇게 구성함으로써 연산부(3)에서 출력신호(B, C, D) 값을 발생할때 나누기 연산을 할 필요가 없어지므로 계산량을 줄일 수 있고 결과적으로 회로를 간단히 할 수 있다.

본 일 실시예의 구성상 다른 특징은 제1도에서 사용하였던 제1반전기(5), 제1선택부(6), 제1증폭부(7)를 두 입력을 갖는 한개의 제1승적기(24)로 대치하여 일측 입력에 제3펄스 발생부(23)의 출력을 연결하고 다른 일측에 출력신호(B')를 입력받아 이 두 입력신호를 서로 승적함으로써 제1도의 요소들의 역할을 대치하도록 하였다는 것이다.

같은 원리로 제1도에 사용하였던 제2반전기(10), 제2선택부(11), 및 제2증폭부(12)를 한개의 제2승적기(27)로 대치하여 일측 입력에 제4펄스 발생부(26)의 출력을 연결하고 다른 일측에 출력신호(E)에 해당하는 출력신호(D')를 입력받아 이 두 입력신호를 서로 승적함으로써 제1도의 요소들의 역할을 대치하도록 하였다.

상기와 같이 대치함으로써 연산부(3)의 출력신호(C, E)가 필요없게 되었다.

본 일 실시예의 구성상 또 다른 특징은 제1도의 제2펄스 발생부(9)의 역할을 하고 있는 제4펄스 발생부(26)의 발생신호를채용함으로써 본래 제2증폭기(12)(제6도의 제2승적기(27)에 대응됨)의 게인제어신호로서 공급되어야 하는 출력신호(E)의 승적값을 출력신호(D')로 대치할 수 있게 하여 회로의 복잡성을 줄였다는 것이다. 왜냐하면, 다음과 같은 식이 성립하기 때문이다.

E - 2 × D ... (식 8)

상술한 구성에 의거하여 본 발명에 따른 일 실시예를 제3, 6, 7도를 참조하여 상세히 설명하기로 한다.

이해하기 쉽게 설명하기 위하여 본 설명에서는 다치의 수가 4인 4-레벨 중첩 진폭 변조신호(4-Level Superposed Modulation Signal)에 필요한 기저대역 신호 발생의 경우를 예로들어 설명하기로 한다.

제7도는 상기 제6도에 도시된 장치의 동작 설명을 위하여 다치의 수(M)가 4인 경우의 심볼이 표현하는 4개의 진폭 및 공간번호를 신호 공간상에 배치한 그래프이고, 본 일실시예에 특별히 해당되는 부분인 B', D'로 표시된 부분의 설명은 제3도에 있다.

매 심볼주기마다 2비트씩 입력되는 NRZ 데이타(S1)와 이를 데이타 지연부(2)에서 한 심볼 주기동안 지연시킨 지연신호(S2)가 신호레벨 변환부(1)로 입력되고, 신호레벨 변환부(1)는 연산부(3)에서 요구하는 신호레벨로 변경시킨 출력신호(S11, S12)를 각각 출력시키는데, 여기서, 출력신호(S11, S12)의 레벨은 NRZ 데이타에 각각 대응하는 신호 공간상의 공간번호와 같은 값이다. 즉, 제7도에서 보인 바와 같이 출력신호(S11, S12)는 NRZ 데이타 00, 01, 10, 11에 대해 공간번호 1, 2, 3, 4에 각각 대응시킨 값을 의미한다.

출력신호(S11, S12)는 연산부(3)에 공급되어 출력신호(B', D')를 제공하게 되는데, 제3도의 시간축 8번으로 표시된 예, 즉 현재의 입력 데이타가 11이고 이전 심볼 입력 데이타가 01인 경우, 출력신호(S11, S12)는 각각 4, 2이므로 연산부(3)의 출력은 각각 B' = 4-2 =, 2 D' = 4+2-(4+1) = 이 1된다.

여기서 비록 연산의 입력은 공간번호를 사용하였으나 출력되는 B', D'의 값은 신호 공간상의 진폭값들이다.

따라서, 제1승적기(24)에서는 제3펄스 발생부(23)의 출력을 B'의 값인 2로 곱하므로출력하여 제4가산기(25)로 전송한다.

제4가산기(25)에서는 제1승적기(24)의 출력신호와 연산부(3)에서 제공되는 출력신호(D')가 더해지는데 D'의 값이 1이므로 결국 제2승적기(27)로부터의 출력신호가 1볼트 전압 레벨로 천이하는 결과가 된다.

한편, 제2승적기(27)에서는 제4펄스 발생부(26)의 출력신호를 D'의 값인 1로 곱하므로출력하여 제5가산기(28)로 전송한다.

제5가산기(28)에서는 제2승적기(27)의 출력신호와 제4가산기(25)의 출력신호가 더해져 본 발명의 장치의 출력신호인 다치 중첩 진폭 변조의 기저대역 신호(S10)를 출력한다.

다음 심볼 주기에서도 상기와 같은 동작으로 제3도에 표시된 최종적인 출력신호(S10)와 같은 4-레벨 중첩 진폭 변조신호의 기저대역 신호가 출력된다.

상술한 바와 같이 본 발명은 다치의 중첩 진폭 변조 기저대역 신호를 발생함에 있어 종래의 방식으로는 다치 중첩 진폭 변조된 출력신호에 해당하는 펄스파형들이 모두 필요한 단점을 제거하고 최소의 중첩 진폭 변조용 기저대역 펄스를 가지는 간단한 구조로도 다치 중첩 진폭 변조신호의 기본 특성인 대역폭 및 전력효율을 그대로 유지할 수 있다.

본 발명의 다른 효과로는 사용자가 시스템의 유연성을 위하여 다치 중첩 진폭 변조신호의 다치수를 변경하고자 할때 장치의 단순한 변경으로 이에 해당하는 다치 중첩 진폭 변조의 기저대역 신호를 제공할 수 있다는 점이다.

본 발명에 따른 다치 중첩 진폭 변조의 기저대역 신호를 사용하여 얻은 다치 중첩 직교 진폭 변조신호(M-QASM)를 비직선 영역에서 동작하는 증폭기로 증폭하여 전송할때의 규격화된 전력밀도 스펙트럼은 최소 위상 편이 변조방식(MSK)이나 올림여현 여파기를 가진 다치 직교 진폭 변조방식(M-QAM)보다 협대역이고 부로브(Side Lobe)의 재확산 현상이 작다는 좋은 특성을 제공하는 효과가 있다.

Claims

(정정) 소정 비트수(k)의 디지털 데이터를 병렬로 입력하여 소정의 심볼 주기동안 지연시켜 출력하는 지연수단; 상기 디지털 데이터 및 상기 지연된 디지털 데이터를 소정 신호 공간상의 2^k개중 하나에 대응하는 값으로 변환하여 출력하는 신호수준변환수단; 상기 신호수준변환된 디지털 데이터 및 지연된 데이터를 연산하여 소정의 제어신호를 발생하는 연산수단; 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 cos(πt/T) 형태의 펄스를 반복적으로 발생하는 제1펄스 발생수단; 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 소정의 중첩도 A와 상수 K를 갖는 -K(1-A)(1-cos(2πt/T)) 형태의 펄스를 반복적으로 발생하는 제2펄스 발생수단; 및 상기 연산수단에서 출력되는 소정의 제어 신호에 의해 상기 제1 및 제2펄스 발생수단에서 발생된 cos(πt/T) 및 -K(1-A)(1-cos(2πt/T)) 형태의 펄스로부터 소정의 기저대역 신호를 발생하는 신호 합성수단을 포함하는 다치 중첩 진폭 변조의 기저대역 신호 발생장치.
(정정) 제1항에 있어서, 상기 신호수준변환수단에서 변환된 디지털 데이터 및 지연된 디지털 데이터를 각각 S3, S4라고 할 때, 상기 연산수단은 제어 신호인 B, C ,D, F 및 F를 발생하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저대역 신호 발생장치.
(정정) 제1항에 있어서, 상기 합성수단은 상기 연산수단의 제어신호에 의해 상기 제1펄스 발생수단의 출력신호 또는 부호가 반전된 제1펄스 발생수단의 출력신호를 선택하는 제1선택수단; 및 상기 연산수단의 제어신호에 의해 상기 제2펄스 발생수단의 출력신호 또는 부호가 반전된 제2펄스 발생수단의 출력신호를 선택하는 제2선택수단을 포함하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저 대역 신호 발생장치.
(정정) 제1항에 있어서, 상기 신호수준변환수단에서 변환된 디지털 데이터 및 지연된 디지털 데이터를 각각 S11, S12라고 할 때, 상기 연산수단은 제어 신호인 B', D'를 발생하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저대역 신호 발생장치.

B' = S11-S12

D' = S11+S12-(M+1)

(여기서, M은 다치의 수이다.)
(정정) (a) 소정 비트수(k)의 디지털 데이터를 병렬로 입력하여 소정의 심볼 주기동안 지연시켜 출력하는 단계;

(b) 상기 디지털 데이터 및 상기 지연된 디지털 데이터를 각각 소정 신호 공간상의 2^k개중 하나에 대응하는 값으로 신호 수준 변환하여 출력하는 단계;

(c) 상기 (b)단계에서 신호 수준 변환된 디지털 데이터 및 지연된 데이터를 연산하여 소정의 제어신호를 발생하는 단계;

(d) 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 cos(πt/T) 형태의 제1펄스를 반복적으로 발생하는 단계;

(e) 입력되는 데이터 열의 기본 심볼 클록에 동기하고 심볼 주기동안 소정의 중첩도 A와 상수 K를 갖는 -K(1-A)(1-cos(2πt/T)) 형태의 제2펄스를 반복적으로 발생하는 단계; 및

(f) 상기 연산수단에서 출력되는 소정의 제어 신호에 의해 상기 제1 및 제2펄스로부터 소정의 기저대역 신호를 발생하는 단계를 포함하는 다치 중첩 진폭 변조의 기저대역 신호 발생방법.
(신설) 제5항에 있어서, 상기 (b)단계에서 다치 중첩 변조신호로 변환된 디지털 데이터 및 지연된 디지털 데이터를 각각 S3, S4라고 할 때, 발생하는 제어신호는 B, C, D, E 및 F이고, 다음의 연산에 의해 결정되는 단계를 포함하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저대역 신호 발생방법.
(신설) 제5항에 있어서, 상기 (f)단계는

(f-1) 상기 제어신호에 의해 상기 제1펄스 또는 부호가 반전된 제1펄스를 선택하는 단계; 및

(f-2) 상기 제어신호에 의해 상기 제2펄스 또는 부호가 반전된 제2펄스를 선택하는 단계를 포함하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저 대역 신호 발생방법.
(신설) 제5항에 있어서, 상기 (b)단계에서 변환된 디지털 데이터 및 지연된 디지털 데이터를 각각 S11, S12라고 할 때, 발생하는 제어신호는 B' 및 D'이고 다음의 연산에 의해 결정되는 단계를 포함하는 것을 특징으로 하는 다치 중첩 진폭 변조의 기저대역 신호 발생장치.

B' = S11-S12

D' = S11+S12-(M+1)

(여기서, M은 다치의 수이다.)