DE69534666T2 - Digitaler Quadraturmodulator - Google Patents

Digitaler Quadraturmodulator Download PDF

Info

Publication number
DE69534666T2
DE69534666T2 DE69534666T DE69534666T DE69534666T2 DE 69534666 T2 DE69534666 T2 DE 69534666T2 DE 69534666 T DE69534666 T DE 69534666T DE 69534666 T DE69534666 T DE 69534666T DE 69534666 T2 DE69534666 T2 DE 69534666T2
Authority
DE
Germany
Prior art keywords
channel
digital filter
signal
input
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69534666T
Other languages
English (en)
Other versions
DE69534666D1 (de
Inventor
Takashi Yokohama-shi Okada
Tadashi Kiyose-shi Shirato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20303394A external-priority patent/JP3391012B2/ja
Priority claimed from JP6204179A external-priority patent/JPH0851461A/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Application granted granted Critical
Publication of DE69534666D1 publication Critical patent/DE69534666D1/de
Publication of DE69534666T2 publication Critical patent/DE69534666T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/365—Modulation using digital generation of the modulated carrier (not including modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes

Description

  • Die vorliegende Erfindung betrifft einen digitalisierten Quadraturmodulator zur Implementierung von Phasenmodulation, Amplitudenmodulation und Quadraturamplitudenmodulation digitaler Signale.
  • In letzter Zeit hat der Bedarf an schneller digitaler Übertragung, wie zum Beispiel Bildkommunikation und Datenübertragung mit hoher Bitrate, zugenommen. Um dem zunehmenden Bedarf an schneller digitaler Übertragung gerecht zu werden, wurde gewünscht, fortgeschrittene Zugangsfunkübertragungsarchitekturen zum Verbinden von Benutzern mit Netzwerken mittels Funkübertragungsleitungen zu realisieren. Als eine der fortgeschrittenen Zugangsfunkübertragungsarchitekturen gibt es ein adaptives Modulationssystem, das abhängig von der Verkehrsmenge, dem Zustand der Übertragungsleitungen und auch von Anforderungen der Benutzer das Modulationsverfahren und Übertragungsbandbreite ändern kann. Dieses adaptive Modulationssystem ist dann für Frequenzausnutzungseffizienz und zum Absorbieren möglicher Verkehrsschwankungen effektiv.
  • Um das adaptive Modulationssystem zu implementieren, ist es notwendig, einen Modulator bereitzustellen, der dazu fähig ist, sowohl sein Modulationsverfahren als auch seine Übertragungsbandbreite variabel zu steuern. Existierende analoge Modulatoren können jedoch leider solche Funktionen nicht ausführen. Außerdem gibt es keinen Quadraturmodulator mit digitaler Verarbeitung, der dazu fähig ist, sein Modulationsverfahren und seine Übertragungsbandbreite variabel zu steuern.
  • Im folgenden wird der Aufbau herkömmlicher digitalisierter Quadraturmodulatoren beschrieben.
  • 1 ist ein Blockschaltbild eines typischen Aufbaus eines herkömmlichen digitalisierten Quadraturmodulators. Dieser Modulator wird durch Ersetzen analoger Verarbeitungselemente eines analogen Quadraturmodulators durch jeweils digitale Verarbeitungselemente gebildet.
  • In der Figur bedeutet die Bezugszahl 100 einen Signaleingangsanschluß für den gleichphasigen Kanal (I-Kanal), 101 einen Signaleingangsanschluß für den Quadraturkanal (Q-Kanal), 102 ein digitales Filter des I-Kanals, 103 ein digitales Filter des Q-Kanals, 104 und 105 sind digitale Multiplizierer, 106 ein digitaler Addierer, 107 ein Takteingangsanschluß, 108 ein Zähler, 109 ein Signalformerzeugungs-ROM zum Erzeugen von Trägersignalen, 110 ein Digital/Analog- (D/A-)Umsetzer, 111 ein Bandpaßfilter (BPF), 112 ein Mischer, 113 ein BPF, 114 ein Ausgangsanschluß für ein ZF-moduliertes Signal bzw. 115 ein Empfangsoszillator.
  • Bei diesem herkömmlichen Modulator erzeugen der Zähler 108 und der ROM 109 Quadraturträgersignale. Die digitalen Filter 102 und 103 empfangen digitale Eingangssignale auf n-Sequenz(en) (n ist eine ganze Zahl größer oder gleich eins) des I-Kanals bzw. Q-Kanals, um Spektrumformung und Bandbegrenzung dieser Empfangssignale auszuführen. Das Basisbandquadraturmodulierte Ausgangssignal wird durch Multiplizieren von Ausgangssignalen dieser digitalen Filter 102 und 103 mit den Quadraturträgersignalen in den Multiplizierern 104 bzw. 105, durch Addieren der Ausgangssignale der Multiplizierer 104 und 105 in dem Addierer 106 und anschließendes Umsetzen eines Ausgangssignals des Addierers 106 in ein analoges Signal in dem D/A-Umsetzer 110 bereitgestellt. 4a zeigt ein Impulsdiagramm dieser Signale in dem herkömmlichen Quadraturmodulator.
  • Ein anderer herkömmlicher digitalisierter Quadraturmodulator mit einem einfacheren Aufbau zur Verminderung der Menge an Berechnungen der DSP (digitalen Signalverarbeitung) wird in H. Samuelli und B. C. Wong, "A VLSI Architecture for a High-Speed All-Digital Quadrature Modulator and Demodulator for Digital Radio Applications", IEEE J. Select. Areas Commun., Band 8, Nr. 8, Seiten 1512–1519, Oktober 1990, beschrieben und ist in 2 als Blockschaltbild dargestellt.
  • In 2 bedeutet die Bezugszahl 200 einen Signaleingangsanschluß des gleichphasigen Kanals (I-Kanals), 201 einen Signaleingangsanschluß des Quadraturkanals (Q-Kanals), 202 und 203 sind Flipflops zum Abtasten von Eingangssignalen jeweiliger Kanäle und 205 ist ein digitales Filter. Das digitale Filter 205 wird durch einen digitalen Filterungsteil für 0-Phase 2050 , einen digitalen Filterungsteil für •/2-Phase 2051 , einen digitalen Filterungsteil für •-Phase 2052 und einen digitalen Filterungsteil für 3 •/2-Phase 2053 gebildet. Ferner bedeutet in 2 die Bezugszahl 206 einen Viereingang-Multiplexer (4-zu-1-Selektor), 207 einen Takteingangsanschluß, 208 einen 1/4-Frequenzteiler, 209 einen Digital/Analog- (D/A)-Umsetzer, 210 ein Bandpaßfilter (BPF), 211 einen Mischer, 212 ein BPF, 213 einen Ausgangsanschluß für ein ZF-moduliertes Signal bzw. 214 einen Empfangsoszillator.
  • Dieser herkömmliche Modulator realisiert Quadraturmodulation durch Ausnutzung des Umstands, daß die Amplituden jedes der Quadraturträgersignale, abgetastet bei 0-Phase, •/2-Phase, •-Phase und 3 •/2-Phase, folgendermaßen lautet:
    I-Kanal (COS): 1 0 –1 0
    Q-Kanal (SIN): 0 1 0 –1
  • Nämlich führen die Filterungsteile 2050 bis 2053 , die in die jeweiligen Phasen aufgeteilt sind, die obige Berechnung mit dem Eingangssignal jedes Kanals durch und der Multiplexer 206 wählt sequentiell die berechneten Ausgangssignale der Filterungsteile.
  • Ein weiterer herkömmlicher digitalisierter Quadraturmodulator, der in der japanischen, nicht untersuchten Veröffentlichung Nr. 6(1994)-69969 beschrieben wird, ist in 3 gezeigt.
  • In 3 bedeutet die Bezugszahl 300 einen Signaleingangsanschluß für den gleichphasigen Kanal (I-Kanal), 301 einen Signaleingangsanschluß für den Quadraturkanal (Q-Kanal), 302 und 303 sind Flipflops zum Abtasten von Eingangssignalen jeweiliger Kanäle, 304 ein I-Kanal-Digitalfilter, 305 ein Q-Kanal-Digitalfilter und 306 eine Quadraturmodulationsschaltung. Die Modulationsschaltung 306 wird durch einen Zweieingang-Multiplexer (2-zu-1-Selektor) 306a, einen Bitinverter 306b und einen Zweieingang-Multiplexer (2-zu-1-Selektor) 306c gebildet. In 3 bedeutet ferner die Bezugszahl 307 einen Takteingangsanschluß, 308 einen 1/4-Frequenzteiler, 309 einen Digital/Analog- (D/A-)Umsetzer, 310 ein Bandpaßfilter (BPF), 311 einen Mischer, 312 ein BPF, 313 einen Ausgangsanschluß für ein ZF-moduliertes Signal bzw. 314 einen Empfangsoszillator.
  • Dieser herkömmliche Modulator realisiert Quadraturmodulation auch durch Ausnutzung des Umstands, daß die Amplituden jedes der bei 0-Phase, •/2-Phase, •-Phase und 3 •/2-Phase abgetasteten Quadraturträgersignale wie oben beschrieben gleich 1, 0, –1, 0 und 0, 1, 0, –1 ist. Nämlich werden die Ausgangssignale der I-Kanal- und Q-Kanal-Filter 304 und 305 durch den Multiplexer 306a sequentiell gemultiplext und dann werden der nichtinvertierende und der invertierende Weg des gemultiplexten Ausgangssignals mittels des Bitinverters 306b und des Multiplexers 306c geschaltet.
  • Im allgemeinen kann ein DSP-Quadraturmodulator nicht direkt ein moduliertes Ausgangssignal mit Hochfrequenz erzeugen. Deshalb wird das Basisbandquadraturmodulierte Ausgangssignal zunächst D/A- umgesetzt und dann wird das analogmodulierte Ausgangssignal auf eine gewünschte Frequenz (ZF oder HF) aufwärtsumgesetzt. Um Faltungsrauschen (DSP-Rauschen), das während der DSP produziert werden kann, sowie harmonische Störkomponenten, die während der Frequenzumsetzung produziert werden können, zu beseitigen, ist es notwendig, analoge BPF(s) bereitzustellen.
  • Beim Entwurf des herkömmlichen digitalisierten Quadraturmodulators wurde jedoch eine angehängte Analogsignalverarbeitungsschaltung wie zum Beispiel analoge BPF(s) nicht berücksichtigt. Obwohl der herkömmliche DSP-Quadraturmodulator seine Modulationsgenauigkeit durch die DSP verbessern kann, ist folglich der Entwurf einer notwendigen Analogschaltung zur Beseitigung von Störkomponenten wie zum Beispiel DSP-Rauschen und harmonischen Komponenten, äußerst schwierig.
  • 4b zeigt die Frequenzanordnung eines Ausgangssignals des D/A-Umsetzers in dem herkömmlichen digitalisierten Quadraturmodulator. Wie in dieser Figur gezeigt, erscheinen ein durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) und Störkomponenten wie zum Beispiel Trägerlecken und -bild, die durch Frequenzumsetzung verursacht werden, in der Nähe des ZF-modulierten Ausgangssignals. Der Entwurf des Analogfilters, das nur diese unnötigen Störkomponenten beseitigen muß, ohne die Übertragungseigenschaften des Modulators zu verschlechtern, wird also sehr schwierig.
  • Aus EP-A-0458385 ist ein Mehrebenen-Digitalmodulator mit einem digitalen Signalprozessor bekannt, bei dem überabgetastete Symbole von I- und Q-Kanälen digital gefiltert werden.
  • Gemäß der vorliegenden Erfindung wird folgendes bereitgestellt: ein digitalisierter Quadraturmodulator zum Empfangen von n-Sequenz(en) (n ist eine ganze Zahl größer oder gleich eins) des I-Kanal-Eingangsdigital signals und n-Sequenz(en) des Q-Kanal-Eingangsdigitalsignals und zum Quadraturmodulieren der I-Kanal- und Q-Kanal-Eingangsdigitalsignale durch digitale Signalverarbeitung, umfassend
    ein digitales Filter zum Formen des Spektrums der Eingangs-Digitalsignale des I-Kanals und Q-Kanals, um Ausgangssignale des I-Kanals und Q-Kanals bereitzustellen,
    wobei das Filter eine vorbestimmte Phasenverschiebung zwischen den Ausgangssignalen des I-Kanals und Q-Kanals bereitstellt, um so eine durch die Quadraturmodulation durch die digitale Signalverarbeitung verursachte Phasendifferenz zu kompensieren, wobei die Phasendifferenz auf das Fehlen teilweiser Daten auf einem der besagten Kanäle zurückzuführen ist;
    wobei der digitalisierte Modulator folgendes umfaßt:
    Komplementärschaltungen zum Nehmen des Komplements der Ausgangssignale des I-Kanals und Q-Kanals, um Komplementsignale des I-Kanals und Q-Kanals bereitzustellen; und
    eine Multiplexerschaltung zum Multiplexen der Ausgangssignale des I-Kanals und Q-Kanals aus dem digitalen Filter und der Komplementsignale des I-Kanals und Q-Kanals aus den Komplementärschaltungen, um ein quadraturmoduliertes Ausgangssignal bereitzustellen.
  • Die vorliegende Erfindung liefert einen digitalisierten Quadraturmodulator, der das oben erwähnte Problem der herkömmlichen Architektur lösen kann, nämlich zur Bereitstellung eines digitalisierten Quadraturmodulators, wodurch seine analoge Signalverarbeitungsschaltung leicht entworfen werden kann.
  • Die vorliegende Erfindung liefert einen digitalisierten Quadraturmodulator, der sein Modulationsverfahren und seine Übertragungsbandbreite variabel steuern kann.
  • Die vorliegende Erfindung liefert einen digitalisierten Quadraturmodulator, wodurch seine Schaltungsstruktur vereinfacht werden kann, ohne eine zusätzliche komplizierte Steuerung für sein Digitalfilter zu erfordern.
  • Die vorliegende Erfindung liefert einen digitalisierten Quadraturmodulator, wodurch als Reaktion auf verschiedene Baudraten der Eingangssignale modulierte Ausgangssignale produziert werden können, ohne Spezifikationen seiner Analogsignalverarbeitungsschaltung zu verändern.
  • Da das Digitalfilter der vorliegenden Erfindung so entworfen ist, daß es eine Phasenverschiebung von (PI – PQ) zwischen den beiden Kanälen bereitstellt, entsprechend der Zeitphasendifferenz von Pdif zwischen den beiden Kanälen aufgrund der DSP-Quadraturmodulation, können mehrere Zyklen von Trägersignalen mit einem Ausgangssignal des Digitalfilters multipliziert werden, ohne Übertragungseigenschaften zu verschlechtern, die durch die oben erwähnte Phasendifferenz zwischen den Kanälen verursacht werden. Die Trägerfrequenz (die Mittenfrequenz des modulierten Ausgangssignals) kann folglich wahlweise als ein gewünschter Wert gewählt werden, ohne die Betriebsbedingungen des Digitalfilters zu berücksichtigen.
  • Da der Modulationsteil durch die schnelle Schaltung, wie zum Beispiel die Komplementärschaltungen und die Multiplexerschaltung, gebildet wird, ist es außerdem sehr leicht, die Trägerfrequenz zu erhöhen. Wenn die Trägerfrequenz erhöht wird, wird Faltungsrauschen (DSP-Rauschen), das durch die DSP und Störkomponenten wie zum Beispiel Trägerlecken und -bild, verursacht durch Frequenzumsetzung, verursacht wird, bei Frequenzen produziert, die fern von der des modulierten Ausgangssignals liegen. Folglich können diese DSP-Rausch- und Störkomponenten durch ein analoges BPF mit relativ großer Bandpaßbreite ausreichend beseitigt werden, um so Übertragungseigenschaften des Modulators nicht zu verschlechtern. Dadurch wird der Entwurf der analogen Signalverarbeitungsschaltung sehr leicht.
  • Bei einer Ausführungsform der vorliegenden Erfindung enthält das Digitalfilter eine Adressenerzeugungsschaltung zum Multiplexen der Eingangsdigitalsignale zur Erzeugung eines Adressensignals, einen Signalformspeicher zum Speichern von Signalformdaten mit einer vorbestimmten Phasenverschiebung zwischen dem I-Kanal und dem Q-Kanal, um die durch die Quadraturmodulation verursachte Phasendifferenz zu kompensieren, und zum Ausgeben jeweiliger Signalformdaten entsprechend einer Vielzahl von Phasen als Reaktion auf das Adressensignal, eine Vielzahl von Gewichtungsakkumulatoren zum Gewichten der jeweiligen Signalformdaten aus dem Speicher zur Bereitstellung von gewichteten Daten und einen Addierer zum Addieren der gewichteten Daten.
  • Es wird bevorzugt, daß die Komplementärschaltungen aus folgendem bestehen: einem ersten Komplementierer zum Nehmen des Komplements des Ausgangssignals des I-Kanals, um ein Komplementsignal des I-Kanals bereitzustellen, und einem zweiten Komplementierer zum Nehmen des Komplements des Ausgangssignals des Q-Kanals, um ein Komplementsignal des Q-Kanals bereitzustellen, und wobei die Multiplexerschaltung aus folgendem besteht: einem Selektor zum sequentiellen Multiplexen des Ausgangssignals des I-Kanals, des Ausgangssignals des Q-Kanals, des Komplementsignals des I-Kanals und des Komplementsignals des Q-Kanals in dieser Reihenfolge, um ein quadraturmoduliertes Ausgangssignal bereitzustellen.
  • Das Digitalfilter kann so aufgebaut sein, daß eine Phase nur des I-Kanal-Eingangsdigitalsignals oder des Q-Kanal-Eingangsdigitalsignals um einen Betrag der Phasendifferenz auf der Basis der Quadraturmodulation verschoben wird, oder so, daß Phasen der I-Kanal- und Q-Kanal-Eingangsdigitalsignale gleichermaßen in der entgegengesetzten Richtung zueinander um die Hälfte des Betrags der Phasendifferenz auf der Basis der Quadraturmodulation verschoben werden.
  • Das Digitalfilter kann außerdem so aufgebaut werden, daß Phasen der Eingangs-Digitalsignale des I-Kanals und Q-Kanals gleichermaßen um eine Hälfte des Betrags der Phasendifferenz auf der Basis der Quadraturmodulation in der zueinander entgegengesetzten Richtung verschoben werden und von beiden Richtungen aus durch Invertieren der Zeitbasis der Eingangs-Digitalsignale dieselbe Filterschaltung verwendet wird.
  • Da die Phaseneigenschaften des Digitalfilters so ausgelegt sind, daß sie in der Vorrück- und Verzögerungsrichtung um Pdif/2 verschoben sind und die Abgriffskoeffizienten für beide Kanäle durch Invertieren ihrer Zeitbasis verwendet werden, kann man die Filterschaltung im Time-sharing-Verfahren benutzen, ohne eine komplizierte zusätzliche Schaltung zu benutzen, wodurch sich die Schaltungsstruktur vereinfacht. Die in dem Digitalfilter verwendete Taktfrequenz ist nicht höher als die des Modulationstakts, auch wenn die Filterschaltung gewöhnlich im Time-sharing-Verfahren benutzt wird, weil die ursprüngliche Taktfrequenz in dem Digitalfilter kleiner als die Hälfte der Modulationstaktfrequenz ist.
  • Bei einer Ausführungsform der vorliegenden Erfindung enthält das Digitalfilter einen Signalformspeicher zum Speichern von Amplitudeninformationen mit einer vorbestimmten Phasenverschiebung zwischen dem I-Kanal und dem Q-Kanal, um so die Phasendifferenz auf der Basis der Quadraturmodulation zu kompensieren.
  • Vorzugsweise wird das Digitalfilter so aufgebaut, daß die Anzahl der Abtastwerte pro Symbol MS in dem Digitalfilter abhängig von einem daran angelegten Baudratensteuersignal variiert wird. In diesem Fall kann das Digitalfilter einen Signalformspeicher mit einer Vielzahl von ROMs zum Speichern jeweiliger Signalformdaten entsprechend einer Vielzahl von Phasen enthalten, und die ROMs einer Anzahl, die der Anzahl der Abtastwerte pro Symbol MS entsprechen, können für den Betrieb freigegeben werden.
  • Außerdem kann das Digitalfilter eine Vielzahl von Gewichtungsakkumulatoren zum Gewichten der jeweiligen Signalformdaten aus den ROMs zur Bereitstellung gewichteter Daten sowie einen Addierer zum Auswählen der gewichteten Daten einer Anzahl, die der Anzahl der Abtastwerte pro Symbol MS entspricht, und zum Schiebe-Addieren der gewählten gewichteten Daten enthalten.
  • Die variable Baudratensteuerung, nämlich die variable Übertragungsbandbreitensteuerung, wird realisiert durch Bildung einer Auswahlfunktion ohne Änderung der Betriebsbedingungen des Digitalfilters. Wenn ein analoges BPF dafür ausgelegt ist, mit dem Maximal-Baudratenmodus zusammenzupassen, können deshalb alle Baudratenbetriebsarten abgedeckt werden, ohne Spezifikationen in der Analogsignalverarbeitungsschaltung zu ändern. Der Stand der Technik hat niemals die Einstellung der Anzahl der Abtastwerte pro Symbol zur variablen Steuerung der Baudrate berücksichtigt. Gemäß dem Stand der Technik wird nämlich ein neuer Modus gestartet, sobald ein Umschaltsignal zum Wechseln der Baudrate angelegt wird. Deshalb entsteht an dem Modusumschaltpunkt eine Phasendiskontinuität, wodurch unnötiges Rauschen produziert wird. Gemäß dem Stand der Technik muß das Digitalfilter somit an dem Modusumschaltpunkt zurückgesetzt werden. Gemäß der vorliegenden Erfindung kann im Gegensatz dazu, da die Baudratenmodusumschaltung durch die Freigabesteuerung von ROMs und durch die Steuerung des Rücksetzwerts des Zählers realisiert wird, an dem Modusumschaltpunkt Phasenkontinuität aufrechterhalten werden. Somit entsteht an der Umschaltung kein Rauschen, mit dem Ergebnis, daß das digitale Filter nicht an dem Modusumschaltpunkt zurückgesetzt werden muß. Ferner kann gemäß der vorliegenden Erfindung die Modusumschaltung in einem Augenblick abgeschlossen werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung besitzen die I-Kanal- und Q-Kanal-Eingangsdigitalsignale eine Vielzahl von Baudraten und der Modulator ist so aufgebaut, daß die Anzahl der Abtastwerte pro Symbol MS abhängig von den Baudraten variiert wird, um modulierte Ausgangssignale mit untereinander derselben Mittenfrequenz bereitzustellen.
  • Durch Implementierung der variablen Baudratensteuerung kann man modulierte Ausgangssignale erhalten, ohne Schaltungskonstanten der analogen Signalverarbeitungsschaltung zu ändern, auch wenn Eingangssignale eine Vielzahl von Baudraten aufweisen. Anders ausgedrückt, kann eine Vielzahl von DSP-quadraturmodulierten Ausgangssignalen mit derselben Mittenfrequenz erzeugt werden, indem ein Steuersignal zur Anzeige der Baudrate des Eingangssignals angelegt wird, um den Abtastzyklus in dem Digitalfilter zu variieren.
  • Ein BPF zur Beseitigung von DSP-Rauschen sollte so ausgelegt werden, daß das DSP-Rauschen beseitigt wird, ohne mit Bezug auf das Maximal-Baudrateneingangssignal zwischen verschiedenen Baudrateneingangssignalen die Übertragungseigenschaften zu verschlechtern. Da die Anzahl der Abtastwerte pro Symbol in bezug auf die anderen Eingangssignale mit niedrigerer Baudrate größer als die des Maximal-Ratensignals ist, erscheint bei einem solchen Entwurf das DSP-Rauschen außerhalb des Durchlaßbandes dieses BPF. Solches Rauschen aufgrund der Eingangssignale mit verschiedenen Baudraten kann effektiv durch ein einziges BPF beseitigt werden.
  • Die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter wird gemäß Eingangssignalen variiert, die eine Vielzahl von Baudraten aufweisen, und ein BPF zum Beseitigen von DSP-Rauschen wird so ausgelegt, daß es mit dem Eingangssignal der maximalen Baudrate zusammenpaßt. Modulierte Ausgangssignale mit derselben Mittenfrequenz können deshalb erhalten werden, so daß es nicht notwendig ist, Schaltungskonstanten der analogen Signalverarbeitungsschaltung zu ändern, auch wenn Eingangssignale eine Vielzahl von Baudraten aufweisen.
  • Es wird bevorzugt, daß das Digitalfilter eine Schaltung zum selektiven Löschen der Signalformdaten aus den ROMs als Reaktion auf ein daran angelegtes Modulationsverfahren-Steuersignal enthält.
  • Die Variables-Modulationsverfahren-Steuerung kann durch die Löschungsfunktion in bezug auf die Ausgangssignale des Signalformspeichers realisiert werden, ohne die Betriebsbedingung des Digitalfilters zu ändern. Deshalb läßt sich nicht nur das Modusumschalten des Modulationsverfahrens in einem Augenblick abschließen, sondern es kann auch eine erweiterte Einrichtung leicht hinzugefügt werden, ohne Spezifikationen in der analogen Signalverarbeitungsschaltung zu ändern.
  • Weitere Aufgaben und Vorteile der vorliegenden Erfindung gehen aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung, wie in den beigefügten Zeichnungen dargestellt, hervor.
  • 1 zeigt den bereits beschriebenen typischen Aufbau des herkömmlichen digitalisierten Quadraturmodulators;
  • 2 zeigt den bereits beschriebenen anderen Aufbau des herkömmlichen digitalisierten Quadraturmodulators;
  • 3 zeigt den bereits beschriebenen weiteren Aufbau des herkömmlichen digitalisierten Quadraturmodulators;
  • 4a zeigt ein Impulsdiagramm der Signalverarbeitung in dem herkömmlichen Modulator;
  • 4b zeigt eine Ausgangs-Frequenzanordnung des D/A-Umsetzers in dem herkömmlichen Modulator;
  • 5 zeigt schematisch einen gesamten Aufbau einer bevorzugten Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung;
  • 6a zeigt ein Impulsdiagramm der Signalverarbeitung in der Ausführungsform von 5;
  • 6b zeigt eine Ausgangs-Frequenzanordnung des D/A-Umsetzers in der Ausführungsform von 5;
  • 7 zeigt ein Impulsdiagramm der Signalverarbeitung in einem Digitalfilter mit demselben Abgriffskoeffizienten;
  • 8 zeigt eine Einzelimpulsantwort, die in den I-Kanal- und Q-Kanal-Digitalfiltern in der Ausführungsform von 5 bereitgestellt werden soll;
  • 9 zeigt einen Aufbau eines Digitalfilters in der Ausführungsform von 5;
  • 10 zeigt einen weiteren Aufbau des Digitalfilters;
  • 11 zeigt einen weiteren Aufbau des Digitalfilters;
  • 12 zeigt schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung;
  • 13 zeigt schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadratur modulators gemäß der vorliegenden Erfindung;
  • 14 zeigt schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung;
  • 15 zeigt einen Aufbau eines Digitalfilters in der Ausführungsform von 13 oder 14;
  • 16 zeigt einen Aufbau eines Signalformspeichers in dem Digitalfilter von 15;
  • 17 zeigt einen Aufbau eines Registers und einer Zeitsteuerungsschaltung in dem Digitalfilter von 15;
  • 18 zeigt ein Impulsdiagramm der Signalverarbeitung in dem Register und der Zeitsteuerungsschaltung von 17;
  • 19 zeigt einen Aufbau eines Gewichtungsakkumulators in dem Digitalfilter von 15;
  • 20 zeigt einen Aufbau eines Schiebeaddierers in dem Digitalfilter von 15;
  • 21 zeigt ein Impulsdiagramm der Signalverarbeitung in dem Digitalfilter von 15; und
  • 22 zeigt Fortsetzung und Unterbrechung der Phase beim Umschalten der Baudrate gemäß dem Stand der Technik und der vorliegenden Erfindung.
  • 5 ist ein Blockschaltbild, das schematisch einen Gesamtaufbau einer bevorzugten Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung zeigt.
  • In der Figur bedeutet die Bezugszahl 500 einen Signaleingangsanschluß des gleichphasigen Kanals (I-Kanals), 501 einen Signaleingangsanschluß des Quadraturkanals (Q-Kanals), 502 ein mit dem Signaleingangsanschluß 500 verbundenes Flipflop zum Abtasten des I-Kanal-Eingangssignals, 503 ein mit dem Signaleingangsanschluß 501 verbundenes Flipflop zum Abtasten des Q-Kanal-Eingangssignals und 504 ein Digitalfilter.
  • Das Digitalfilter 504 wird bei dieser Ausführungsform durch einen I-Kanal-Digitalfilterteil 504a, einen Q-Kanal-Digitalfilterteil 504b, eine Schaltung 504c zur Bereitstellung einer Impulsantwort r(t + PI) mit Phasenverschiebungsbetrag PI für den I-Kanal-Digitalfilterteil 504a und eine Schaltung 504d zur Bereitstellung einer Impulsantwort r(t + PQ) mit Phasenverschiebungsbetrag PQ für den Q-Kanal-Digitalfilterteil 504b, wobei r(t) einer Normalimpulsantwort jeweils der beiden Digitalfilterteile 504a und 504b entspricht, gebildet.
  • Ein Ausgangsanschluß des I-Kanal-Filterteils 504a ist direkt mit einem ersten Eingangsanschluß eines Viereingang-Multiplexers (4-zu-1-Selektors) 505c in einer Quadraturmodulationsschaltung 505 verbunden, und außerdem über einen ersten Komplementierer 505a mit einem dritten Eingangsanschluß des Multiplexers 505c verbunden, um das Komplement seines Eingangssignals zu nehmen. Ein Ausgangsanschluß des Q-Kanal-Filterteils 504b ist direkt mit einem zweiten Eingangsanschluß des Multiplexers 505c und außerdem über einen zweiten Komplementierer 505b zum Nehmen des Komplements seines Eingangssignals mit einem vierten Eingangsanschluß des Multiplexers 505c verbunden.
  • Ein Takteingangsanschluß 506 ist mit einem 1/4-Taktfrequenzteiler 507 und mit einem Takteingangsanschluß des Multiplexers 505c verbunden. Ein Ausgangsanschluß des Teilers 507 ist mit Takteingangsanschlüssen des Digitalfilter-Teils 504a und 504b und außerdem mit Steueranschlüssen der Flipflops 502 und 503 über einen 1/4-Taktfrequenzteiler 508 verbunden.
  • Ein Ausgangsanschluß des Multiplexers 505c ist über einen Digital/Analog- (D/A-)Umsetzer 509, ein Bandpaßfilter (BPF) 510, einen Mischer 511 und ein BPF 512 an einen Ausgangsanschluß 513 für ein ZF-moduliertes Signal angekoppelt. Mit dem Mischer 511 ist außerdem ein Ausgangsanschluß eines Empfangsoszillators 514 verbunden.
  • In diesem Quadraturmodulator werden I-Kanal- und Q-Kanal-Eingangssignale durch Takte mit 1/16 der Frequenz des Systemtakts (Takt zur Modulation) abgetastet und die abgetasteten Signale werden dann an den I-Kanal- bzw. den Q-Kanal-Filterteil 504a bzw. 504b angelegt. Nach Spektrum-Formung und Bandbegrenzung in den Filterteilen werden diese Signale an die Quadraturmodulationsschaltung 505 ausgegeben.
  • In der Schaltung 505 werden die I-Kanal- und Q-Kanal-Ausgangssignale des Filters 504 und die invertierten Signale dieser Ausgangssignale in einer vorbestimmten Sequenz (d.h. zuerst das Ausgangssignal (I) des I-Kanal-Filters 504a, dann das Ausgangssignal (Q) des Q-Kanal-Filters 504b, dann das Ausgangssignal (I) des ersten Komplementierers 505a und zuletzt das Ausgangssignal (Q) des zweiten Komplementierers 505b) in jedem Zeitschlitz des Ausgangssignals mittels des Multiplexers 505c gemultiplext und somit wird wie in 6a gezeigt, das Basisband-quadraturmodulierte Ausgangssignal bereitgestellt.
  • Da die Modulationsschaltung 505 durch die schnelle Schaltung, wie zum Beispiel die Komplementierer und den Selektor, gebildet wird, ist es sehr leicht, die Trägerfrequenz (Mittenfrequenz eines ZF-modulierten Ausgangssignals) zu erhöhen. Wenn die Trägerfrequenz erhöht wird, werden wie in 6b gezeigt, durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) und Störkomponenten wie zum Beispiel Trägerlecken und -bild, die durch die Frequenzumsetzung verursacht werden, bei Frequenzen produziert, die von der des ZF-modulierten Ausgangssignals (Trägerfrequenz) weit entfernt sind. Folglich können dieses DSP-Rauschen und die Störkomponenten durch ein Analog-BPF mit relativ breiter Bandpaßbreite ausreichend beseitigt werden, um so die Übertragungseigenschaften des Modulators nicht zu verschlechtern. Dadurch kann der Entwurf der analogen Signalverarbeitungskomponenten sehr leicht werden.
  • Wenn die I-Kanal- und Q-Kanal-Eingangssignale durch das Digitalfilter mit demselben Abgriffskoeffizienten wie in dem herkömmlichen Quadraturmodulator von 3 Spektrum-geformt werden, kann in diesem Fall die Abwesenheit partieller Daten auf dem I-Kanal oder dem Q-Kanal während des Betriebs in der Quadraturmodulationsschaltung 505 auftreten (siehe 7). Diese Abwesenheit teilweiser Daten auf dem Kanal führt in die Zeitsteuerung eine Phasendifferenz ein, wenn die Daten beider Kanäle gemultiplext werden, so daß sich die Übertragungseigenschaften verschlechtern.
  • Wie in 8 gezeigt wird deshalb gemäß der vorliegenden Erfindung die Phase des Digitalfilters 504 vorläufig zwischen dem I-Kanal und dem Q-Kanal um einen entsprechenden Betrag verschoben, um so die durch das Datenmultiplexen verursachte Phasendifferenz zu kompensieren. Nämlich besitzt bei der Ausführungsform von 5 das Digitalfilter 504 andere Abgriffskoeffizienten und stellt somit eine Phasenverschiebung eines Betrags PI – PQ zwischen den beiden Kanälen bereit. Dieser Phasenverschiebungsbetrag wird durch die Schaltung 504c erzeugt, die dem I-Kanal-Digitalfilterteil 504a eine Impulsantwort r(t + PI) zuführt, und durch die Schaltung 504d, die dem Q-Kanal-Digitalfilterteil 504b eine Impulsantwort r(t + PQ) zuführt, wobei r(t) eine Einzelimpulsantwort jeweils der beiden Digitalfilterteile 504a und 504b ist.
  • Die zwischen I-Kanal und Q-Kanal aufgrund des Fehlens teilweiser Daten auf einem Kanal auftretende Phasendifferenz Pdif wird repräsentiert als Pdif = T/(MS·2MC)
  • Dabei ist T eine Symbolperiode (deshalb ist 1/T eine Symbolrate), MS ist die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter und MC/2 ist ein Trägerzyklus pro Ausgangsdatum aus dem Filter. Bei der Ausführungsform von 5 ist wegen MS = 4 und MC = 2 die Phasendifferenz Pdif gleich T/16. Der Phasenverschiebungsbetrag PI – PQ des Digitalfilters 504 zur Kompensation der Phasendifferenz Pdif läßt sich durch Bestimmung von PI und PQ wie folgt erhalten: (1) PI = T/16 und PQ = 0, (2) PI = T/32 und PQ = –T/32, oder (3) PI = 0 und PQ = –T/16.
  • Die oben erwähnte Phasenverschiebung kann durch Verwendung von Impulsantwort jedes Kanals folgendermaßen angezeigt werden.
    • (1) Da die Kanäle in der Sequenz von I und dann Q gemultiplext werden, verzögert sich das Q-Kanalsignal phasenmäßig von dem I-Kanalsignal. Somit können Abgriffskoeffizienten beider Kanäle so bestimmt werden, daß die Phase in der I-Kanal-Impulsantwort verzögert wird. I-Kanal: r(kT/4 + T/16 + t0) Q-Kanal: r(kT/4 + t0)
    • (2) Abgriffskoeffizienten beider Kanäle können so bestimmt werden, daß die Phase in der I-Kanal-Impulsantwort verzögert und die Phase in der Q-Kanal- Impulsantwort gleichermaßen vorgerückt wird. I-Kanal: r(kT/4 + T/32 + t0) Q-Kanal: r(kT/4 – T/32 + t0)
    • (3) Abgriffskoeffizienten beider Kanäle können so bestimmt werden, daß die Phase in der Q-Kanal-Impulsantwort vorgerückt wird. I-Kanal: r(kT/4 + t0) Q-Kanal: r(kT/4 – T/16 + t0) wobei k eine natürliche Zahl und t0 eine Anfangsphase der Abtastung ist.
  • 9 ist ein Blockschaltbild eines konkreten Aufbaus jedes der Digitalfilterteile 504a und 504b von 5.
  • In der Figur bedeutet die Bezugszahl 900 einen Signaleingangsanschluß, und 9010 bis 901(K-1) bedeuten Verzögerungsschaltungen jeweils mit einer Verzögerungsperiode von T (Symbolperiode), die mit dem Eingangsanschluß 900 in Reihe geschaltet sind. Ausgangsanschlüsse der jeweiligen Verzögerungsschaltungen 9011 bis 901(K-1) sind mit Eingangsanschlüssen eines Signalformspeichers 902 verbunden.
  • Der Signalformspeicher 902 wird in diesem Beispiel durch vier ROMs 9020 bis 9023 gebildet, die vorläufig Amplitudeninformationen in bezug auf jeweilige Phasen (Phase-0 bis Phase-3) speichern. Diese Informationen können als Reaktion auf eine Adresse, die durch Ausgangssignale der Verzögerungsschaltungen gebildet wird, ausgelesen werden. Gemäß der vorliegenden Erfindung werden die in den ROMs 9020 bis 9023 gespeicherten Amplitudeninformationen in dem I-Kanal um PI phasenverschoben, um die Impulsantwort r(t + PI) bereitzustellen, und in dem Q-Kanal außerdem um PQ, um die Impulsantwort r(t + PQ) bereitzustellen, so daß der Phasenverschiebungsbetrag zwischen den beiden Kanälen gleich PI – PQ wird.
  • Ausgangsanschlüsse der ROMs 9020 bis 9023 sind direkt, über eine T/4-Verzögerungsschaltung 9031 , über zwei T/4-Verzögerungsschaltungen 9032 und 9033 bzw. über drei T/4-Verzögerungsschaltungen 9034 bis 9036 mit Eingangsanschlüssen eines Volladdierers 904 verbunden. Ein Ausgangsanschluß 905 des Volladdierers 904 ist mit dem einen Kanaleingangsanschluß der Quadraturmodulationsschaltung 505 in 5 verbunden.
  • Wie aus der obigen Beschreibung hervorgeht, liefert das Digitalfilter dieses Beispiels die Phasenverschiebung PI – PQ zwischen den beiden Kanälen durch vorläufiges Phasenverschieben der in dem Speicher 902 gespeicherten Amplitudeninformationen.
  • 10 zeigt einen weiteren Aufbau des Digitalfilters, der die Phasenverschiebung zwischen den beiden Kanälen bereitstellen kann. Dieses Digitalfilter wird durch ein einzelnes Spektrumformungsfilter des FIR-Typs anstelle der beiden Digitalfilterteile 504a und 504b der jeweiligen Kanäle (siehe 5) gebildet. In diesem Digitalfilter wird der Abgriffskoeffizient für den I-Kanal als Abgriffskoeffizient für den Q-Kanal verwendet, indem seine Zeitbasis invertiert wird, und umgekehrt, so daß die Abgriffskoeffizienten in beiden Kanälen gemeinsam benutzt werden.
  • In 10 bedeutet die Bezugszahl 1000 einen I-Kanal-Signaleingangsanschluß, 1001 einen Q-Kanal-Signaleingangsanschluß, 10020 bis 1002(K-1) Verzögerungsschaltungen jeweils mit einer Verzögerungsperiode von •, die mit dem I-Kanal-Eingangsanschluß 1000 in Reihe geschaltet sind, und 10030 bis 1003(K-1) Verzögerungsschaltungen jeweils mit einer Verzögerungsperiode •, die mit dem Q-Kanal-Eingangsanschluß 1001 in Reihe geschaltet sind.
  • Der I-Kanal-Eingangsanschluß 1000 und ein Ausgangsanschluß der Verzögerungsschaltung 1003(K-1) sind mit Eingangsanschlüssen eines Zweieingang-Multiplexers (2-zu-1-Selektors) 10040 verbunden, Ausgangsanschlüsse der Verzögerungsschaltungen 10020 und 1003(K-2) sind mit Eingangsanschlüssen eines Zweieingang-Multiplexers 10041 verbunden ..., Ausgangsanschlüsse der Verzögerungsschaltungen 1002(K-2) und 10031 sind mit Eingangsanschlüssen eines Zweieingang-Multiplexers 1004(K-1) verbunden, und ein Ausgangsanschluß der Verzögerungsschaltung 1002(K-1) und der Q-Kanal-Eingangsanschluß 1001 sind mit Eingangsanschlüssen jeweils eines Zweieingang-Multiplexers 1004K verbunden.
  • Ausgangsanschlüsse der 2-zu-1-Selektoren 10040 bis 1004K sind jeweils mit einem Eingangsanschluß der Multiplizierer 10050 bis 1005K verbunden. An die anderen Eingangsanschlüsse der Multiplizierer 10050 bis 1005K werden jeweils die Abgriffskoeffizienten a0 bis aK angelegt. Ausgangsanschlüsse der Multiplizierer 10050 bis 1005K sind mit Eingangsanschlüssen von Demultiplexern (1-zu-2-Teilern) 10060 bis 1006K verbunden. Zwei Ausgangsanschlüsse jedes der 1-zu-2-Teiler 10060 bis 1006K sind mit Eingangsanschlüssen von Mehreingang-Addierern 1007 bzw. 1008 verbunden. Ausgangsanschlüsse der Mehreingang-Addierer 1007 und 1008 sind mit einem I-Kanal-Ausgangsanschluß 1009 bzw. einem Q-Kanal-Ausgangsanschluß 1010 verbunden.
  • Eingangssignale der beiden Kanäle werden um eine Periode von • (= T/4) in entgegengesetzten Richtungen zueinander mittels der Verzögerungsschaltungen 10020 bis 1002(K-1) und 10030 bis 1003(K-1) verschoben und dann durch die 2-zu-1-Selektoren 10040 bis 1004K gemultiplext. Danach werden die gemultiplexten Ausgangssignale der 2-zu-1-Selektoren mit den Abgriffskoeffizienten a0 bis aK jeweils in den Multiplizierern 10050 bis 1005K multipliziert.
  • Ausgangssignale der Multiplizierer 10050 bis 1005K werden durch die 1-zu-2-Teiler 10060 bis 1006K in jeweilige Kanäle gedemultiplext und alle Abgriffsausgangssignale der 1-zu-2-Teiler werden dann miteinander in den Mehreingang-Addierern 1007 und 1008 addiert, um jeweilige Kanalausgangssignale des Digitalfilters bereitzustellen.
  • 11 zeigt einen weiteren Aufbau des Digitalfilters, der auch die Phasenverschiebung PI – PQ zwischen den beiden Kanälen bereitstellen kann. Dieses Digitalfilter wird durch ein einziges Spektrum-Formungsfilter des BTF-Typs anstelle der beiden Digitalfilterteile 504a und 504b der jeweiligen Kanäle (siehe 5) gebildet.
  • In 11 bedeutet die Bezugszahl 1100 einen I-Kanal-Signaleingangsanschluß, 1101 einen Q-Kanal-Signaleingangsanschluß, 11020 bis 1102(K-1) Verzögerungsschaltungen jeweils mit einer Verzögerungsperiode von T, die mit dem I-Kanal-Eingangsanschluß 1100 in Reihe geschaltet sind, und 11030 bis 1103(K-1) Verzögerungsschaltungen jeweils mit einer Verzögerungsperiode T, die mit dem Q-Kanal-Eingangsanschluß 1101 in Reihe geschaltet sind.
  • Der I-Kanal-Eingangsanschluß 1100 und ein Ausgangsanschluß der Verzögerungsschaltung 1103(K-1) , Ausgangsanschlüsse der Verzögerungsschaltungen 11020 und 1103(K-1) ..., Ausgangsanschlüsse der Verzögerungsschaltungen 1102(K-2) und 11031 und ein Ausgangsanschluß der Verzögerungsschaltung 1102(K-1) und der Q-Kanal-Eingangsanschluß 1101 sind jeweils mit Eingangsanschlüssen der 2-zu-1-Selektoren 11040 bis 1104K verbunden.
  • Ausgangsanschlüsse der 2-zu-1-Selektoren 11040 bis 1104K sind mit Eingangsanschlüssen der Signalform-ROMs 11050 bis 1105K verbunden, die vorläufig Amplitudeninformationen in bezug auf jeweilige Phasen (Phase-0 bis Phase-3) speichern. Ausgangsanschlüsse der Signalform- ROMs 11050 bis 1105K sind mit Eingangsanschlüssen von Demultiplexern (1-zu-2-Teilern) 11060 bis 1106K verbunden.
  • Ein Ausgangsanschluß der 1-zu-2-Teiler 11060 ist direkt mit einem Eingangsanschluß eines Mehreingang-Addierers 1108 verbunden, und der andere Eingangsanschluß ist über eine 3T/4-Verzögerungsschaltung 11071 mit einem Eingangsanschluß eines Mehreingang-Addierers 1109 verbunden. Ein Ausgangsanschluß der 1-zu-2-Teiler 11061 ist über eine T/4-Verzögerungsschaltung 11072 mit einem Eingangsanschluß des Mehreingang-Addierers 1108 verbunden, und der andere Eingangsanschluß ist über eine T/2-Verzögerungsschaltung 11073 mit einem Eingangsanschluß des Mehreingang-Addierers 1109 verbunden. Ein Ausgangsanschluß der 1-zu-2-Teiler 11062 ist über eine T/2-Verzögerungsschaltung 11074 mit einem Eingangsanschluß des Mehreingang-Addierers 1108 verbunden, und der andere Eingangsanschluß ist über eine T/4-Verzögerungsschaltung 11075 mit einem Eingangsanschluß des Mehreingang-Addierers 1109 verbunden. Ein Ausgangsanschluß der 1-zu-2-Teiler 11063 ist über eine 3T/4-Verzögerungsschaltung 11076 mit einem Eingangsanschluß des Mehreingang-Addierers 1108 verbunden, und der andere Eingangsanschluß ist direkt mit einem Eingangsanschluß des Mehreingang-Addierers 1109 verbunden. Ausgangsanschlüsse der Mehreingang-Addierer 1108 und 1109 sind mit einem I-Kanal-Ausgangsanschluß 1110 bzw. einem Q-Kanal-Ausgangsanschluß 1111 verbunden.
  • Eingangssignale beider Kanäle werden mittels der Verzögerungsschaltungen 11020 bis 1102(K-1) und 11030 bis 1103(K-1) um eine Periode T in entgegengesetzten Richtungen zueinander verschoben und dann durch die 2-zu-1-Selektoren 11040 bis 1104K gemultiplext. Diese Informationen können als Reaktion auf eine Adresse ausgelesen werden, die durch die Ausgangssignale der Verzögerungsschaltungen gebildet wird. Danach werden die gemultiplexten Ausgangssignale der 2-zu-1- Selektoren an Signalform-ROMs 11050 bis 11053 jeweiliger Phasen als Adressen angelegt und somit werden Amplitudeninformationen aus den Signalform-ROMs ausgelesen. Ausgangssignale der ROMs 11050 bis 11053 werden durch die 1-zu-2-Teiler 11060 bis 11063 in jeweilige Kanäle gedemultiplext und dann werden Ausgangssignale von Phase-0 bis Phase-3 in jedem Kanal jeweils folgendermaßen verzögert.
  • Figure 00240001
  • Danach werden alle Abgriffsausgangssignale in den Mehreingang-Addierern 1108 und 1109 miteinander addiert, um jeweilige Kanalausgangssignale des Digitalfilters bereitzustellen.
  • Wie oben beschrieben werden gemäß den Digitalfiltern von 10 und 11 die Signalphasen in dem I-Kanal und dem Q-Kanal gleichermaßen um die Hälfte (Pdif/2) der Phasendifferenz Pdif, die aufgrund der DSP-Quadraturmodulation zwischen dem I-Kanal und dem Q-Kanal produziert wird, gleichermaßen in der Vorrück- und der Verzögerungsrichtung verschoben und außerdem wird dieselbe Filterschaltung aus den beiden Richtungen zum Invertieren seiner Zeitbasis verwendet, so daß eine Phasenverschiebung entsprechend der Phasendifferenz Pdif zwischen den Eingangssignalen des I-Kanals und des Q-Kanals bereitgestellt wird. Nämlich sind die Phaseneigenschaften des Digitalfilters so ausgelegt, daß sie um Pdif/2 in Vorrück- und Verzögerungsrichtung verschoben werden, und die Abgriffskoeffizienten für die beiden Kanäle werden durch Invertieren ihrer Zeitbasis verwendet. Somit kann man die Filterschaltung im Time-sharing-Verfahren verwenden, ohne eine komplizierte zusätzliche Schaltung zu verwenden, wodurch sich die Schaltungsstruktur vereinfacht. Die in dem Digitalfilter verwendete Taktfrequenz ist nicht höher als die des Modulationstakts, auch wenn die Filterschaltung gemeinsam im Time-sharing-Verfahren verwendet wird, weil die ursprüngliche Taktfrequenz in dem Digitalfilter kleiner als die Hälfte der Modulationstaktfrequenz ist.
  • 12 ist ein Blockschaltbild, das schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung zeigt. Der Quadraturmodulator dieser Ausführungsform besitzt zusätzlich zu den in dem Modulator von 5 bereitgestellten Funktionen eine Funktion der variablen Baudratensteuerung.
  • In der Figur bedeutet die Bezugszahl 1200 einen Signaleingangsanschluß des gleichphasigen Kanals (I-Kanals), 1201 einen Signaleingangsanschluß des Quadraturkanals (Q-Kanals), 1202 ein mit dem Signaleingangsanschluß 1200 verbundenes Flipflop zum Abtasten des I-Kanal-Eingangssignals, 1203 ein mit dem Signaleingangsanschluß 1201 verbundenes Flipflop zum Abtasten des Q-Kanal-Eingangssignals und 1204 ein Digitalfilter.
  • Das Digitalfilter 1204 wird bei dieser Ausführungsform durch einen I-Kanal-Digitalfilterteil 1204a, einen Q-Kanal-Digitalfilterteil 1204b, eine Schaltung 1204c zum Bereitstellen einer Impulsantwort r(t + PI) mit Phasenverschiebungsbetrag PI für den I-Kanal-Filterteil 1204a und eine Schaltung 1204d zum Bereitstellen einer Impulsantwort r(t + PQ) mit Phasenverschiebungsbetrag PQ für den Q-Kanalfilterteil 1204b gebildet, wobei r(t) einer Normalimpulsantwort jedes der Digitalfilterteile 1204a und 1204b entspricht.
  • Ein Ausgangsanschluß des I-Kanal-Filterteils 1204a ist direkt mit einem ersten Eingangsanschluß eines Viereingang-Multiplexers (4-zu-1-Selektors) 1205c in einer Quadraturmodulationsschaltung 1205 verbunden und außerdem über einen ersten Komplementierer 1205a zum Nehmen des Komplements seines Eingangssignals mit einem dritten Eingangsanschluß des Multiplexers 1205c verbunden. Ein Ausgangsanschluß des Q-Kanal-Filterteils 1204b ist direkt mit einem zweiten Eingangsanschluß des Multiplexers 1205c und außerdem über einen zweiten Komplementierer 1205b zum Nehmen des Komplements seines Eingangssignals mit einem vierten Eingangsanschluß des Multiplexers 1205c verbunden.
  • Ein Takteingangsanschluß 1206 ist mit einem 1/4-Taktfrequenzteiler 1207 und mit einem Takteingangsanschluß des Multiplexers 1205c verbunden. Ein Ausgangsanschluß des Teilers 1207 ist mit Takteingangsanschlüssen der Digitalfilter-Teile 1204a und 1204b und außerdem über einen 1/MS-Taktfrequenzteiler 1208 mit Steueranschlüssen der Flipflops 1202 und 1203 verbunden.
  • Ein Ausgangsanschluß des Multiplexers 1205c ist über einen Digital/Analog- (D/A-)Umsetzer 1209, ein Bandpaßfilter (BPF) 1210, einen Mischer 1211 und ein BPF 1212 an einen Ausgangsanschluß 1213 für ein ZF-moduliertes Signal angekoppelt. Mit dem Mischer 1211 ist außerdem ein Ausgangsanschluß eines Empfangsoszillators 1214 verbunden.
  • Ein Eingangsanschluß 1215, der ein Baudratensteuersignal empfängt, ist mit Steuereingängen des 1/MS-Taktfrequenzteilers 1208 und des Digitalfilters 1204 verbunden.
  • In diesem Quadraturmodulator werden I-Kanal- und Q-Kanal-Eingangssignale durch Takte mit 1/4MS der Frequenz des Systemtakts (Takt zur Modulation) abgetastet und die abgetasteten Signale werden dann an den I-Kanal- bzw. den Q-Kanal-Filterteil 1204a bzw. 1204b angelegt. Diese Signale werden nach Spektrumformung und Bandbegrenzung in den Digitalfilterteilen an die Quadraturmodulationsschaltung 1205 ausgegeben.
  • In der Modulationsschaltung 1205 werden die I-Kanal- und Q-Kanal-Ausgangssignale des Filters 1204 und invertierte Signale dieser Ausgangssignale in einer vorbestimmten Sequenz (d.h. zuerst das Ausgangssignal (I) des I-Kanal-Filters 1204a, dann das Ausgangssignal (Q) des Q-Kanal-Filters 1204b und dann das Ausgangssignal (I) des ersten Komplementierers 1205a und zuletzt das Ausgangssignal (Q) des zweiten Komplementierers 1205b) in jedem Zeitschlitz des Ausgangssignals mittels des Multiplexers 1205c gemultiplext und somit wird das Basisband-quadraturmodulierte Ausgangssignal bereitgestellt.
  • Da die Modulationsschaltung 1205 durch die schnelle Schaltung, wie zum Beispiel die Komplementierer und den Selektor, gebildet wird, ist es sehr leicht, die Trägerfrequenz (Mittenfrequenz eines ZF-modulierten Ausgangssignals) zu erhöhen. Wenn die Trägerfrequenz erhöht wird, werden wie in 6b gezeigt, durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) sowie Störkomponenten wie etwa Trägerrauschen und -bild, die durch die Frequenzumsetzung verursacht werden, bei Frequenzen produziert, die von der des ZF-modulierten Ausgangssignals (Trägerfrequenz) weit entfernt sind. Folglich können dieses DSP-Rauschen und diese Störkomponenten durch ein Analog-BPF mit relativ breiter Bandpaßbreite ausreichend beseitigt werden, um so die Übertragungseigenschaften des Modulators nicht zu verschlechtern. Dadurch kann der Entwurf der analogen Signalverarbeitungskomponenten sehr leicht werden.
  • Wenn in diesem Fall die I-Kanal- und Q-Kanal-Eingangssignale durch das Digitalfilter mit demselben Abgriffskoeffizienten wie in dem in 3 gezeigten herkömmlichen Quadraturmodulator Spektrum-geformt werden, kann während des Betriebs in der Quadraturmodulationsschaltung 1205 wie in 7 gezeigt die Abwesenheit teilweiser Daten auf dem I-Kanal oder auf dem Q-Kanal auftreten. Diese Abwesenheit teilweiser Daten auf dem Kanal führt eine Phasendifferenz in die Zeitsteuerung ein, wenn beide Kanaldaten gemultiplext werden, wodurch sich die Übertragungseigenschaften verschlechtern.
  • Wie in 8 gezeigt, wird deshalb gemäß der vorliegenden Erfindung die Phase des Digitalfilters 1204 vorläufig zwischen dem I-Kanal und dem Q-Kanal um einen entsprechenden Betrag verschoben, um so die durch das Datenmultiplexen verursachte Phasendifferenz zu kompensieren. Nämlich besitzt das Digitalfilter 1204 andere Abgriffskoeffizienten und stellt somit eine Phasenverschiebung eines Betrags von PI – PQ zwischen beiden Kanälen bereit. Dieser Phasenverschiebungsbetrag wird durch die Schaltung 1204c produziert, der eine Impulsantwort r(t + PI) für den I-Kanal-Digitalfilterteil 1204a bereitstellt, und durch die Schaltung 1204d, die eine Impulsantwort r(t + PQ) für den Q-Kanal-Digitalfilterteil 1204b bereitstellt, wobei r(t) eine Einzelimpulsantwort. jedes der Digitalfilterteile 1204a und 1204b ist.
  • Die zwischen I-Kanal und Q-Kanal aufgrund einer Abwesenheit teilweiser Daten auf einem Kanal auftretende Phasendifferenz Pdif wird genauso gut repräsentiert wie die in der Ausführungsform von 5. Nämlich gilt Pdif = T/(MS·2MC)
  • Dabei ist T eine Symbolperiode, MS ist die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter und MC/2 ist ein Trägerzyklus pro Ausgangsdatum aus dem Filter. Bei der Ausführungsform von 12 ist, da MS variabel zur Steuerung der Baudrate und MC = 2 ist, die Phasendifferenz Pdif gleich T/4MS. Der Phasenverschiebungsbetrag PI – PQ des Digitalfilters 1204 zur Kompensation der Phasendifferenz Pdif kann durch Bestimmen von PI und PQ folgendermaßen erhalten werden: (1) PI = T/4MS und PQ = 0, (2) PI = T/8MS und PQ = –T/8MS, oder (3) PI = 0 und PQ = –T/4MS.
  • Bei dieser Ausführungsform ist der Baudrate erlaubt, zum Beispiel eine Vollrate (im Fall MS = 4) oder eine Halbrate (im Fall MS = 8) auszuwählen, indem die Anzahl der Abtastwerte pro Symbol verändert und der Signalformspeicher und der Akkumulatorausgang abhängig von dem Baudratensteuersignal ausgewählt werden. Es sollte beachtet werden, daß die Betriebsgeschwindigkeit in dem Digitalfilter 1204 und in der Quadraturmodulationsschaltung 1205 konstant ist (Taktzyklus beträgt T/4). Die Zahl wählbarer Baudrate ist nicht wie oben erwähnt auf zwei beschränkt, sondern kann auf einen beliebigen Wert von mehr als zwei bestimmt werden.
  • Durch Implementierung der variablen Baudratensteuerung können modulierte Ausgangssignale erhalten werden, ohne Schaltungskonstanten der analogen Signalverarbeitung zu verändern, auch wenn Eingangssignale mehrere Baudraten aufweisen. Anders ausgedrückt können mehrere DSP-quadraturmodulierte Ausgangssignale mit derselben Mittenfrequenz produziert werden, indem ein Steuersignal zur Anzeige der Baudrate des Eingangssignals angewandt wird, um den Abtastzyklus in dem Digitalfilter zu variieren.
  • Die Mittenfrequenz fc des durch die DSP-Quadraturmodulation bereitgestellten modulierten Ausgangssignals wird repräsentiert durch: fc = fck/4 wobei fck eine in der Quadraturmodulationsschaltung verwendete Taktfrequenz ist. Wenn die Anzahl der Abtastwerte pro Symbol MS in dem Digitalfilter also gemäß dem Eingangssignal Dn mit variabler Baudrate (Taktfrequenz von fn) folgendermaßen variiert wird: MS = fck/4fnund in dem Digitalfilter mit einer Taktfrequenz von MSfn Spektrum-Formung ausgeführt wird, können immer die Taktfrequenz fck und deshalb die Mittenfrequenz des modulierten Ausgangssignals konstant gehalten werden.
  • Das BPF zum Beseitigen von DSP-Rauschen sollte so ausgelegt werden, daß das DSP-Rauschen ohne Verschlechterung von Übertragungseigenschaften in bezug auf das Maximal-Baudrateneingangssignal zwischen verschiedenen Baudrateneingangssignalen beseitigt wird. Da die Anzahl der Abtastwerte pro Symbol in bezug auf die anderen Eingangssignale mit niedrigerer Baudrate größer als die des Maximal-Ratensignals ist, erscheint bei einem derartigen Entwurf das DSP-Rauschen außerhalb des Durchlaßbandes dieses BPF. Dieses Rauschen aufgrund der Eingangssignale mit verschiedener Baudrate kann folglich effektiv durch ein einziges BPF beseitigt werden.
  • Wie bereits beschrieben, wird gemäß dem Quadraturmodulator von 12 die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter gemäß Eingangssignalen mit mehreren Baudraten variiert, und ein BPF zum Beseitigen von DSP-Rauschen ist so ausgelegt, daß es auf das Maximal-Baudrateneingangssignal paßt. Modulierte Ausgangssignale mit derselben Mittenfrequenz können deshalb erhalten werden, so daß keine Notwendigkeit entsteht, Schaltungskonstanten der Analogsignalverarbeitungsschaltung zu ändern, auch wenn Eingangssignale mehrere Baudraten aufweisen.
  • Der Aufbau und die Funktionsweise für die variable Baudratensteuerung in dem Digitalfilter werden in einer Ausführungsform von 14 beschrieben.
  • 13 ist ein Blockschaltbild, das schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung zeigt. Der Modulator dieser Ausführungsform empfängt Eingangssignale von n-Sequenzen (n = 4) und besitzt eine Steuerfunktion für variable Baudrate und eine Steuerfunktion für variables Modulationsverfahren zusätzlich zu den in dem Modulator von 5 vorgesehenen Funktionen.
  • In der Figur bedeutet die Bezugszahl 1300 einen Eingangsanschluß des gleichphasigen Kanals (I-Kanals) für vier Eingangssignale (D1 bis D4), 1301 einen Eingangsanschluß des Quadraturkanals (Q-Kanals) für vier Eingangssignale (D1 bis D4), 1302 mit dem Signaleingangsanschluß 1300 verbundene Flipflops zum Abtasten von I-Kanal-Eingangssignalen, 1303 mit dem Signaleingangsanschluß 1301 verbundene Flipflops zum Abtasten von Q-Kanal-Eingangssignalen und 1304 ein Digitalfilter.
  • Das Digitalfilter 1304 wird bei dieser Ausführungsform durch einen 2-Kanal-Digitalfilterteil 1304a, einen Q-Kanal-Digitalfilterteil 1304b, eine Schaltung 1304c zur Bereitstellung einer Impulsantwort r(t + PI) mit Phasenverschiebungsbetrag PI für den I-Kanal-Filterteil 1304a und eine Schaltung 1304d zur Bereitstellung einer Impulsantwort r(t + PQ) mit Phasenverschiebungsbetrag PQ für den Q-Kanal-Filterteil 1304b, wobei r(t) einer Normalimpulsantwort jedes Digitalfilterteils 1304a und 1304b entspricht.
  • Ein Ausgangsanschluß des I-Kanal-Digitalfilterteils 1304a ist direkt mit einem ersten Eingangsanschluß eines Viereingang-Multiplexers (4-zu-1-Selektors) 1305c in einer Quadraturmodulationsschaltung 1305 verbunden, und ist außerdem über einen ersten Komplementierer 1305a zum Nehmen des Komplements eines Eingangssignals mit einem dritten Eingangsanschluß des Multiplexers 1305c verbunden. Ein Ausgangsanschluß des Q-Kanal-Digitalfilterteils 1304b ist direkt mit einem zweiten Eingangsanschluß des Multiplexers 1305c verbunden, und ist außerdem über einen zweiten Komplementierer 1305b zum Nehmen des Komplements seines Eingangssignals mit einem vierten Eingangsanschluß des Multiplexers 1305c verbunden.
  • Ein Takteingangsanschluß 1306 ist mit einem 1/4-Taktfrequenzteiler 1307 und außerdem mit einem Takteingangsanschluß des Multiplexers 1305c verbunden. Ein Ausgangsanschluß des Teilers 1307 ist mit Takteingangsanschlüssen der Digitalfilterteile 1304a und 1304b und außerdem über einen 1/MS-Taktfrequenzteiler 1308 mit Steueranschlüssen der Flipflops 1302 und 1303 verbunden.
  • Ein Ausgangsanschluß des Multiplexers 1305c ist über einen Digital/Analog- (D/A-)Umsetzer 1309, ein Bandpaßfilter (BPF) 1310, einen Mischer 1311 und ein BPF 1312 an einen Ausgangsanschluß 1313 für ein ZF-moduliertes Signal angekoppelt. Mit dem Mischer 1311 ist außerdem ein Ausgangsanschluß eines Empfangsoszillators 1314 verbunden.
  • Ein Eingangsanschluß 1315, der ein Baudratensteuersignal empfängt, ist mit Steuereingängen des 1/MS-Taktfrequenzteilers 1308 und des Digitalfilters 1304 verbunden. Ein Eingangsanschluß 1316, der ein Modulationsverfahren-Steuersignal empfängt, ist mit dem digitalen Filter 1304 verbunden.
  • Bei diesem Quadraturmodulator werden I-Kanal- und Q-Kanal-Eingangssignale durch Takte mit 1/4MS der Frequenz des Systemtakts (Takt zur Modulation) abgetastet und die abgetasteten Signale werden dann an den I-Kanal- bzw. den Q-Kanal-Filterteil 1304a bzw. 1304b angekoppelt. Diese Signale werden nach Spektrum-Formung und Bandbegrenzung in den Filterteilen der Modulationsschaltung 1305 ausgegeben.
  • In der Schaltung 1305 werden I-Kanal- und Q-Kanal-Ausgangssignale des Filters 1304 und invertierte Signale dieser Ausgangssignale in einer vorbestimmten Sequenz (d.h. zuerst das Ausgangssignal (I) aus dem I-Kanal-Filter 1304a, dann das Ausgangssignal (Q) aus dem Q-Kanal-Filter 1304b, dann das Ausgangssignal (I) aus dem ersten Komplementierer 1305a und zuletzt das Ausgangssignal (Q) aus dem zweiten Komplementierer 1305b) in jedem Zeitschlitz des Ausgangssignals mittels des Multiplexers 1305c gemultiplext, und somit wird das Basisband-quadraturmodulierte Ausgangssignal bereitgestellt.
  • Da die Modulationsschaltung 1305 durch die schnelle Schaltung, wie zum Beispiel die Komplementierer und den Selektor, gebildet wird, ist es sehr leicht, die Trägerfrequenz (Mittenfrequenz eines ZF-modulierten Ausgangssignals) zu erhöhen. Wenn die Trägerfrequenz erhöht wird, werden wie in 6b gezeigt, durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) und Störkomponenten, wie zum Beispiel Trägerlecken und -bild, die durch die Frequenzumsetzung verursacht werden, bei Frequenzen produziert, die von der des ZF-modulierten Ausgangssignals (Trägerfrequenz) weit entfernt sind. Folglich können dieses DSP-Rauschen und die Störkomponenten durch ein analoges BPF mit relativ breiter Bandpaßbreite ausreichend beseitigt werden, um so die Übertragungseigenschaften des Modulators nicht zu verschlechtern. Dadurch kann der Entwurf der analogen Signalverarbeitungskomponenten sehr leicht werden.
  • In diesem Fall kann wie in 7 gezeigt während des Betriebs der Modulationsschaltung 1305, wenn die I- Kanal- und Q-Kanal-Eingangssignale durch das Digitalfilter mit demselben Abgriffskoeffizienten wie in dem in 3 gezeigten herkömmlichen Quadraturmodulator Spektrum-geformt werden, Abwesenheit teilweiser Daten auf dem I-Kanal oder dem Q-Kanal auftreten. Diese Abwesenheit teilweiser Daten auf dem Kanal führt eine Phasendifferenz in die Zeitsteuerung ein, wenn die Daten beider Kanäle gemultiplext werden, so daß sich die Übertragungseigenschaften verschlechtern.
  • Gemäß der vorliegenden Erfindung wird deshalb wie in 8 gezeigt die Phase des Digitalfilters 1304 vorläufig zwischen dem I-Kanal und dem Q-Kanal um einen entsprechenden Betrag verschoben, um so die durch das Datenmultiplexen verursachte Phasendifferenz zu kompensieren. Nämlich besitzt das Digitalfilter 1304 verschiedene Abgriffskoeffizienten und stellt somit eine Phasenverschiebung eines Betrags von PI – PQ zwischen den beiden Kanälen bereit. Dieser Phasenverschiebungsbetrag wird durch die Schaltung 1304c produziert, die eine Impulsantwort r(t + PI) für den I-Kanal-Digitalfilterteil 1304a bereitstellt, und durch die Schaltung 1304d, die eine Impulsantwort r(t + PQ) für den Q-Kanal-Digitalfilterteil 1304b bereitstellt, wobei r(t) eine Einzelimpulsantwort jedes der digitalen Filterteile 1304a und 1304b ist.
  • Die zwischen I-Kanal und Q-Kanal aufgrund des Fehlens teilweiser Daten auf einem Kanal auftretende Phasendifferenz Pdif wird genauso gut wie die in der Ausführungsform von 5 repräsentiert. Nämlich gilt Pdif = T/(MS·2MC)
  • Dabei ist T eine Symbolperiode, MS ist die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter und MC/2 ist ein Trägerzyklus pro Ausgangsdatum aus dem Filter. Bei der Ausführungsform von 13 ist, da MS variabel zur Steuerung der Baudrate und MC = 2 ist, die Phasen differenz Pdif gleich T/4MS. Der Phasenverschiebungsbetrag PI – PQ des Digitalfilters 1304 zur Kompensation der Phasendifferenz Pdif kann erhalten werden, indem PI und PQ folgendermaßen bestimmt werden: (1) PI = T/4MS und PQ = 0, (2) PI = T/8MS und PQ = –T/8MS, oder (3) PI = 0 und PQ = –T/4MS.
  • Bei dieser Ausführungsform darf die Baudrate zum Beispiel Vollrate (im Fall MS = 4) oder Halbrate (im Fall MS = 8) auswählen, indem die Anzahl der Abtastwerte pro Symbol MS verändert und der Signalformspeicher und das Akkumulatorausgangssignal ausgewählt werden, abhängig von dem Baudratensteuersignal. Es sollte beachtet werden, daß die Betriebsgeschwindigkeit in dem Digitalfilter 1304 und in der Modulationsschaltung 1305 konstant ist (Taktzyklus beträgt T/4). Die Zahl der wählbaren Baudrate ist nicht wie oben erwähnt auf zwei beschränkt, sondern kann auf einen beliebigen Wert von mehr als zwei bestimmt werden. Ferner kann bei dieser Ausführungsform das Modulationsverfahren variabel aus Mehrwertmodulation von QPSK bis 256QAM ausgewählt werden.
  • Der Aufbau und die Funktionsweise für die variable Baudratensteuerung und die Variables-Modulationsverfahren-Steuerung in dem Digitalfilter und auch Vorteile dieser Ausführungsform werden in einer Ausführungsform von 14 beschrieben.
  • 14 ist ein Blockschaltbild, das schematisch einen Gesamtaufbau einer weiteren Ausführungsform eines digitalisierten Quadraturmodulators gemäß der vorliegenden Erfindung zeigt. Der Modulator dieser Ausführungsform empfängt Eingangssignale von n-Sequenzen (n – 4) und besitzt eine Steuerfunktion für variable Baudrate und eine Steuerfunktion für variables Modulationsverfahren zusätzlich zu den in dem Modulator von 5 vorgesehenen Funktionen.
  • In der Figur bedeutet die Bezugszahl 1400 einen Eingangsanschluß des gleichphasigen Kanals (I-Kanals) für vier Eingangssignale (D1 bis D4), 1401 einen Eingangsanschluß des Quadraturkanals (Q-Kanals) für vier Eingangssignale (D1 bis D4), 1402 mit dem Signaleingangsanschluß 1400 verbundene Flipflops zum Abtasten von I-Kanal-Eingangssignalen und für den Signaleingangsanschluß 1401 zum Abtasten von Q-Kanal-Eingangssignalen und 1404 ein Digitalfilter.
  • Das Digitalfilter 1404 wird bei dieser Ausführungsform durch einen gemeinsam für den I-Kanal und den Q-Kanal benutzten Digitalfilterteil 1404a und eine Schaltung 1404b zur Bereitstellung einer Impulsantwort r(t + P/2) mit Phasenverschiebung P/2 für den Filterteil 1404a gebildet, wobei r(t) einer Normalimpulsantwort des Digitalfilterteils 1404a entspricht.
  • Ein I-Kanal-Ausgangsanschluß des Filterteils 1404a ist direkt mit einem ersten Eingangsanschluß eines Viereingang-Multiplexers (4-zu-1-Selektors) 1405c in der Quadraturmodulationsschaltung 1405 verbunden und außerdem über einen ersten Komplementierer 1405a zum Nehmen des Komplements eines Eingangssignals mit einem dritten Eingangsanschluß des Multiplexers 1405c verbunden. Ein Q-Kanal-Ausgangsanschluß des Filterteils 1404a ist direkt mit einem zweiten Eingangsanschluß des Multiplexers 1405c verbunden und ist außerdem über einen zweiten Komplementierer 1405b zum Nehmen des Komplements seines Eingangssignals mit einem vierten Eingangsanschluß des Multiplexers 1405c verbunden.
  • Ein Takteingangsanschluß 1406 ist mit einem 1/4-Taktfrequenzteiler 1407 und mit einem Takteingangsanschluß des Multiplexers 1405c verbunden. Ein Ausgangsanschluß des Teilers 1407 ist mit Takteingangsanschluß des Filterteils 1404a und außerdem über einen 1/MS-Taktfrequenzteiler 1408 mit einem Steueranschluß der Flipflops 1402.
  • Außerdem ist ein Ausgangsanschluß des Multiplexers 1405c über einen Digital/Analog- (D/A-)Umsetzer 1409, ein Bandpaßfilter (BPF) 1410, einen Mischer 1411 und ein BPF 1412 mit einem Ausgangsanschluß 1413 für ein ZF-moduliertes Signal verbunden. Mit dem Mischer 1411 ist außerdem ein Ausgangsanschluß eines Empfangsoszillators 1414 verbunden.
  • Ein Eingangsanschluß 1415, der ein Baudratensteuersignal empfängt, ist mit Steuereingängen des 1/MS-Taktfrequenzteilers 1408 und des Digitalfilters 1404 verbunden. Ein Eingangsanschluß 1416, der ein Modulationsverfahren-Steuersignal empfängt, ist mit dem Digitalfilter 1404 verbunden.
  • In diesem Quadraturmodulator werden I-Kanal- und Q-Kanal-Eingangssignale durch Takte mit 1/4MS der Frequenz des Systemtakts (Takt für die Modulation) abgetastet und die abgetasteten Signale werden dann an den Filterteil 1404a angelegt. Diese Signale werden nach Spektrum-Formung und Bandbegrenzung in dem Filterteil an die Modulationsschaltung 1405 ausgegeben.
  • In der Modulationsschaltung 1405 werden die I-Kanal- und Q-Kanal-Ausgangssignale des Filters 1404 und invertierte Signale dieser Ausgangssignale in einer vorbestimmten Sequenz (d.h. zuerst das I-Kanal-Ausgangssignal (I) des Digitalfilters, dann das Q-Kanal-Ausgangssignal (Q) des Digitalfilters, dann das Ausgangssignal (I) des ersten Komplementierers 1405a und zuletzt das Ausgangssignal (Q) des zweiten Komplementierers 1405b) in jedem Zeitschlitz des Ausgangssignals mittels des Multiplexers 1405c gemultiplext, und somit wird das Basisband-quadraturmodulierte Ausgangssignal bereitgestellt.
  • Da die Quadraturmodulationsschaltung 1405 durch die schnelle Schaltung, wie zum Beispiel die Komplementierer und den Selektor, gebildet wird, ist es sehr leicht, die Trägerfrequenz (Mittenfrequenz eines ZF-modulierten Ausgangssignals) zu erhöhen. Wenn die Trägerfrequenz erhöht wird, werden wie in 6b gezeigt, durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) und Störkomponenten, wie zum Beispiel Trägerlecken und -bild, die durch die Frequenzumsetzung verursacht werden, bei Frequenzen produziert, die von der des ZF-modulierten Ausgangssignals (Trägerfrequenz) weit entfernt sind. Folglich können dieses DSP-Rauschen und die Störkomponenten durch ein analoges BPF mit relativ breiter Bandpaßbreite ausreichend beseitigt werden, um so die Übertragungseigenschaften des Modulators nicht zu verschlechtern. Dadurch kann der Entwurf der analogen Signalverarbeitungskomponenten sehr leicht werden.
  • In diesem Fall kann wie in 7 gezeigt während des Betriebs der Modulationsschaltung 1405, wenn die I-Kanal- und Q-Kanal-Eingangssignale durch das Digitalfilter mit demselben Abgriffskoeffizienten wie in dem in 3 gezeigten herkömmlichen Quadraturmodulator Spektrum-geformt werden, Abwesenheit teilweiser Daten auf dem I-Kanal oder dem Q-Kanal auftreten. Diese Abwesenheit teilweiser Daten auf dem Kanal führt eine Phasendifferenz in die Zeitsteuerung ein, wenn die Daten beider Kanäle gemultiplext werden, so daß sich die Übertragungseigenschaften verschlechtern.
  • Gemäß der vorliegenden Erfindung wird deshalb wie in 8 gezeigt die Phase des Digitalfilters 1404 vorläufig zwischen dem I-Kanal und dem Q-Kanal um einen entsprechenden Betrag verschoben, um so die durch das Datenmultiplexen verursachte Phasendifferenz zu kompensieren. Nämlich besitzt das Digitalfilter 1404 verschiedene Abgriffskoeffizienten und stellt somit eine Phasenverschiebung eines Betrags von PI – PQ = 2PI (oder 2PQ) zwischen den beiden Kanälen bereit. Dieser Phasenverschiebungsbetrag wird durch die Schaltung 1404b produziert, die eine Impulsantwort r(t + PI) für den I-Kanal-Digitalfilterteil 1404a bereitstellt, und durch die Schaltung 1404d, die eine Impulsantwort r(t + PQ) für den Q-Kanal-Digitalfilterteil 1404b bereitstellt, wobei r(t) eine Einzelimpulsantwort des Filterteils 1404a ist.
  • Die zwischen I-Kanal und Q-Kanal aufgrund des Fehlens teilweiser Daten auf einem Kanal auftretende Phasendifferenz Pdif wird genauso gut wie die in der Ausführungsform von 5 repräsentiert. Nämlich gilt Pdif = T/(MS·2MC)
  • Dabei ist T eine Symbolperiode, MS ist die Anzahl der Abtastwerte pro Symbol in dem Digitalfilter und MC/2 ist ein Trägerzyklus pro Ausgangsdatum aus dem Filter. Bei der Ausführungsform von 14 ist, da MS variabel zur Steuerung der Baudrate und MC = 2 ist, die Phasendifferenz Pdif gleich T/4MS. Der Phasenverschiebungsbetrag PI – PQ des Digitalfilters 1404 zur Kompensation der Phasendifferenz Pdif kann erhalten werden, indem PI und PQ bei dieser Ausführungsform folgendermaßen bestimmt werden: PI = T/8MS und PQ = –T/8MS.
  • Bei dieser Ausführungsform darf die Baudrate zum Beispiel Vollrate (im Fall MS = 4) oder Halbrate (im Fall MS = 8) auswählen, indem die Anzahl der Abtastwerte pro Symbol MS verändert und der Signalformspeicher und das Akkumulatorausgangssignal ausgewählt werden, abhängig von dem Baudratensteuersignal. Es sollte beachtet werden, daß die Betriebsgeschwindigkeit in dem Digitalfilter 1404 und in der Modulationsschaltung 1405 konstant ist (Taktzyklus beträgt T/4). Die Zahl der wählbaren Baudrate ist nicht wie oben erwähnt auf zwei beschränkt, sondern kann auf einen beliebigen Wert von mehr als zwei bestimmt werden. Ferner kann bei dieser Ausführungsform das Modulationsverfahren variabel aus Mehrwertmodulation von QPSK bis 256QAM ausgewählt werden.
  • 15 ist ein Blockschaltbild eines konkreten Aufbaus eines Kanalteils des Digitalfilters 1404 gemäß der Ausführungsform von 14, des I-Kanal-Digitalfilterteils 1304a gemäß der Ausführungsform von 13 oder des Q-Kanal-Digitalfilterteils 1304b gemäß der Ausführungsform von 13.
  • In 15 bedeutet die Bezugszahl 1501 eine Adressenerzeugungsschaltung zum Multiplexen von daran über vier Eingangsanschlüsse 1500 angelegten Eingangssignalen (D1, D2, D3, D4). Diese Schaltung 1501 wird durch vier Schieberegister 1501a0 bis 1501a4 zum Verzögern der jeweiligen Eingangssignale und einen Viereingang-Multiplexer (4-zu-1-Selektor) 1501b zum Multiplexen von Ausgangssignalen dieser Schieberegister gebildet.
  • Ein Ausgangsanschluß der Schaltung 1501 ist an einen Adresseneingangsanschluß eines Signalformspeichers 1502 angeschlossen. An diesen Speicher 1502 wird über den Eingangsanschluß 1415 (14) ein Baudratensteuersignal angelegt. Ausgangsanschlüsse dieses Speichers 1502 werden an Eingangsanschlüsse eines Registers bzw. einer Zeitsteuerungsschaltung 1503 angekoppelt. An diese Schaltung 1503 wird über den Eingangsanschluß 1416 (14) ein Modulationsverfahren-Steuersignal angelegt.
  • Ausgangsanschlüsse der Schaltung 1503 sind mit Eingangsanschlüssen von Gewichtungsakkumulatoren 15040 bis 1507 für die jeweiligen Phasen Phase-0 bzw. Phase-7 verbunden. Ausgangsanschlüsse dieser Akkumulatoren 15040 bis 15047 sind mit Eingangsanschlüssen eines Schiebeaddierers 1505 verbunden. Ein Ausgangsanschluß des Schiebeaddierers 1505 ist mit der Quadraturmodulationsschaltung 1305 oder 1405 in 13 oder 14 verbunden.
  • 16 ist ein Blockschaltbild eines konkreten Aufbaus des in 15 gezeigten Signalformspeichers 1502. Wie aus dieser Figur hervorgeht, wird der Signalformspeicher 1502 durch eine Vielzahl (zum Beispiel acht in diesem Fall) von ROMs 16010 bis 16017 gebildet. Die Anzahl der ROMs ist gleich der maximalen Abgriffszahl. Diese ROMs speichern vorläufig Amplitudeninformationen in Bezug auf jeweilige Phasen (Phase-0 bis Phase-7). Diese Informationen können als Reaktion auf eine aus der Adressenerzeugungsschaltung 1501 (15) über einen Eingangsanschluß 1600 angelegte Adresse ausgelesen werden. Die gelesenen Informationen werden an das Register bzw. die Zeitsteuerungsschaltung 1503 (15) über die Ausgangsanschlüsse 16020 bis 16027 ausgegeben.
  • In den ROMs 16010 bis 16017 werden jeweils verschiedene Abgriffskoeffizienten gegeben. Nämlich werden die in den ROMs 16010 bis 16017 gespeicherten Amplitudeninformationen in dem I-Kanal um PI phasenverschoben, um die Impulsantwort r(t + PI) bereitzustellen, und außerdem in dem Q-Kanal um PQ phasenverschoben, um die Impulsantwort r(t + PQ) bereitzustellen, so daß der Phasenverschiebungsbetrag zwischen beiden Kanälen gleich PI – PQ wird.
  • Das Baudratensteuersignal wird angelegt, um Anschlüsse der ROMs 16010 bis 16017 so freizugeben, daß eine bestimmte Zahl, die der Zahl der Abtastwerte pro Symbol entspricht, die durch das Baudratensteuersignal gekennzeichnet wird, der ROMs arbeiten gelassen werden. Zum Beispiel werden im Fall MS = 4 nur die ROMs 16010 bis 16013 arbeiten gelassen, und im Fall MS = 8 werden alle ROMs 16010 bis 16017 arbeiten gelassen.
  • 17 ist ein Blockschaltbild eines konkreten Aufbaus des Registers bzw. der Zeitsteuerungsschaltung 1503 von 15. Diese Schaltung 1503 wird durch einen Registerteil 1700 und eine Zeitsteuerungsschaltung 1701 gebildet. Der Registerteil 1700 enthält Flipflops 17000 bis 17007 für die jeweiligen Phasen. An D-Eingangsanschlüsse dieser Flipflops werden jeweils Ausgangssignale der ROMs 16010 bis 16017 angelegt. Q-Ausgangsanschlüsse der Flipflops werden jeweils mit den in 15 gezeigten Eingangsanschlüssen der Gewichtungsakkumulatoren 15040 bis 15047 verbunden.
  • Die Zeitsteuerungsschaltung 1701 enthält einen Frequenzteiler 1701a zum Teilen der Taktfrequenz, die gleich der Betriebsfrequenz fROMCK in den Signalform-ROMs ist, auf 1/8 der Frequenz, Verzögerungsschaltungen 1701b1 bis 1701b4 zum Verzögern des frequenzgeteilten Takts um jeweils • + 1/fROMCK, einen 4-zu-1-Selektor 1701c, der Ausgangssignale der Verzögerungsschaltungen 1701b1 bis 1701b4 empfängt, und ein EXKLUSIV-ODER-Gatter 1701d, das Ausgangssignale des Selektors 1701c und des Teilers 1701a empfängt und ein Löschsignal an die Flipflops 1700 bis 1700, ausgibt. An den Selektor 1701c wird das Modulationsverfahren-Steuersignal angelegt.
  • 18 zeigt ein Impulsdiagramm dieser Zeitsteuerungsschaltung 1701. Wie aus dieser Figur hervorgeht, wird der Takt mit der Betriebsfrequenz fROMCK durch den Teiler 1701a auf fROMCK/8 frequenzgeteilt und jeweils um seinen ursprünglichen Zyklus (1/fROMCK) in den Verzögerungsschaltungen verzögert. Diese verzögerten Takte werden an den 4-zu-1-Selektor 1701c angelegt. Die Auswahl eines von vier Eingängen in dem Selektor 1701c wird durch das Modulationsverfahren-Steuersignal gesteuert. Wenn zum Beispiel „1 input" als ein Eingangssignal des Selektors ausgewählt wird, ist das Ausgangssignal der Zeitsteuerungsschaltung 1701 „1 input", wie in 18 gezeigt, wobei es sich um das Ergebnis der EXKLUSIV-ODER-Verknüpfung dieses gewählten Eingangssignals und des Ausgangssignals des 1/8-Teilers 1701a handelt. Inhalte in den Flipflops 17000 bis 17007 in dem Register 1700 werden gelöscht, wenn dieses Ausgangssignal der Schaltung 1701 auf L-Pegel liegt.
  • 19 ist ein Blockschaltbild eines konkreten Aufbaus jedes der Gewichtungsakkumulatoren 15040 bis 15047 für die jeweiligen Phasen (Phase-0 bis Phase-7) von 15.
  • Jeder der Gewichtungsakkumulatoren wird durch einen Addierer 1800, einen Multiplizierer 1901 zum Verdoppeln seines Eingangssignals und zum Ausgeben des Ergebnisses an den Addierer 1900, ein Register 1902 mit einem Löschsignaleingangsanschluß (nicht gezeigt) zum Zurückspeisen des Ausgangssignals des Addierers 1900 zu dem Multiplizierer 1901 und ein Register 1903 zum Empfangen des Ausgangssignals des Addierers 1900 gebildet.
  • Das Rückkopplungsregister 1902 ist so ausgelegt, daß es seinen Inhalt löscht, wenn eine bestimmte Anzahl von Akkumulationsoperationen, die gleich der Anzahl von Eingangssignalsequenz(en) ist, ausgeführt wird. Deshalb kann man ein Ausgangssignal von D1 + D2/2 + D3/4 + ... + Dn/2n aus jedem der Gewichtungsakkumulatoren für die jeweiligen Phasen erhalten. Da in diesem Beispiel n = 4 ist, ist das Ausgangssignal jedes Gewichtungsakkumulators D1 + D2/2 + D3/4 + D4/8.
  • 20 ist ein Blockschaltbild eines konkreten Aufbaus des in 15 gezeigten Schiebeaddierers 1505.
  • Wie aus dieser Figur hervorgeht, besteht der Schiebeaddierer aus einem 8-zu-1-Selektor 2000 zum sequentiellen Auswählen von Ausgangssignalen der Gewichtungsakkumulatoren 15040 bis 15047 um die gewählten Signale in Reihe auszugeben, 4-Stufen-Schieberegistern 2001 und 2002 zum Verzögern jedes der sequentiellen Ausgangssignale des Selektors 2000, um einen Abtastzyklus, einen 8-Eingang-Addierer 2003 zum Addieren paralleler Eingangssignale aus den Schieberegistern 2001 und 2002 und einem Zähler 2004 zur Steuerung eines Rücksetzwerts des Selektors 2000. Das Baudratensteuersignal wird an diesen Zähler 2004 angelegt, um seinen maximalen Zählerwert (Rücksetzwert) zu ändern. Wenn zum Beispiel MS, die Anzahl der Abtastwerte pro Symbol, gleich MS = 4 ist, wird die maximal gezählte Zahl des Zählers so gesetzt, daß der Selektor 2000 sequentiell die Akkumulatorausgangssignale von Phase-0 bis Phase-3 wählt. Wenn die Anzahl der Abtastwerte pro Symbol MS = 8 beträgt, wird die maximal gezählte Zahl des Zählers so gesetzt, daß der Selektor 2000 sequentiell die Akkumulatorausgangssignale von Phase-0 bis Phase-7 wählt. Das Baudratensteuersignal wird außerdem an das Schieberegister 2002 angelegt, um es im Fall MS = 4 zu löschen, so daß die Anzahl der Eingangssignale des Addierers 2003 abhängig von der Anzahl der Abtastwerte pro Symbol gesteuert wird.
  • Die Funktionsweise des in 15 gezeigten Digitalfilters wird nun mit Bezug auf das Impulsdiagramm von 21 beschrieben.
  • Durch den Takt mit einem Zyklus von MS-mal so lang wie der des Betriebstakts in dem Digitalfilter abgetastete Eingangssignale D1, D2, D3, D4 werden jeweils durch Schieberegister 1501a1 bis 1501a4 verzögert und dann durch den Multiplexer 1501b gemultiplext, um eine in 21 gezeigte ROM-Adresse zu produzieren.
  • Als Reaktion auf diese ROM-Adresse werden vorläufig in den ROMs 16010 bis 16017 (16) in dem Signalformspeicher 1502 gespeicherte Signalformantworten (Amplitudeninformationen) ausgelesen. Wie bereits erwähnt, werden die in den ROMs 16010 bis 16017 gespeicherten Amplitudeninformationen im I-Kanal um PI und außerdem im Q-Kanal um PQ phasenverschoben. Somit ist die zwischen den beiden Kanälen bereitgestellte Phasenverschiebung gleich PI – PQ. In diesem Fall werden die ROMs einer Anzahl, die der Anzahl der Abtastwerte pro Symbol entspricht, die durch das Baudratensteuersignal gekennzeichnet wird, freigegeben. Nämlich werden nur die ROMs 16010 bis 16013 für den Betrieb freigegeben, wenn MS = 4 ist, und alle ROMs 16010 bis 16017 werden für den Betrieb freigegeben, wenn MS = 8 ist.
  • Ausgangsdaten aus dem Signalformspeicher 1502 in bezug auf die jeweiligen Phasen (Phase-0 bis Phase-7) werden an das Register bzw. die Zeitsteuerungsschaltung 1503 angelegt, und Daten in einem Schlitz oder in Schlitzen, der bzw. die durch das Modulationsverfahren-Steuersignal gekennzeichnet wird bzw. werden, werden auf 0 gelöscht. Wenn zum Beispiel „1 input" abhängig von dem Modulationsverfahren-Steuersignal gewählt wird, werden Daten in den Schlitzen von D2, D3 und D4 auf 0 gelöscht. Wenn „2 input" gewählt wird, werden Daten in den Schlitzen von D3 und D4 auf 0 gelöscht. Wenn „3 input" gewählt wird, werden Daten in einem Schlitz von D4 auf 0 gelöscht. Wenn „4 input" gewählt wird, werden keine Daten auf 0 gelöscht.
  • Ausgangssignale der Schaltung 1503 werden an die jeweiligen Gewichtungsakkumulatoren 15040 bis 15047 angelegt, in denen eine Gewichtungsakkumulation von D1 + D2/2 + D3/4 + D4/8 ausgeführt wird. Somit können abhängig von dem gewählten der Modulationsverfahren QPSK bis 256QAM Amplitudeninformationen bereitgestellt werden.
  • In dem Schiebeaddierer 1505 wird der Rücksetzwert des Zählers 2004 (20) gemäß der Anzahl umgeschaltet, die der Anzahl der Abtastwerte pro Symbol entspricht, die durch das Baudratensteuersignal gekennzeichnet wird, um so gewünschte Phasenausgangssignale der Gewichtungsakkumulatoren 15040 bis 15047 zu wählen.
  • Wie zuvor ausführlich beschrieben wurde, ist das Digitalfilter gemäß dieser Ausführungsform dafür ausgelegt, eine Phasenverschiebung eines Betrags bereitzustellen, der der Phasendifferenz von Pdif zwischen den beiden Kanälen aufgrund einer Abwesenheit teilweiser Daten auf einem Kanal entspricht. Somit können mehrere Zyklen von Trägersignalen mit einem Ausgangssignal des Digitalfilters multipliziert werden, ohne durch die oben erwähnte Phasendifferenz zwischen den Kanälen verursachte Übertragungseigenschaften zu verschlechtern. Folglich können die Trägerfrequenz (die Mittenfrequenz des modulierten Ausgangssignals) wahlweise auf einen gewünschten Wert gesetzt werden, ohne die Betriebsbedingungen des Digitalfilters zu berücksichtigen.
  • Da die Modulationsschaltung durch die schnelle Schaltung, wie zum Beispiel Komplementierer und den Selektor, gebildet wird, ist es außerdem sehr leicht, die Trägerfrequenz zu erhöhen. Wenn die Trägerfrequenz erhöht wird, werden durch die DSP verursachtes Faltungsrauschen (DSP-Rauschen) und Störkomponenten, wie zum Beispiel Trägerlecken und -bild, die durch Frequenzumsetzung verursacht werden, bei Frequenzen produziert, die von der des modulierten Ausgangssignals weit entfernt sind. Folglich können dieses DSP-Rauschen und die Störkomponenten durch ein Analog-BPF mit relativ breiter Bandpaßbreite ausreichend beseitigt werden, um so keine Übertragungseigenschaften des Modulators zu verschlechtern. Dadurch kann der Entwurf der analogen Signalverarbeitungsschaltung sehr leicht werden.
  • Ferner wird gemäß diesem Digitalfilter die variable Baudratensteuerung, nämlich die variable Übertragungsbandbreitensteuerung, realisiert durch Bilden einer Auswahlfunktion ohne Änderung der Betriebsbedingung des Digitalfilters. Wenn das Analog-BPF deshalb so ausgelegt ist, daß es mit dem Maximalbaudratenmodus zusammenpaßt, können alle Baudratenmodi abgedeckt werden, ohne Spezifikationen in der analogen Signalverarbeitungsschaltung zu ändern.
  • Die herkömmliche Technik berücksichtigt niemals die Einstellung der Anzahl der Abtastwerte pro Symbol zur variablen Steuerung der Baudrate. Nämlich wird gemäß der herkömmlichen Technik ein neuer Modus gestartet, sobald ein Umschaltsignal zum Ändern der Baudrate angelegt wird. Wie in 22 gezeigt, tritt deshalb an dem Modusumschaltpunkt eine Phasendiskontinuität auf, wodurch unnötiges Rauschen produziert wird. Gemäß der herkömmlichen Technik muß das Digitalfilter also an dem Modusumschaltpunkt zurückgesetzt werden.
  • Im Gegensatz dazu kann gemäß der vorliegenden Erfindung, da die Baudratenmodusumschaltung durch die Freigabesteuerung von ROMs und durch die Steuerung des Rücksetzwerts des Zählers realisiert wird, Phasenkontinuität am Modusumschaltpunkt aufrechterhalten werden. Somit entsteht kein Rauschen bei der Umschaltung, so daß das Digitalfilter nicht an dem Modusumschaltpunkt zurückgesetzt werden muß. Ferner kann gemäß der vorliegenden Erfindung die Modusumschaltung in einem Augenblick abgeschlossen werden. In 22 geben die Zahlen 0, 1, 2, 3, 4 und 5 Phasennummern eines Ausgangssignals des Digitalfilters an.
  • Außerdem wird gemäß diesem Digitalfilter die Variables-Modulationsverfahren-Steuerung durch die Löschungsfunktion in bezug auf die Ausgangssignale des Signalformspeichers realisiert, ohne die Betriebsbedingung des Digitalfilters zu ändern. Deshalb kann nicht nur die Modusumschaltung des Modulationsverfahrens in einem Augenblick abgeschlossen werden, sondern es kann auch leicht eine erweiterte Einrichtung hinzugefügt werden, ohne Spezifikationen in der Analogsignalverarbeitungsschaltung zu ändern.

Claims (13)

  1. Digitalisierter Quadraturmodulator zum Empfangen von n Sequenz(en) von Eingangs-Digitalsignalen des I-Kanals (500) und n Sequenz(en) von Eingangs-Digitalsignalen des Q-Kanals (501), wobei n eine ganze Zahl größer oder gleich eins ist, und zum Quadraturmodulieren der Eingangs-Digitalsignale des I- und des Q-Kanals durch digitale Signalverarbeitung, umfassend: ein digitales Filter (504) zum Formen des Spektrums der Eingangs-Digitalsignale des I-Kanals und Q-Kanals, um Ausgangssignale des I-Kanals und Q-Kanals bereitzustellen, wobei das Filter eine vorbestimmte Phasenverschiebung zwischen den Ausgangssignalen des I-Kanals und Q-Kanals bereitstellt, um so eine durch die Quadraturmodulation durch die digitale Signalverarbeitung verursachte Phasendifferenz zu kompensieren, wobei die Phasendifferenz auf das Fehlen teilweiser Daten auf einem der besagten Kanäle zurückzuführen ist; wobei der digitalisierte Modulator folgendes umfaßt: Komplementärschaltungen (505a, b) zum Nehmen des Komplements der Ausgangssignale des I-Kanals und Q-Kanals, um Komplementsignale des I-Kanals und Q-Kanals bereitzustellen; und eine Multiplexerschaltung (505c) zum Multiplexen der Ausgangssignale des I-Kanals und Q-Kanals aus dem digitalen Filter und der Komplementsignale des I-Kanals und Q-Kanals aus den Komplementärschaltungen, um ein quadraturmoduliertes Ausgangssignal bereitzustellen.
  2. Modulator nach Anspruch 1, wobei die Komplementärschaltungen aus folgendem bestehen: einem ersten Komplementierer zum Nehmen des Komplements des Ausgangssignals des I-Kanals, um ein Komplementsignal des I-Kanals bereitzustellen, und einem zweiten Komplementierer zum Nehmen des Komplements des Ausgangssignals des Q-Kanals, um ein Komplementsignal des Q-Kanals bereitzustellen, und wobei die Multiplexerschaltung aus folgendem besteht: einem Selektor zum sequentiellen Multiplexen des Ausgangssignals des I-Kanals, des Ausgangssignals des Q-Kanals, des Komplementsignals des I-Kanals und des Komplementsignals des Q-Kanals in dieser Reihenfolge, um ein quadraturmoduliertes Ausgangssignal bereitzustellen.
  3. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter so aufgebaut ist, daß eine Phase nur des Eingangs-Digitalsignals des I-Kanals oder des Eingangs-Digitalsignals des Q-Kanals um einen Betrag der Phasendifferenz auf der Basis der Quadraturmodulation verschoben wird.
  4. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter so aufgebaut ist, daß Phasen der Eingangs-Digitalsignale des I-Kanals und Q-Kanals gleichermaßen um eine Hälfte des Betrags der Phasendifferenz auf der Basis der Quadraturmodulation in der zueinander entgegengesetzen Richtung verschoben werden.
  5. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter so aufgebaut ist, daß Phasen der Eingangs-Digitalsignale des I-Kanals und Q-Kanals gleichermaßen um eine Hälfte des Betrags der Phasendifferenz auf der Basis der Quadraturmodulation in der zueinander entgegengesetzen Richtung verschoben werden und von beiden Richtungen aus durch Invertieren der Zeitbasis der Eingangs-Digitalsignale dieselbe Filterschaltung verwendet wird.
  6. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter einen Signalformspeicher zum Speichern von Amplitudeninformationen mit einer vorbestimmten Phasenverschiebung zwischen dem I-Kanal und dem Q-Kanal enthält, um so die Phasendifferenz auf der Basis der Quadraturmodulation zu kompensieren.
  7. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter so aufgebaut ist, daß die Anzahl der Abtastwerte pro Symbol MS in dem digitalen Filter abhängig von einem daran angelegten Baudraten-Steuersignal variiert wird.
  8. Modulator nach Anspruch 7, wobei die Eingangs-Digitalsignale des I-Kanals und Q-Kanals mehrere Baudraten aufweisen und wobei der Modulator so aufgebaut ist, daß die Anzahl der Abtastwerte pro Symbol MS in dem digitalen Filter abhängig von den Baudraten variiert wird, um modulierte Ausgangssignale mit untereinander derselben Mittenfrequenz bereitzustellen.
  9. Modulator nach Anspruch 7, wobei das digitale Filter einen Signalformspeicher mit mehreren ROMs zum Speichern jeweiliger Signalformdaten entsprechend mehreren Phasen enthält und wobei die ROMs einer Anzahl, die der Anzahl der Abtastwerte pro Symbol MS entspricht, für den Betrieb freigegeben werden.
  10. Modulator nach Anspruch 9, wobei das digitale Filter folgendes enthält: mehrere Gewichtungsakkumulatoren zum Gewichten der jeweiligen Signalformdaten aus den ROMs, um gewichtete Daten bereitzustellen, und einen Addierer zum Auswählen der gewichteten Daten einer Anzahl, die der Anzahl der Abtastwerte pro Symbol MS entspricht, und zum Schiebe-Addieren der gewählten gewichteten Daten.
  11. Modulator nach Anspruch 9, wobei das digitale Filter folgendes enthält: eine Schaltung zum selektiven Löschen der Signalformdaten aus den ROMs als Reaktion auf ein daran angelegtes Modulationsschema-Steuersignal.
  12. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter folgendes enthält: einen Signalformspeicher mit mehreren ROMs zum Speichern jeweiliger Signalformdaten entsprechend mehreren Phasen und eine Schaltung zum selektiven Löschen der Signalformdaten aus den ROMs als Reaktion auf ein daran angelegtes Modulationsschema-Steuersignal.
  13. Modulator nach einem der vorhergehenden Ansprüche, wobei das digitale Filter folgendes enthält: Mittel zum Multiplexen der Eingangs-Digitalsignale, um ein Adressensignal zu erzeugen, einen Signalformspeicher zum Speichern von Signalformdaten mit einer vorbestimmten Phasenverschiebung zwischen dem I-Kanal und dem Q-Kanal, um so die durch die Quadraturmodulation verursachte Phasendifferenz zu kompensieren, und zum Ausgeben jeweiliger Signalformdaten entsprechend mehreren Phasen als Reaktion auf das Adressensignal, mehrere Gewichtungsakkumulatoren zum Gewichten der jeweiligen Signalformdaten aus dem Speicher, um gewichtete Daten bereitzustellen, und einen Addierer zum Addieren der gewichteten Daten.
DE69534666T 1994-07-20 1995-07-17 Digitaler Quadraturmodulator Expired - Fee Related DE69534666T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP16828094 1994-07-20
JP16828094 1994-07-20
JP20303294 1994-08-05
JP20303394A JP3391012B2 (ja) 1994-08-05 1994-08-05 ディジタル処理直交変調方法及び直交変調器
JP20303294 1994-08-05
JP20303394 1994-08-05
JP20417994 1994-08-08
JP6204179A JPH0851461A (ja) 1994-08-08 1994-08-08 伝送速度可変型直交変調装置

Publications (2)

Publication Number Publication Date
DE69534666D1 DE69534666D1 (de) 2006-01-12
DE69534666T2 true DE69534666T2 (de) 2006-06-29

Family

ID=27474188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534666T Expired - Fee Related DE69534666T2 (de) 1994-07-20 1995-07-17 Digitaler Quadraturmodulator

Country Status (3)

Country Link
US (1) US5534828A (de)
EP (1) EP0693844B1 (de)
DE (1) DE69534666T2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696795A (en) * 1995-07-19 1997-12-09 Unisys Corporation Offset quadrature phase shift keyed modulation circuit
EP0760567A3 (de) * 1995-08-30 2000-09-06 Siemens Aktiengesellschaft Digitaler QAM-modulator
JPH1023096A (ja) * 1996-07-02 1998-01-23 Fujitsu Ltd ディジタル変調器および復調器
US5930687A (en) * 1996-09-30 1999-07-27 Usa Digital Radio Partners, L.P. Apparatus and method for generating an AM-compatible digital broadcast waveform
US5930303A (en) * 1996-11-04 1999-07-27 Walker; Harold Digital modulation employing single sideband with suppressed carrier
US5978823A (en) * 1997-01-27 1999-11-02 Hitachi America, Ltd. Methods and apparatus for implementing and controlling a digital modulator
US5783974A (en) * 1997-01-27 1998-07-21 Hitachi America, Ltd. Digital interpolation up sampling circuit and digital modulator using same
CN1148924C (zh) * 1997-02-27 2004-05-05 松下电器产业株式会社 调制装置和调制方法
CA2213156A1 (en) 1997-08-15 1999-02-15 Philsar Electronics Inc. One bit digital quadrature vector modulator
JP4083861B2 (ja) * 1998-03-06 2008-04-30 株式会社日立国際電気 ディジタル信号伝送装置
US7079584B2 (en) 1998-08-10 2006-07-18 Kamilo Feher OFDM, CDMA, spread spectrum, TDMA, cross-correlated and filtered modulation
US6470055B1 (en) * 1998-08-10 2002-10-22 Kamilo Feher Spectrally efficient FQPSK, FGMSK, and FQAM for enhanced performance CDMA, TDMA, GSM, OFDN, and other systems
US6310908B1 (en) * 1998-10-23 2001-10-30 Nortel Networks Limited Digital to analogue converter implementation
JP3574755B2 (ja) * 1999-02-12 2004-10-06 シャープ株式会社 π／４シフトＱＰＳＫ変調器および通信装置
US6141389A (en) * 1999-07-09 2000-10-31 Sicom, Inc. Digital tuner
DE19946722A1 (de) * 1999-09-29 2001-04-05 Infineon Technologies Ag Einrichtung und Verfahren zur spektralen Formung eines Sendesignals in einem Funksender
US6137833A (en) * 1999-10-20 2000-10-24 Lockheed Martin Corporation Programmable transmitter baseband equalizer
DE10000958B4 (de) * 2000-01-12 2004-04-29 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung eines quadraturamplitudenmodulierten Sendesignals
US6549153B2 (en) * 2000-10-25 2003-04-15 Telefonaktiebolaget Lm Ericsson (Publ) Digital to analog conversion method and apparatus
KR100497351B1 (ko) * 2001-02-08 2005-06-23 삼성전자주식회사 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법
KR100588753B1 (ko) * 2001-12-13 2006-06-13 매그나칩 반도체 유한회사 위상쉬프트키잉 방식의 변조기
KR20030079027A (ko) * 2002-04-01 2003-10-10 엘지이노텍 주식회사 Ｆｍ 복조방법 및 장치
US7093187B2 (en) * 2002-05-31 2006-08-15 Broadcom Corporation Variable code rate and signal constellation turbo trellis coded modulation codec
US7062700B2 (en) * 2002-05-31 2006-06-13 Broadcom Corporation 16 QAM and 16 APSK TTCM (Turbo Trellis Coded Modulation) with minimum bandwidth efficiency of 3 bit/s/Hz using a rate 2/4 constituent encoder
US7139964B2 (en) * 2002-05-31 2006-11-21 Broadcom Corporation Variable modulation with LDPC (low density parity check) coding
US6784817B2 (en) * 2002-06-13 2004-08-31 Matsushita Electric Industrial Co., Ltd. Data generating method, data generator, and transmitter using the same
US7138882B2 (en) * 2002-11-08 2006-11-21 Northrop Grumman Corp Architecture for universal modulator
KR100955843B1 (ko) * 2006-03-13 2010-05-04 인터디지탈 테크날러지 코포레이션 1 비트 디지털 직교 변조기
DE102007013423B4 (de) * 2007-03-20 2012-07-12 Siemens Ag Verfahren zur Erzeugung eines digital modulierten Hochfrequenzsignals
US8416121B2 (en) * 2010-12-08 2013-04-09 International Business Machines Corporation Narrow-band wide-range frequency modulation continuous wave (FMCW) radar system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234539B2 (ja) * 1984-03-02 1990-08-03 Oki Electric Ind Co Ltd Deijitarushorigatachotsukohenchosochi
US4644565A (en) * 1984-06-12 1987-02-17 Canadian Patents And Development Limited-Societe Canadienne Des Brevets Et D'exploitation Limitee Superposed quadrature modulated baseband signal processor
GB2214374A (en) * 1988-01-06 1989-08-31 Philips Electronic Associated Ssb signal generator
IT1240444B (it) * 1990-05-18 1993-12-16 Borsano Corrado Procedimento per l'attuazione della modulazione digitale multilivello mediante un elaboratore di segnali numerici
JPH0669969A (ja) 1992-05-29 1994-03-11 Nec Corp ４相位相変調器
KR100311072B1 (ko) * 1993-08-31 2001-12-15 윤종용 다치중첩진폭변조의기저대역신호발생장치

Also Published As

Publication number Publication date
EP0693844B1 (de) 2005-12-07
DE69534666D1 (de) 2006-01-12
EP0693844A2 (de) 1996-01-24
US5534828A (en) 1996-07-09
EP0693844A3 (de) 1996-12-18

Similar Documents

Publication Publication Date Title
DE69534666T2 (de) Digitaler Quadraturmodulator
DE69434398T2 (de) Verfahren und Einrichtung zur Signalformung
DE69917514T2 (de) Filterung für Übertragung mittels Quadraturmodulation
DE69729681T2 (de) Frequenzmultiplexnachrichtenübertragungssystem mit variabler Bandbreite
DE4343510C2 (de) Verfahren und Vorrichtung zum Erzeugen des Basisbandsignals eines mehrstufigen überlagerten amplitudenmodulierten Signals
DE60009759T2 (de) Signalangepasstes filter unter verwendung von vorgegebener kombinationen im zeitmultiplex-verfahren
DE69937545T2 (de) Gerät und verfahren zur generierung eines spreizkodes und kanalsignalspreizung unter verwendung eines spreizkodes in einem cdma-übertragungssystem
DE69838046T2 (de) Direktsequenzspektrumkorrelator
DE2626122C2 (de) Anordnung zum Verarbeiten von Signalen in einem Frequenzmultiplex-Übertragungssystem
DE3830338C2 (de)
DE19651720A1 (de) Digitalmodulator und Digitaldemodulator
DE2540473A1 (de) Modulations- und filtervorrichtung
DE69913582T2 (de) Vielseitiger Signalgenerator
DE2625038B2 (de) Konverter zur Konvertierung einer Folge digitaler binarer Signale in eine Folge mehrphasig phasenmodulierter Tragerimpulse bzw. umgekehrt
DE69433255T2 (de) Gruppen modulator
DE3800159A1 (de) Phasen-differenz-modulationsgenerator
DE69636616T2 (de) Differentialdetektor für PSK-Signale
DE2216350A1 (de) Numerisches Filter und digitales Datenubertragungssystem mit diesem Filter
DE19713830B4 (de) Vorrichtung und Verfahren zur Erzeugung von π/n-verschobenen, n-differentiellen Pulslagenmodulationssignalen
DE69829096T2 (de) Rahmenstruktur mit einer Mehrzahl von Modulationsarten
DE3030145A1 (de) Phasensynchronisationsschaltkreis fuer die uebertragung von signalen mit mehrstufiger, mehrphasiger ueberlagerungsmodulation
DE69937178T2 (de) Spreizspektrumübertragungssystem mit einer gefilterten Mehrträgermodulation
DE3919530C2 (de)
DE60030797T2 (de) Frequenzkorrektur in Mehrträgerempfängern
DE1512173A1 (de) Demodulator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee