DE102007013423B4

DE102007013423B4 - Verfahren zur Erzeugung eines digital modulierten Hochfrequenzsignals

Info

Publication number: DE102007013423B4
Application number: DE102007013423A
Authority: DE
Inventors: Nikolaus Demharter; Philipp Höcht
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2007-03-20
Filing date: 2007-03-20
Publication date: 2012-07-12
Anticipated expiration: 2027-03-21
Also published as: DE102007013423A1; WO2008113749A2; WO2008113749A3; US20100134198A1

Abstract

Verfahren zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstrom (NF) modulierten Hochfrequenzsignals (HF, HF') als Magnetresonanz-Anregungssignal in einem Magnetresonanztomographiesystem mit folgenden Verfahrensschritten: – Bereitstellung eines Taktsignals (T), dessen Frequenz mindestens viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals (HF, HF'), – Nutzung des Taktsignals (T) zum Mischen des niederfrequenten Datenstroms (NF) mit einer eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden zyklischen Zahlenreihe (ZR), indem unter Nutzung des Taktsignals (T) ein Multiplexer (3) mit vier Eingängen (e0, e1, e2, e3) angesteuert wird, wobei zwei der Eingänge (e1, e3) mit einem konstanten Eingangsignal „0”, ein Eingang (e0) mit dem niederfrequenten Datenstrom (NF) und ein Eingang mit dem invertierten niederfrequenten Datenstrom (NF') beaufschlagt sind und dabei die Ansteuerung so erfolgt, dass in einer zyklischen Folge der mit dem niederfrequenten Datenstrom beaufschlagte Eingang (e0), dann ein mit „0” beaufschlagter Eingang (e1), dann der mit dem invertierten niederfrequenten Datenstrom...

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstrom modulierten Hochfrequenzsignals. Weiterhin betrifft die Erfindung eine Schaltungsanordnung, in der mit einem solchen Verfahren ein in Abhängigkeit von einem niederfrequenten digitalen Datenstrom moduliertes Hochfrequenzsignal erzeugt werden kann. Darüber hinaus betrifft die Erfindung ein Magnetresonanztomographiesystem mit einer solchen Schaltungsanordnung.
In einer Vielzahl von technischen Systemen werden in bestimmter Weise modulierte Hochfrequenzsignale benötigt. Typische Anwendungsbeispiele finden sich u. a. in der Nachrichtenübertragungstechnik, z. B. in der EP 0 940 955 B1 (entspricht DE 699 17 514 T2 ), und in der Medizintechnik. Im medizintechnischen Bereich werden beispielsweise modulierte Hochfrequenzsignale innerhalb von Magnetresonanzsystemen benötigt. Um mit Hilfe eines Magnetresonanztomographieverfahrens ein Bild zu erzeugen, müssen nämlich definierte Hochfrequenzpulse in den Körper bzw. den zu untersuchenden Körperteil des Patienten eingestrahlt werden, der sich in einem genau definierten Magnetfeld befindet. Dadurch werden die Kernspins der Atome im Untersuchungsobjekt angeregt. Die in Folge ausgesandten Signale der Kernspins werden erfasst und als Rohdaten akquiriert, aus denen die gewünschten Magnetresonanzbilder erzeugt werden können. Dabei ist es erforderlich, dass die einzelnen Hochfrequenzpulse eine genau spezifizierte Frequenz aufweisen, die der Resonanzfrequenz der anzuregenden Atome im vorliegenden Magnetfeld entspricht. Bei einem Magnetfeld von 3 Tesla liegt diese Resonanzfrequenz zur Anregung der üblicherweise angeregten H₁-Atome bei 123 MHz. In der Regel werden für verschiedene Untersuchungen verschiedenste Sequenzen von Hochfrequenzpulsen ausgesendet, wobei jeder einzelne Hochfrequenzpuls eine genau definierte zeitliche Länge, Amplitude und Form aufweisen sollte, um eine bestimmte Wirkung zu erreichen. Üblicherweise werden die hierzu notwendigen Parameter in Form eines digitalen Datenstroms vorgegeben, welcher mit einer Mischfrequenz MF gemischt wird, so dass sich insgesamt das in der gewünschten Weise modulierte Hochfrequenzsignal, z. B. die erforderliche Serie von benötigten Hochfrequenzpulsen, ergibt.
In 1 ist ein typisches Schema für eine solche digitale Modulation dargestellt. Auf Basis eines Referenzsignals RS, beispielsweise eines Systemtakts, welcher auch zur Synchronisierung mit anderen Einheiten des Gesamtsystems dienen kann, wird in einem NCO (Numerical Controlled Oscillator; numerisch gesteuerter Oszillator) eine in Stufen frei wählbare Mischfrequenz MF (d. h. ein unmoduliertes Hochfrequenzsignal mit der gewünschten Mischfrequenz) erzeugt. Bei Verwendung in einem Magnetresonanzsystem kann dies beispielsweise die genannte Resonanzfrequenz von 123 MHz sein. Innerhalb des NCOs wird dabei die Mischfrequenz MF mittels eines Phasenakkumulators und einer anschließenden Wandlung der Phase in Sinus- und/oder Cosinusvektoren erzeugt. Derartige NCOs sind allgemein bekannt und brauchen daher hier nicht weiter erläutert zu werden. Die Mischfrequenz MF wird dann einer digitalen Mischstufe MS zugeführt, um sie mit dem niederfrequenten Datenstrom NF, welcher letztlich die Pulsform des gewünschten Hochfrequenzsignals HF vorgibt, zu mischen. Am Ausgang liegt dann das „gemischte”, in der gewünschten Weise auf Basis des digitalen niederfrequenten Eingangssignals NF modulierte Hochfrequenzsignal an, welches – eventuell gefiltert – beispielsweise einem Digital-Analog-Wandler zur Wandlung in ein analoges Signal zugeführt werden kann. In 1 sind auch die üblicherweise vor und hinter der Mischstufe MS eingesetzten Register dargestellt, welche ebenfalls vom Referenzsignal RS getaktet werden. Diese dienen lediglich dazu, die Länge des gesamten Logikpfades zu reduzieren und so in bekannter Weise eine möglichst schnelle Logik zu erreichen.
Das in 1 dargestellte übliche Schema hat jedoch Nachteile. Zum einen sind für die Mischung des niederfrequenten Datenstroms NF mit der Mischfrequenz MS digitale Multiplizierer erforderlich. Diese Multiplizierer sind typischerweise in ihrer Taktfrequenz begrenzt und benötigen viele Logikressourcen. Daher ist beispielsweise eine Realisierung in frei programmierbaren Logikschaltkreisen, sog. FPGA-Bausteinen (FPGA = Field Programmable Gate Array), schwierig. Insbesondere mit steigender Genauigkeitsanforderung, d. h. mit einer größeren Bit-Breite und einer höheren Geschwindigkeit, machen sich diese Nachteile extrem bemerkbar.
Ein weiterer wesentlicher Nachteil besteht darin, dass die Feinheit der Abstufung der variablen Modulationsfrequenz MF von der Breite des Phasenakkumulators im NCO abhängt. Ebenso hängt die Genauigkeit der Sinus- und/oder Cosinusvektoren von der Bit-Breite des Phasenwandlers ab. Mit steigender Genauigkeitsanforderung sinkt daher die erzielbare Taktrate des NCOs und der Verbrauch an Logikressourcen nimmt auch hierfür dramatisch zu.
Daher wurde bisher oft auf eine solche digitale Modulation mit hohen Taktfrequenzen und besonders hohen Frequenzen bezüglich des Hochfrequenzsignals verzichtet und stattdessen eine analoge Mischung durchgeführt.
Ebenso wurde auf eine kostengünstige Nutzung von FPGAs verzichtet und es werden alternativ sog. ASSP (Application Specific Standard Products) verwendet, die eine dedizierte, d. h. nicht frei programmierbare Hardware zur Verfügung stellen und daher in der Regel spezifisch für den jeweiligen Einsatz gefertigt werden müssen. Aufgrund der speziellen Konzipierung für den individuellen Einsatzzweck sind solche ASSP aber nur in großen Stückzahlen wirtschaftlich. Im Übrigen ist auch in solchen logischen Bausteinen der Phasenakkumulator des NCO in der Regel auf 32 Bit limitiert. Damit gelten für solche ASSP prinzipiell die gleichen Limitierungen wie sie oben anhand von 1 beschrieben wurden.
Aus der Nachrichtentechnik sind verschiedene Verfahren zur Quadratur-Modulation bekannt, um ein I-Kanal-Basisbandsignal und ein Q-Kanal-Basisbandsignal zu mischen. Hierzu wird in der DE 196 51 720 A1 ein Modulator vorgeschlagen, welcher zum Mischen die Sinus/Cosinus-Funktion mittels zyklischer Zahlenreihen repräsentiert, wobei als Trägerfrequenz eine 4-fache bis zu einer n-fachen Symbolrate genutzt wird. Ebenso wird in der EP 0 944 215 A2 ein Digitalmodulator vorgeschlagen, welcher zum Mischen die Sinus/Cosinus-Funktion mittels zyklischer Zahlenreihen repräsentiert. Diese Verfahren dienen aber immer zum Mischen zweier Basisbandsignale, wogegen in einem Magnetresonanzsystem ein HF-Anregungssignal auf Basis eines eindimensionalen niederfrequenten Eingangsignals generiert werden soll.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein einfaches und kostengünstiges Verfahren und eine entsprechende Schaltungsanordnung zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstrom modulierten Hochfrequenzsignals anzugeben, welches insbesondere auch bei hohen Geschwindigkeiten und hohen Frequenzen nur relativ geringe Logikressourcen benötigt.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 und durch eine Schaltungsanordnung gemäß Patentanspruch 8 gelöst.
Bei dem erfindungsgemäßen Verfahren wird zunächst ein Taktsignal bereitgestellt, dessen Frequenz mindestens viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals. Dieses Taktsignal wird dann genutzt, um den niederfrequenten Datenstrom mit einer eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden, vorzugsweise besonders trivialen, zyklischen Zahlenreihe zu mischen. Wie später noch detailliert erläutert wird, ist ein Mischen des niederfrequenten Datenstroms mit einer einfachen zyklischen Zahlenreihe mit sehr geringem logischem Aufwand und auf schnelle Weise möglich. Das einzige Erfordernis besteht darin, dass das zur Erstellung der Zahlenreihe benötigte Taktsignal eine entsprechend höhere Frequenz aufweist als das gewünschte Hochfrequenzsignal eigentlich aufweisen muss. Dieses Erfordernis ist jedoch problemlos zu erfüllen.
Eine entsprechende Schaltungsanordnung benötigt einen Dateneingang zum Empfang des niederfrequenten digitalen Datenstroms, einen Taktsignalgenerator zur Erzeugung eines Taktsignals, dessen Frequenz mindestens viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals, eine mit dem Taktsignalgenerator gekoppelte Bauelementegruppe, welche ausgebildet ist, um den niederfrequenten Datenstrom unter Nutzung des Taktsignals mit einer eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden, zyklischen Zahlenreihe zu mischen, sowie einen Ausgang zur Ausgabe des Hochfrequenzsignals.
Wie nachfolgend gezeigt wird, kann dabei die Bauelementegruppe, die für die Mischung des niederfrequenten Datenstroms mit der zyklischen Zahlenreihe benötigt wird, sehr einfach aufgebaut sein. Aufgrund des geringen Bedarfs an Logikressourcen lässt sich die Schaltungsgruppe besonders bevorzugt in einem frei programmierbaren Logikschaltkreis (FPGA) implementieren, so dass auch speziell zugeschnittene einzelne Schaltungsanordnungen, welche nicht in Großserie gefertigt werden, kostengünstig produzierbar sind.
Als zyklische Zahlenreihe wird eine viergliedrige Zahlenreihe verwendet, um die Sinus- oder Cosinusfolge zu repräsentieren. Dabei bietet es sich im trivialsten Fall an, eine Zahlenreihe zu verwenden, die aus den Gliedern „1”, „0”, „–1”, „0” besteht. Mit einer solchen Zahlenreihe werden einfach die beiden Extremwerte einer Sinus- bzw. Cosinusfolge sowie die Nulldurchgänge beschrieben. D. h. die gesamte Sinus- bzw. Cosinusfolge wird auf trivialste Weise durch vier Stützstellen beschrieben.
Bei Verwendung einer solchen zyklischen Zahlenreihe mit vier Gliedern reicht es aus, wenn die Frequenz des Taktsignals genau viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals.
Die Bauelementegruppe zum Mischen des niederfrequenten Datenstroms mit einer trivialen, eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden Zahlenreihe weist hierzu einen Multiplexer auf. Es sind dann die Eingänge dieses Multiplexers jeweils so beschaltet, dass diese die Stützstellen der Sinus- bzw. Cosinusfolge repräsentieren. Das heißt, die Eingänge sind jeweils mit dem digitalen Datenstrom belegt, wobei an jedem Eingang der digitale Datenstrom mit einem genau definierten Faktor (ggf. auch Null) zu multiplizieren ist, welcher einem Glied der bestimmten Zahlenreihe entspricht, wobei die einzelnen Glieder der Zahlenreihe jeweils die Stützstellen der zu repräsentierenden Sinus- oder Cosinusfolge bilden.
Beispielsweise weist der Multiplexer bei der bereits genannten besonders trivialen, zyklischen Zahlenreihe mit den Gliedern „1”, „0”, „–1” und „0” vier Eingänge auf, wobei zwei der Eingänge mit einem konstanten Eingangssignal „0”, einer der Eingänge mit dem niederfrequenten Datenstrom selbst und ein Eingang mit dem invertierten niederfrequenten Datenstrom beaufschlagt sind.
Dieser Multiplexer kann dann unter Nutzung des Taktsignals in geeigneter Weise angesteuert werden, so dass die Eingänge entsprechend der Sinus- oder Cosinusfolge auf einen Ausgang des Multiplexers durchgeschaltet werden. Hierzu umfasst die Bauelementegruppe einen Zähler, welcher auf Basis des Taktsignals eine einfache, zyklisch hochgezählte Zahlenfolge, beispielsweise eine Zahlenfolge „0”, „1”, „2”, „3”, „0”, „1”, „2”, „3”, ... erzeugt. Dieser Zähler wird mit einem Steuereingang des Multiplexers gekoppelt. Der Multiplexer wird auf Basis dieser zyklischen Zahlenfolge so angesteuert, dass in einer zyklischen Folge zunächst der mit dem niederfrequenten Datenstrom beaufschlagte Eingang, dann ein mit Null beaufschlagter Eingang, dann der mit dem invertierten niederfrequenten Datenstrom beaufschlagte Eingang und dann wieder ein mit Null beaufschlagter Eingang auf einen Ausgang des Multiplexers durchgeschaltet werden. Es ist klar, dass die Reihe selbstverständlich bei jedem der Eingänge beginnen kann. Wesentlich ist nur, dass eine Reihenfolge eingehalten wird, so dass tatsächlich eine Mischung des niederfrequenten Datenstroms mit einer Zahlenreihe erfolgt, die eine Sinus- oder Cosinusfolge repräsentiert. Ebenso ist selbstverständlich auch eine Durchschaltung in der umgekehrten Reihenfolge möglich, d. h. zunächst auf einen Eingang mit dem invertierten niederfrequenten Datenstrom, dann auf einen mit Null beaufschlagten Eingang, dann auf den Eingang mit dem niederfrequenten Datenstrom selbst und dann wieder auf einen mit Null beaufschlagten Eingang. Dies entspricht letztlich nur einem Start der Folge mit dem invertierten Eingang.
Die abhängigen Ansprüche sowie die nachfolgende Beschreibung enthalten jeweils besonders vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung. Dabei kann das erfindungsgemäße Verfahren auch analog den abhängigen Ansprüchen der Schaltungsanordnung weitergebildet sein und umgekehrt.
Wie bereits erwähnt, ist die Bauelementegruppe besonders bevorzugt in einem frei programmierbaren Logikschaltkreis, d. h. in einem FPGA-Baustein, realisiert.
Vorzugsweise sollte die Schaltung so aufgebaut sein, dass das Taktsignal variabel einstellbar ist, um so Hochfrequenzsignale mit unterschiedlichen Trägerfrequenzen erzeugen zu können.
Als Taktsignalgenerator bietet sich die Verwendung einer sog. PLL-Schaltung (PLL = Phase-Locked-Loop; phasengekoppelter Regelkreis) an, welche eine sehr präzise Erzeugung eines variabel einstellbaren, aber feststehenden Hochfrequenzsignals erlaubt. Derartige PLL-Schaltungen sind dem Fachmann bekannt und brauchen daher nicht näher erläutert zu werden.
Vorzugsweise ist der Taktsignalgenerator in dem frei programmierbaren Logikschaltkreis mit installiert. Dies bietet sich vor allem bei Verwendung einer PLL-Schaltung an. Der Taktsignalgenerator selbst kann von einem externen festen oder variablen Referenzsignal, beispielsweise einem Systemtakt, getriggert werden.
Insbesondere bei dem Aufbau eines Taktsignalgenerators in einer FPGA ist der Taktsignalgenerator zur Variation der Frequenz des Taktsignals dynamisch rekonfigurierbar aufgebaut. Somit ist auch eine Variation der Frequenz bei festem Referenzsignal, d. h. bei festem Systemtakt, möglich.
Eingangsseitig wird der von der Schaltungsanordnung empfangene niederfrequente digitale Datenstrom vorzugsweise zunächst einem FIFO-Bauelement (FIFO = „First In First Out”) zugeführt, welches zur Pufferung des niederfrequenten Datenstroms dient und so eine Anpassung an unterschiedliche Taktfrequenzen ermöglicht. Damit ist insbesondere das Problem einer möglichen Metastabilität bei asynchronen Taktübergängen gelöst. Alternativ kann anstelle eines solchen FIFO-Bauelements auch eine andere Schaltung genutzt werden, solange sie die Eingangsdatenrate des niederfrequenten Datenstroms an die variable Taktfrequenz anpasst und Metastabilitäten verhindert.
Das Ausgangssignal des Multiplexers stellt bereits das gewünschte Hochfrequenz-Ausgangssignal in digitaler Form dar und kann in ein analoges Hochfrequenzsignal umgewandelt werden. Hierzu braucht lediglich der Ausgang des Multiplexers mit einem Digital-Analog-Wandler gekoppelt zu werden. Der Digital-Analog-Wandler kann dabei durch das Taktsignal in geeigneter Weise getriggert werden.
Auch bei der erfindungsgemäßen Schaltung ist wie bei den herkömmlichen Schaltungen der Einsatz von zusätzlichen Registern möglich, um die logischen Pfade zu verkürzen und somit die Schaltung möglichst schnell zu machen. Beispielsweise kann ein solches Register auch direkt am Ausgang, d. h. hinter dem Multiplexer und vor dem Digital-Analog-Wandler, zwischengeschaltet werden.
Wie bereits eingangs erläutert, dient ein derart erzeugtes Hochfrequenzsignal als Magnetresonanz-Anregungssignal in einem Magnetresonanztomographiesystem genutzt werden. Durch die Erfindung ist daher auch ein Magnetresonanztomographiesystem umfasst, welches neben allen üblichen, dem Fachmann bekannten Komponenten zur Erzeugung des Magnetresonanz-Anregungssignals die zuvor beschriebene Schaltungsanordnung umfasst.
Zu den üblichen Komponenten des Magnetresonanztomographiesystems gehören u. a. ein so genannter Scanner mit einer um einen Patientenraum angeordneten Hochfrequenzantenne, einem Magneten zur Erzeugung eines Grundmagnetfelds sowie verschiedenen Gradientenspulen zur Erzeugung von Magnetfeldgradienten. Weiterhin gehören hierzu auch eine Hochfrequenzversorgung sowie eine Steuereinrichtung, welche die Magnetfeldgradienten und die Hochfrequenzversorgung passend ansteuert und insbesondere für den niederfrequenten Datenstrom sorgt. Ebenso gehören zu einer solchen Steuereinrichtung auch entsprechende Einrichtungen zur Datenakquisition, um mit Hilfe der Antenne und/oder spezieller Empfangsantennen die Magnetresonanzsignale zu erfassen, zu verarbeiten und hieraus die Magnetresonanzbilder zu rekonstruieren. Alle diese Komponenten sind dem Fachmann aber bekannt und brauchen daher hier nicht im Einzelnen erläutert zu werden. Zum Aufbau eines erfindungsgemäßen Magnetresonanztomographiesystems sollte die Hochfrequenzversorgung jedoch die im Einzelnen hier erläuterte erfindungsgemäße Schaltungsanordnung aufweisen.
Die Erfindung wird im Folgenden unter Hinweis auf die beigefügten Figuren anhand von Ausführungsbeispielen noch einmal näher erläutert. Dabei sind gleiche oder ähnliche Komponenten mit gleichen Bezugsziffern versehen. Es zeigen:
1 eine schematische Blockdarstellung einer Schaltungsanordnung zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstroms modulierten Hochfrequenzsignals gemäß dem Stand der Technik,
2 eine schematische Blockdarstellung eines bevorzugten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung,
3 eine Darstellung des Referenzsignals und der daraus innerhalb der Schaltungsanordnung gemäß 2 erzeugten trivialen Zahlenfolge zur Beschreibung einer kontinuierlichen Sinus-/Cosinusfolge,
4 eine Tabelle zur Erläuterung der Mischung des niederfrequenten digitalen Datenstroms mit der trivialen Zahlenreihe zur Erzeugung eines digitalen Hochfrequenzsignals in der Schaltungsanordnung gemäß 2,
5a eine graphische Darstellung der Werte des niederfrequenten Datenstroms und der trivialen Zahlenreihe aus der Tabelle in 4,
5b eine graphische Darstellung der Hochfrequenzwerte aus der Tabelle in 4.
1 wurde bereits eingangs zur Verdeutlichung der Nachteile der bisher verwendeten Schaltungsanordnungen zur Erzeugung von in Abhängigkeit von einem niederfrequenten digitalen Datenstrom modulierten Hochfrequenzsignalen eingehend erläutert. Bei einer solchen herkömmlichen Schaltungsanordnung wird der niederfrequente digitale Datenstrom NF mit einer von einem NCO erzeugten Mischfrequenz MF in einer Mischerstufe MS, welche relativ aufwändige Logikressourcen benötigt, digital zu dem gewünschten Hochfrequenzsignal HF gemischt.
2 zeigt im Gegensatz hierzu einen besonders einfachen und daher bevorzugten Aufbau zur Realisierung einer erfindungsgemäßen Schaltungsanordnung 1.
Kernpunkt dieser Schaltungsanordnung 1 ist ein Multiplexer 3, welcher vier Eingänge e₀, e₁, e₂, e₃ und in üblicher Weise zwei Steuereingänge s₁, s₂ aufweist.
An einem ersten Eingang e₀ wird der niederfrequente digitale Datenstrom NF angelegt. Dem zweiten Eingang e₁ wird einfach konstant der logische Wert „Q” angelegt. Am dritten Eingang e₂ ist ein Inverter 9 vorgeschaltet, an welchem eingangsseitig der niederfrequente digitale Datenstrom NF angelegt ist. Somit liegt an diesem Eingang e₂ letztlich der invertierte niederfrequente Datenstrom NF' an. Am vierten Eingang e₃ wird wiederum ein festes logisches Signal „0” angelegt.
Der Steuereingang des Multiplexers 3, welcher hier in üblicher Weise aus zwei logischen (Teil-)Steuereingängen s₁ und s₂ besteht, auf welche jeweils ein logisches Signal „0” oder „1” geschaltet werden kann, ist mit einem Zähler 4 verbunden. Der Eingang dieses Zählers ist wiederum mit dem Taktausgang TA einer PLL 5 verbunden, welche hier als Taktgenerator 5 dient.
Getriggert wird diese PLL 5 durch ein Referenzsignal RS, beispielsweise einen Systemtakt RS. Dieser Systemtakt RS kann beispielsweise eine Frequenz von 100 MHz aufweisen.
Die Funktionsweise dieser Schaltungsanordnung 1 ist wie folgt:
Die PLL 5 erzeugt ein Taktsignal T mit der vierfachen Frequenz des eigentlich gewünschten Hochfrequenzsignals HF. Da ein Hochfrequenzsignal HF für einen Einsatz als Magnetresonanzsignal bei einer H₁-Messung in einem 3-Tesla-Magnetresonanztomographen eine Trägerfrequenz von 123 MHz aufweisen muss, wird hierfür folglich eine Taktfrequenz von 492 MHz benötigt.
Der Zähler 4 zählt dann in diesem Takt zyklisch hoch und erzeugt so eine zyklische Folge von Werten „0”, „1”, „2”, „3”, „0”, „1”, „2”, „3” ... usw. Diese Zahlenfolge wird in binär kodierter Form auf die beiden Eingänge s₀, s₁ des Multiplexers 3 gegeben.
In Abhängigkeit von der jeweils anliegenden digitalen Zahl am Steuereingang (bzw. den Steuereingängen s₀, S₁) wird entweder der erste Eingang e₀, der zweite Eingang e₁, der dritte Eingang e₂ oder der vierte Eingang e₃ auf den Ausgang a des Multiplexers 3 durchgeschaltet. Das heißt, wenn am Steuereingang s₁, s₀ des Multiplexers 3 die digitale Zahl „0” anliegt, so wird der niederfrequente digitale Datenstrom NF direkt durchgeschaltet. Liegt die Zahl „1” an, so wird die logische „0” durchgeschaltet. Liegt die Zahl „2” an, so wird der niederfrequente digitale Datenstrom NF in invertierter Form durchgeschaltet. Liegt schließlich die Zahl „3” an, so wird wieder die logische „0” durchgeschaltet. Danach beginnt der Zähler 4 wieder mit einer „0” und die gleiche Sequenz wird wiederholt.
Dieser Vorgang entspricht einer Amplitudenmodulation des digitalen Datenstroms mit einer Mischfrequenz auf digitaler Ebene, welche einem Viertel der Taktfrequenz T entspricht. Dies lässt sich anhand von 3 ersehen. Aufgetragen ist dort in der oberen Zeile das Taktsignal T und darunter die auf Basis dieses Taktsignals im Multiplexer 3 erzeugte triviale Zahlenreihe „1”, „0”, „–1”, „0”, die eine kontinuierliche Sinus- bzw. Cosinusfolge beschreibt. Die Frequenz dieser Zahlenreihe ZR ist genau ein Viertel der Taktfrequenz T, was hier daran zu sehen ist, dass die Periode P_ZR der trivialen Zahlenreihe ZR genau viermal so lang ist wie die Periode P_T des Taktsignals T. Die triviale Zahlenreihe ZR repräsentiert dabei die Sinus- und Cosinusvektoren bei 0°, 90°, 180° und 270°. Das heißt, die Sinus- bzw. Cosinusfolge wird mit Hilfe von vier einfachen Stützstellen beschrieben.
Die Wirkungsweise dieser einfachen Mischung im Multiplexer 3 lässt sich noch einmal anhand der 4, 5a und 5b verdeutlichen.
In der Tabelle in 4 ist in der obersten Reihe jeweils der Wert der trivialen Zahlenreihe ZR dargestellt. In der zweiten Zeile ist der zu den jeweiligen Zeitpunkten vorliegende Wert des niederfrequenten digitalen Datenstroms NF angegeben. Sowohl der Wert der trivialen Zahlenreihe ZR als auch der Wert des niederfrequenten Datenstroms NF sind noch einmal graphisch in 5a aufgetragen. In der dritten Zeile der Tabelle von 4 ist schließlich das am Ausgang a des Multiplexers anliegende Signal, welches letztlich einer Multiplikatini des jeweiligen Werts in der ersten Zeile mit dem Wert aus der zweiten Zeile ergibt, angegeben. Hierbei handelt es sich um das bereits modulierte digitale Hochfrequenzsignal HF. Diese Werte sind nach einmal graphisch in 5b aufgetragen. In einem nachfolgenden Digital-Analog-Wandler würde sich das in 5b durch die gestrichelte Linie dargestellte Hochfrequenzsignal HF' ergeben. Dieses Signal HF' weist die benötigte Trägerfrequenz in Höhe von einem Viertel der Frequenz des Taktsignals T auf und ist gemäß dem niederfrequenten Datenstrom NF amplitudenmoduliert.
Für die in der vorbeschriebenen Weise durchgeführte Mischung ist jedoch kein aufwändiger Multiplizierer erforderlich, sondern der dargestellte Inverter 9 und Multiplexer 3 reichen gemeinsam mit dem einfachen Zähler 4 aus.
Vor dem Multiplexer 3 wird der niederfrequente Datenstrom NF zunächst noch durch ein Register 7 geschickt. Ein weiteres Register 7 befindet sich hinter dem Ausgang a des Multiplexers 3. Diese Register dienen wiederum zur Reduzierung der Länge der kombinatorischen Logikpfade, um eine möglichst schnelle Logik zu erreichen. Die Register 7, 8 werden hier bevorzugt ebenfalls durch das Taktsignal T der PLL 5 getriggert.
Wie bereits erwähnt, kann mit Hilfe der PLL 5 der Takt variabel eingestellt werden. Daher wird eingangsseitig zunächst der niederfrequente Datenstrom in einem üblichen FIFO-Baustein 6 gepuffert, um so eine Anpassung an unterschiedliche Taktfrequenzen zu erreichen.
Das Hochfrequenzsignal HF wird dann auf den Hochfrequenzeingang HFE eines Digital-Analog-Wandlers 10 gegeben, der dieses in ein analoges Hochfrequenzsignal HF' umwandelt und an seinem analogen Hochfrequenzausgang HFA' ausgibt. Die Triggerung dieses Digital-Analog-Wandlers 10 erfolgt ebenfalls mit Hilfe des Taktsignals T der PLL 5.
Abgesehen vom Digital-Analog-Wandler 10 sind sämtliche Bausteine bzw. Logikkomponenten der Schaltungsanordnung 1 in einem FPGA 2 realisiert. Dieser weist einen Dateneingang DE für den niederfrequenten Datenstrom NF und einen Referenzsignaleingang RE zum Empfang des Systemtakts als Referenzsignal RS auf, welcher dann an die PLL 5 weitergeleitet wird. Als Ausgänge besitzt dieser FPGA 2 einen Hochfrequenzausgang HFA zur Ausgabe des digitalen Hochfrequenzsignals HF und einen Taktsignalausgang TAE zur Ausgabe des Taktsignals TA der PLL 5 als Triggersignal für den Takteingang TE des Digital-Analog-Wandlers 10.
Die PLL 5 innerhalb des FPGA 2 ist vorzugsweise dynamisch rekonfigurierbar aufgebaut, um so ein Taktsignal T mit variabler Frequenz erzeugen zu können. Falls jedoch nur eine feste Mischerfrequenz bzw. Trägerfrequenz für das Hochfrequenzsignal HF erforderlich ist, kann die PLL 5 aber auch für eine feste Ausgangsfrequenz parametrisiert werden. Der extern zugeführte Systemtakt, d. h. das Referenzsignal RS, ist ebenfalls in seiner Frequenz frei wählbar, aber in der Regel für eine Anwendung monofrequent.
Wie anhand des Ausführungsbeispiels leicht ersichtlich ist, hat die erfindungsgemäße Schaltungsanordnung mehrere Vorteile. Zum einen kann zur Erzeugung der nötigen Hochfrequenz ein FPGA eingesetzt werden, wobei die in den meisten FPGA ohnehin vorhandene PLL zur Takterzeugung genutzt werden kann. Durch den Verzicht auf einen in digitalen Schaltungsanordnungen sonst üblichen NCO mit einem breiten Phasenakkumulator und breiten Sinus- bzw. Cosinusvektoren kann eine höhere Taktrate des Modulators erreicht werden. Dies ist insbesondere dann erforderlich, wenn besonders hochfrequente Signale erzeugt werden sollen. Durch die Verwendung eines Taktsignals T mit variabel einstellbarer Frequenz können letztlich Hochfrequenzsignale mit variabler Frequenz erzeugt werden, ohne dass hierfür eine breite (d. h. mit breiten Datenworten arbeitende) und damit eine entsprechend langsame Logik erforderlich ist.
Es wird abschließend noch einmal darauf hingewiesen, dass es sich bei dem vorhergehenden, detailliert beschriebenen Verfahren sowie bei den dargestellten Schaltungsanordnungen nur um Ausführungsbeispiele handelt, welche vom Fachmann in verschiedenster Weise modifiziert werden können, ohne den Bereich der Erfindung zu verlassen. Die Erfindung wurde vorstehend exemplarisch anhand eines Magnetresonanztomographiesystems im medizinischen Bereich beschrieben. Dennoch ist die Erfindung auch in beliebigen anderen Anwendungsgebieten bzw. Systemen einsetzbar, in denen ein moduliertes Hochfrequenzsignal benötigt wird.

Claims

Verfahren zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstrom (NF) modulierten Hochfrequenzsignals (HF, HF') als Magnetresonanz-Anregungssignal in einem Magnetresonanztomographiesystem mit folgenden Verfahrensschritten: – Bereitstellung eines Taktsignals (T), dessen Frequenz mindestens viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals (HF, HF'), – Nutzung des Taktsignals (T) zum Mischen des niederfrequenten Datenstroms (NF) mit einer eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden zyklischen Zahlenreihe (ZR), indem unter Nutzung des Taktsignals (T) ein Multiplexer (3) mit vier Eingängen (e₀, e₁, e₂, e₃) angesteuert wird, wobei zwei der Eingänge (e₁, e₃) mit einem konstanten Eingangsignal „0”, ein Eingang (e₀) mit dem niederfrequenten Datenstrom (NF) und ein Eingang mit dem invertierten niederfrequenten Datenstrom (NF') beaufschlagt sind und dabei die Ansteuerung so erfolgt, dass in einer zyklischen Folge der mit dem niederfrequenten Datenstrom beaufschlagte Eingang (e₀), dann ein mit „0” beaufschlagter Eingang (e₁), dann der mit dem invertierten niederfrequenten Datenstrom beaufschlagte Eingang (e₃) und dann wieder ein mit „0” beaufschlagter Eingang (e₃) auf einen Ausgang (a) durchgeschaltet werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf Basis des Taktsignals (T) zunächst eine Zahlenfolge zyklisch hochgezählt wird und diese zyklische Zahlenfolge zur Ansteuerung des Multiplexers (3) genutzt wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Taktsignal (T) variabel ist.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Taktsignal (T) mit Hilfe einer PLL-Schaltung (5) erzeugt wird.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der niederfrequente Datenstrom (NF) zunächst in einem FIFO-Bauelement (6) gepuffert wird.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Ausgangssignal (HF) des Multiplexers (3) in ein analoges Hochfrequenzsignal (HF') umgewandelt wird.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Taktsignal (T) auch zur Ansteuerung eines Digital-/Analog-Wandlers (10) zur Umwandlung des Ausgangssignals (HF) des Multiplexers (3) in ein analoges Hochfrequenzsignal (HF') genutzt wird.
Magnetresonanztomographiesystem mit einer Schaltungsanordnung (1) zur Erzeugung eines in Abhängigkeit von einem niederfrequenten digitalen Datenstrom (NF) modulierten Hochfrequenzsignals (HF, HF') als Magnetresonanz-Anregungssignal, umfassend – einen Dateneingang (DE) zum Empfang des niederfrequenten digitalen Datenstroms (NF), – einen Taktsignalgenerator (5) zur Erzeugung eines Taktsignals (T), dessen Frequenz mindestens viermal so hoch ist wie die Frequenz des zu erzeugenden Hochfrequenzsignals (HF, HF'), – eine mit dem Taktsignalgenerator (6) gekoppelte Bauelementegruppe (3, 4), welche ausgebildet ist, um den niederfrequenten Datenstrom (NF) unter Nutzung des Taktsignals (T) mit einer eine kontinuierliche Sinus- oder Cosinusfolge repräsentierenden zyklischen Zahlenreihe (ZR) zu mischen, wobei die Bauelementegruppe (3, 4) einen Multiplexer (3) und einen Zähler (4) umfasst, welcher auf Basis des Taktsignals (T) eine zyklische Zahlenfolge erzeugt, und der Zähler (4) so mit einem Steuereingang (s₁, s₂) des Multiplexers gekoppelt ist, dass der Multiplexer (3) auf Basis dieser zyklischen Zahlenfolge so angesteuert wird, dass in einer zyklischen Folge ein mit dem niederfrequenten Datenstrom (NF) beaufschlagter Eingang (e₀) des Multiplexers (3), dann ein mit „0” beaufschlagter Eingang (e₁) des Multiplexers (3), dann ein mit dem invertierten niederfrequenten Datenstrom (NF') beaufschlagter Eingang (e₂) des Multiplexers (3) und dann wieder ein mit „0” beaufschlagter Eingang (e₃) des Multiplexers (3) auf einen Ausgang (a) des Multiplexers (3) durchgeschaltet werden, – einen Ausgang (HFA, HFA') zur Ausgabe des Hochfrequenzsignals (HF, HF').
Schaltungsanordnung nach Anspruch 8, gekennzeichnet durch ein dem Dateneingang (DE) zum Empfang des niederfrequenten digitalen Datenstroms (NF) nachgeschaltetes FIFO-Bauelement (6).
Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Bauelementegruppe (3, 4) in einem frei programmierbaren Logikschaltkreis (2) aufgebaut ist.
Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der Taktsignalgenerator (5) eine PLL-Schaltung (5) umfasst.
Schaltungsanordnung nach Anspruch 8 und 11, dadurch gekennzeichnet, dass der Taktsignalgenerator (5) in dem frei programmierbaren Logikschaltkreis (2) mit integriert ist.
Schaltungsanordnung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass der Taktsignalgenerator (5) von einem Referenzsignal (RS) gesteuert wird.
Schaltungsanordnung nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass der Taktsignalgenerator (5) so aufgebaut ist, dass er zur Variation der Frequenz des Taktsignals (T) dynamisch rekonfigurierbar ist.
Schaltungsanordnung nach einem der Ansprüche 8 bis 14, gekennzeichnet durch einen dem Ausgang (a) des Multiplexers (3) nachgeschalteten Digital-/Analog-Wandler (10).
Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, dass ein Ausgang (TA) des Taktsignalgenerators (5) mit einem Taktsignaleingang (TE) des Digital-/Analog-Wandlers (10) verbunden ist.