DE102013210147A1 - Erzeugen von Zufallsbits - Google Patents

Erzeugen von Zufallsbits Download PDF

Info

Publication number
DE102013210147A1
DE102013210147A1 DE201310210147 DE102013210147A DE102013210147A1 DE 102013210147 A1 DE102013210147 A1 DE 102013210147A1 DE 201310210147 DE201310210147 DE 201310210147 DE 102013210147 A DE102013210147 A DE 102013210147A DE 102013210147 A1 DE102013210147 A1 DE 102013210147A1
Authority
DE
Germany
Prior art keywords
signal
shutdown
oscillating circuit
input
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201310210147
Other languages
English (en)
Inventor
Markus Dichtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE201310210147 priority Critical patent/DE102013210147A1/de
Priority to PCT/EP2014/059739 priority patent/WO2014191201A1/de
Publication of DE102013210147A1 publication Critical patent/DE102013210147A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Abstract

Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zum Erzeugen von Zufallsbits mit einer mehrere Abbildungseinrichtungen umfassenden elektronischen Schwingschaltung. Dabei werden mit Hilfe von Abschalteinrichtungen in der Schwingschaltung propagierende Signalwechsel gestoppt. Die Wartezeit bis zu einem möglichen Neustart eines Zufallszahlengenerators wird reduziert.

Description

  • Die vorliegende Erfindung betrifft das Erzeugen von Zufallsbits mit einer mehrere Abbildungseinrichtungen umfassenden elektronischen Schwingschaltung. Es wird zum Beispiel eine Zufallsbitfolge erzeugt, welche als binäre Zufallszahl verwendet wird. Die vorgeschlagenen Vorrichtungen und Verfahren zum Erzeugen von Zufallsbits dienen beispielsweise der Implementierung von Zufallszahlengeneratoren.
  • In sicherheitsrelevanten Anwendungen, beispielsweise bei asymmetrischen Authentifikationsverfahren, sind Zufallsbitfolgen als binäre Zufallszahlen notwendig. Dabei ist es gewünscht, insbesondere bei mobilen Anwendungen einen möglichst geringen Hardwareaufwand zu betreiben. Bekannte Maßnahmen, um Zufallszahlen zu erzeugen, verwenden analoge Zufallsquellen. Ferner werden Ringoszillatoren und deren Abwandlungen als Zufallszahlengeneratoren verwendet.
  • Als analoge Zufallsquellen werden Rauschquellen, wie z.B. das Rauschen von Zenerdioden, verstärkt und digitalisiert. Dabei wird digitale mit analoger Schaltungstechnik verbunden.
  • Bei Ringoszillatoren, die aus einer ungeraden Anzahl von hintereinander geschalteten Invertern aufgebaut sind, ergeben sich zufällige Jitter aus schwankenden Durchlaufzeiten der Signale durch die Inverter. Diese Jitter, also eine unregelmäßige zeitliche Schwankung in Zustandsänderungen der durch die Inverter geschickten Signale, können bei mehrfachen Durchläufen durch die Ringoszillatorschaltung akkumuliert werden, so dass letztlich ein zufälliges analoges Signal entsteht.
  • Zur Erzeugung echter Zufallszahlen ist aus dem Stand der Technik der von Marco Bucci und Raimondo Luzzi vorgestellte Ansatz bekannt, einen Rücksetzmodus oder Restart-Modus einzuführen. Mittels permanent wiederholter Neustarts von Zufallszahlengeneratoren aus identischen Startbedingungen wird die statistische Unabhängigkeit sichergestellt ("Design of Testable Random Bit Generators"; Cryptographic Hardware and Embedded Systems – CHES 2005, 7th International Workshop, Edinburgh, UK, August 29 – September 1, 2005, Proceedings).
  • Um identische Startbedingungen bei einem Neustart sicherzustellen, sollen vorzugsweise alle aus der Erzeugung von vorherigen Zufallsbits herrührenden Schwingungszustände abgeklungen sein. Daher ist eine Wartezeit nötig, in welcher der Generator nicht schwingt, damit eine noch vorhandene Schwingung vollständig abklingt.
  • Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte Vorrichtung und ein verbessertes Verfahren zur Erzeugung von Zufallsbits bereitzustellen.
  • Diese Aufgabe wird durch eine Vorrichtung und ein Verfahren zum Erzeugen von Zufallsbits gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind in den Unteransprüchen angegeben.
  • Die im Folgenden genannten Vorteile müssen nicht notwendigerweise durch die Gegenstände der unabhängigen Patentansprüche erzielt werden. Vielmehr kann es sich auch um Vorteile handeln, welche lediglich durch einzelne Ausführungsformen oder Weiterbildungen erzielt werden.
  • Erfindungsgemäß weist eine Vorrichtung zum Erzeugen von Zufallsbits eine mehrere Abbildungseinrichtungen umfassende elektronische Schwingschaltung auf, wobei in einem Schwingungsmodus an einem Ausgangsknoten der Schwingschaltung ein Zufallssignal mit einem zufälligen Pegelverlauf abgreifbar ist, wobei mindestens zwei der mehreren Abbildungseinrichtungen als aktivierbare Abschalteinrichtungen ausgestaltet sind und wobei die mindestens zwei Abschalteinrichtungen in einem aktivierten Zustand ein jeweiliges Ausgangssignal erzeugen und das Ausgangssignal in der Schwingschaltung propagierende Signalwechsel stoppt.
  • Die vorgeschlagene Vorrichtung ermöglicht es, einen Schwingungszustand innerhalb einer Schwingschaltung schnell zu stoppen und dadurch eine Wartezeit, innerhalb derer ein Ausgangszustand angenommen wird, zu reduzieren. Ein an einer einzelnen Stelle der Schwingschaltung wirkendes Abschaltsignal, welches einen Signalwechsel an dieser Stelle unterbindet, kann keinen Einfluss auf weitere in der Schwingschaltung befindliche Abbildungseinrichtungen nehmen, bis sich der Signalwechsel einmal in der gesamten Schwingschaltung fortgepflanzt hat und ein zweites Mal zu der das Abschaltsignal gebenden Abschalteinrichtung gelangt. Bei einer Länge m der Schwingschaltung, also beispielsweise m digitalen Abbildungseinrichtungen, wie beispielsweise Invertern innerhalb eines Ringoszillators, treten damit beim Anlegen eines stoppenden Signals noch mindestens m – 1 Schwingungszustände mit voller Amplitude zwischen den Werten von logisch 0 und logisch 1 auf.
  • Die vorgeschlagene Vorrichtung ermöglicht nun das Stoppen der Schwingung an mehreren Stellen innerhalb der Schwingschaltung. Somit kann durch nahezu gleichzeitiges Stoppen an mehreren Stellen ein vollständiges Abklingen von Schwingungszuständen vorteilhafterweise beschleunigt werden. Erst wenn alle aus der Erzeugung vorheriger Zufallsbits herrührenden Schwingungszustände abgeklungen sind, hat ein Zufallszahlengenerator identische Startbedingungen angenommen. Identische Startbedingungen sind bei einem Neustart eines Zufallszahlengenerators zur Sicherstellung der statistischen Unabhängigkeit der erzeugten Zufallsbits gefordert.
  • Das bedeutet, dass sich die Wartezeit reduziert, bis ein zur Zufallszahlenerzeugung genutzter Generator zum Neustart bereit ist. Die vorgeschlagene Vorrichtung verkürzt also die Wartezeit und steigert damit die Datenrate der Zufallsbiterzeugung.
  • Unter einem aktivierten Zustand wird in der vorliegenden Anmeldung ein Zustand verstanden, in welchem an der jeweiligen Abschalteinrichtung ein Signal vorhanden ist, d.h. anliegt, das eine vorgebbare Funktionsweise der elektronischen Schwingschaltung auslöst. Daher wird von einer aktivierbaren Abschalteinrichtung gesprochen. Die Funktionsweise bewirkt dabei das Stoppen der elektronischen Schwingschaltung. Im aktivierten Zustand wechselt die elektronische Schwingschaltung von einem schwingenden in einen nicht-schwingenden Zustand.
  • Auch das Einleiten des gegenteiligen Effektes ist über die Abschalteinrichtung möglich, indem über ein anlegbares Startsignal der aktivierte Zustand beendet wird und die elektronische Schwingschaltung von einem nicht-schwingenden in einen schwingenden Zustand wechselt. Die jeweilige Abschalteinrichtung ist dann nicht mehr aktiviert.
  • Gemäß einer vorteilhaften Weiterbildung weist die jeweilige Abschalteinrichtung jeweils mindestens einen ersten Eingang und jeweils einen zweiten Eingang auf sowie jeweils einen Ausgang für das jeweilige Ausgangssignal, wobei der jeweilige zweite Eingang eine Abschaltefunktionalität aufweist, so dass nach Anlegen eines Abschaltsignales an dem jeweiligen zweiten Eingang die jeweiligen Ausganssignale der Abschalteinrichtung nach einer Verzögerungszeit unabhängig von jeweiligen Eingangssignalen der jeweiligen ersten Eingänge sind.
  • Somit wird ein vorhandener Schwingungszustand innerhalb der Schwingschaltung durch das jeweilige Ausgangssignal unterbrochen, das heißt an mindestens zwei Stellen innerhalb der Schwingschaltung gestoppt. Es kann eine kurze Zeit dauern, bis unabhängig von Eingangssignalen an vorhandenen weiteren Eingängen der Abschalteinrichtung das jeweilige Ausganssignal im aktivierten Zustand konstant ist und das Abklingen der Schwingung bewirkt. Die Verzögerungszeit ist durch die Technologie, in der die elektronische Schwingschaltung realisiert ist, vorgegeben.
  • Gemäß einer vorteilhaften Ausführungsform ist die Schwingschaltung digital oder analog ausgeführt.
  • Als Baugruppen einer Schaltung können analoge Elemente wie invertierende Verstärker verbaut sein. Ferner ist auch der Einsatz vollständig digitaler Bauelemente in der Vorrichtung zum Erzeugen von Zufallsbits vorteilhaft, da eine aufwandsgünstige Implementierbarkeit möglich ist.
  • Gemäß einer vorteilhaften Ausführungsform ist die jeweilige Abschalteinrichtung als Logikgatter ausgebildet oder durch Nachschlagetabellen realisiert.
  • Bei Ringoszillatorschaltungen, wobei dieser Begriff sowohl die einfachen Ringoszillatoren wie auch Fibonacci- und Galoisringoszillatoren umfasst, wird eine Anzahl von logischen Gattern rückgekoppelt. Dabei befinden sich alle Gatter in einer durch die anderen Gatter gebildeten Rückkopplungsschleife, so dass ein Signalwechsel am Ausgang eines Gatters potentiell nach dem Weg über die aus anderen Gattern gebildete Rückkopplungsschleife wieder an einem Eingang des Gatters ankommen kann.
  • Logische Funktionen, welche durch die Abbildungseinrichtungen ausgeführt werden, können auch durch Nachschlagetabellen oder sogenannte Lookup-Tables realisiert werden. Lookup-Tables finden insbesondere auf Field-Programmable-Gate-Arrays, kurz FPGAs, Anwendung. Statt Gatter mit einer entsprechenden gewünschten Funktionalität zu realisieren, werden hierbei Tabellen abgespeichert, die die Ausgänge in ihrem Speicher je nach Eingangsbits nachschlagen. Für eine Anzahl z Inputbits weist die LUT beispielsweise 2z Adressen auf.
  • Gemäß einer vorteilhaften Ausführungsform ist die Schwingschaltung als Ringoszillatorschaltkreis ausgebildet, wobei von den mehreren Abbildungseinrichtungen eine Anzahl n als Inverter ausgebildet ist und zwischen den mindestens zwei Abschalteinrichtungen angeordnet ist.
  • Bei Ringoszillatorschaltkreisen wird der sich zufällig aus schwankenden Durchlaufzeiten der Signale durch die Inverter ergebende Jitter ausgenutzt. Dies trifft sowohl für einfache Ringoszillatoren wie auch für Fibonacci und Galoisringoszillatoren zu. Gegebenenfalls werden statistische Defekte in den Zufallsbits durch algorithmische Nachbearbeitungen kompensiert. Dabei findet eine Komprimierung der Messdaten statt, sodass sich die Entropie pro Ausgabebit erhöht. Es kann eine Schwingschaltung beliebiger Länge realisiert werden, wobei eine Anzahl n von Invertern, welche die Schwingung nicht stoppen, zwischen stoppenden Elementen, wie beispielsweise NAND-Gattern, angeordnet sein. Falls ein zusätzlicher Hardwareaufwand durch das Einbringen der mindestens zwei Abschalteinrichtungen nötig ist, so kann dieser Mehraufwand über die Anzahl der mindestens zwei Abschalteinrichtungen einerseits und den Abstand der mindestens zwei mehreren digitalen Abbildungseinrichtungen untereinander innerhalb der Schwingschaltung andererseits ausgeglichen werden.
  • Gemäß einer vorteilhaften Ausführungsform ist die jeweilige Abschalteinrichtung als NAND-Gatter oder als AND-Gatter ausgebildet.
  • Liegt für die Ausführung mit NAND-Gatter an dem jeweiligen zweiten Eingang eine logische 1 an, so wirkt das NAND-Gatter invertierend und die Schwingung wird nicht unterbrochen. Es liegt dann am jeweiligen Ausgang der invertierte Wert des jeweiligen ersten Eingangs vor. Liegt am jeweiligen zweiten Eingang eine logische 0 an, so ist das jeweilige Ausgangssignal des NAND-Gatters in jedem Fall eine logische 1, das heißt es kommt an diesem NAND-Gatter zu keinem Signalwechsel mehr. Ein NAND-Gatter weist also zwei Funktionaltäten auf, die des invertierenden Elementes innerhalb des Ringes und die des stoppenden Elementes, angesteuert durch ein externes Abschaltesignal.
  • Wird ein AND-Gatter als Abschalteeinrichtung verbaut, so setzt dieses die Abschaltefunktionalität um. Beim Anlegen einer logischen 0 ist das AND-Gatter im aktivierten Zustand und stoppt einen fortschreitenden Signalwechsel, da für jedes Eingangssignal eine 0 ausgegeben wird. Beim Anlegen einer logischen 1 wirkt das Gatter als nicht-invertierendes Element innerhalb des Rings ohne weitere Funkionalität.
  • Gemäß einer vorteilhaften Weiterbildung ist die Vorrichtung Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung.
  • Die vorgeschlagene Vorrichtung ist besonders vorteilhaft bei einer Implementierung der Schwingschaltung auf einer im Anwendungsfeld programmierbaren Logik-Gatter-Anordnung oder einem sogenannten Field Programmable Gate Array, kurz FPGA. Trotz der Einführung der mindestens zwei Abschalteinrichtungen zum Ein- beziehungsweise Ausschalten der im Schwingkreis propagierenden Signalwechsel entsteht ein kaum erhöhter Aufwand an Hardwareressourcen. Auf FPGAs werden logische Funktionen durch Nachschlagetabellen oder Lookup-Tables fester Inputbreite realisiert. Standard ist hierbei eine Input-Breite von 4 oder 6 Bits. Da beispielsweise bei einem Inverter die Input-Breite 1 Bit beträgt, ist eine Erweiterung auf ein NAND-Gatter mit zwei Eingängen ohne erhöhten Lookup-Table-Verbrauch möglich.
  • Für die Implementierung auf einer anwendungsspezifischen integrierten Schaltung, einem sogenannten Application Specific Integrated Circuit, kurz ASIC, wird durch eine geeignete Wahl der Anzahl der mindestens zwei Abschalteinrichtungen oder einer geeigneten Wahl der Anzahl n an nicht stoppenden Logik-Gattern zwischen den zwei Abschalteinrichtungen ein Kompromiss zwischen Hardwaremehraufwand und erhöhter Datenrate bei der Zufallsbiterzeugung erzielt.
  • Gemäß einer vorteilhaften Weiterbildung umfasst die Vorrichtung ferner ein an den Ausgangsknoten gekoppeltes Zwischenspeicherelement, welches in Abhängigkeit von dem Zufallssignal einen logischen Pegel speichert.
  • Es ist beispielsweise möglich, ein Zwischenspeicherelement als Flip-Flop auszubilden. T-Flip-Flops wechseln beispielsweise den intern abgespeicherten logischen Zustand bei jeder steigenden oder fallenden Signalflanke des eingekoppelten Zufallssignals. Das heißt, sofern das Zufallssignal zwischen zwei logischen Pegeln unregelmäßig schwankt, liefert das Zwischenspeicherelement einen Zufallsbitwert, der von der nicht bestimmbaren Anzahl von beispielsweise steigenden oder fallenden Flanken des Zufallssignals abhängt. Das endgültige Zufallsbit wird dann am Ausgang des T-Flip-Flops zu einem beliebig vorgegebenen Zeitpunkt, beispielsweise periodisch getaktet, entnommen.
  • Ferner können auch D-Flip-Flops verwendet werden, die das zufällige Ausganssignal der Schwingschaltung dann übernehmen, wenn an ihrem Takteingang eine positive oder eine negative Signalflanke auftritt. Dieser Takteingang kann beispielsweise mit einem periodischen Signal belegt werden, so dass periodisch Zufallsbits gesampelt werden.
  • Gemäß einer vorteilhaften Ausführungsform ist die Schwingschaltung als ein Galois-Ringoszillator oder ein Fibonacci-Ringoszillator ausgeführt.
  • Fibonacci- und Gallois-Ringoszillatoren erzeugen auf vorteilhafte Weise schnell zufällige Signalformen.
  • Gemäß einer vorteilhaften Ausführungsform ist eine Zeitspanne vorgebbar, innerhalb derer nach Anlegen eines Abschaltsignales ein in der elektronischen Schwingschaltung propagierender Signalwechsel abklingt.
  • So kann die Konstruktion einer elektronischen Schwingschaltung über eine vorgebbare Zeitspanne oder eine vorgebbare Anzahl an Gatterdurchlaufzeiten an die Anforderung an die Datenrate der Zufallszahlenerzeugung angepasst werden.
  • Gemäß einer vorteilhaften Ausführungsform ist das Abschaltsignal an der jeweiligen Abschalteinrichtung nahezu gleichzeitig für die jeweiligen Abschalteinrichtungen durch eine Ansteuerungseinrichtung vorgebbar.
  • Das gleichzeitige Abschalten an allen verfügbaren Abschalteinrichtungen stellt eine maximale Zeitersparnis dar.
  • Gemäß einer vorteilhaften Ausführungsform ist das Abschaltsignal nahezu gleichzeitig mit einem Abtast-Signal vorgebbar.
  • Dabei können durch das Abtast- oder Samplesignal Zufallsbits abgegriffen werden und gleichzeitig wird ohne weitere Zeitverluste das Abschaltsignal gegeben. Dies stellt eine energetisch besonders günstige Variante der Vorrichtung dar.
  • Die Erfindung umfasst ferner ein Verfahren zum Erzeugen von Zufallsbits mit einer mehrere Abbildungseinrichtungen umfassenden elektronischen Schwingschaltung, wobei in einem Schwingungsmodus an einem Ausgangsknoten der Schwingschaltung ein Zufallssignal mit einem zufälligen Pegelverlauf abgegriffen wird, wobei mindestens zwei der mehreren Abbildungseinrichtungen als aktivierbare Abschalteinrichtungen ausgestaltet werden und wobei durch die mindestens zwei Abschalteinrichtungen in einem aktivierten Zustand ein jeweiliges Ausgangssignal erzeugt wird und durch das Ausgangssignal in der Schwingschaltung propagierende Signalwechsel gestoppt werden.
  • Die Erfindung wird nachfolgend mit Ausführungsbeispielen anhand der Figuren näher erläutert. Es zeigen:
  • 1 schematische Darstellung eines Ringoszillatorschaltkreises gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 schematische Darstellung eines Ausgangssignals an einem Ausgang einer Abschalteinrichtung gemäß dem Stand der Technik;
  • 3 schematische Darstellung eines Ausgangssignals innerhalb einer elektronischen Schwingschaltung gemäß dem Stand der Technik;
  • 4 schematische Darstellung eines Ausgangssignals innerhalb einer elektronischen Schwingschaltung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 5 schematische Darstellung eines Ringoszillatorschaltkreises gemäß einem dritten Ausführungsbeispiel der Erfindung;
  • 6 schematische Darstellung eines Ausführungsbeispiels der Erfindung für eine Anwendung in einem Mehrspurringoszillator.
  • Die vorgeschlagene Vorrichtung ist vorteilhafterweise auf einem FPGA realisiert. Es kann sich bei der elektronischen Schwingschaltung 20 insbesondere um einen Fibonacci-Ringoszillator handeln, der beispielsweise die Länge 31 aufweist. Es sind also 31 Gatter vorgesehen. Der Fibonacci-Ringoszillator besteht dabei aus mehreren Abbildungseinrichtungen 2 1 bis 2 m, wobei mindestens zwei der mehreren Abbildungseinrichtungen als Abschalteinrichtung 2 k, 2 l, beispielsweise als NAND-Gatter, ausgestaltet sind. Beispielsweise ist nach 1 die erste Abbildungseinrichtung 2 1 als NAND-Gatter und damit als eine Abschalteinrichtung 2 k ausgestaltet.
  • Dabei weisen die Abschalteinrichtungen 2 k, 2 l jeweils einen ersten Eingang E1, E1* auf, welcher ein Ausgangssignal einer vorherigen im Ring befindlichen Abbildungseinrichtung als Eingangssignal zuführt. Es ist jeweils ein zweiter Eingang E2, E2* vorgesehen, welcher die Ein- beziehungsweise Ausschaltfunktionalität erfüllt. Dafür bildet die jeweilige Abschalteinrichtung 2 k, 2 l im aktivierten Zustand ein festgelegtes jeweiliges Ausgangssignal Ak, Al.
  • Im Falle des NAND-Gatters wird durch eine anliegende logische 1 die Schwingung aufrecht erhalten, liegt eine logische 0 an, so wird die Schwingung am Ausgangssignal des NAND-Gatters gestoppt. Insbesondere kann über das Anlegen einer logischen 1 nach einer Phase, in der eine logische 0 anlag, die Schwingung wieder gestartet werden, die elektronische Schwingschaltung also wieder eingeschaltet werden.
  • Zwischen den Abschalteinrichtungen 2 k, 2 l können Abbildungseinrichtungen 3 13 n liegen, die keine Abschaltefunktionalität aufweisen.
  • Das Ausgangssignal Ak der Abschalteinrichtung 2 k wechselt von einem logischen Wert 1 auf einen logischen Wert 0 nach einer kurzen Verzögerungszeit nach Anlegen des Abschaltsignales mit logischem Wert 0. Ein logischer Wert 0 bleibt auch als Ausgangssignal Ak ein logischer Wert 0.
  • Zur Veranschaulichung der Funktionsweise eines Zufallszahlengenerators im Restart-Modus gemäß dem Stand der Technik zeigt 2 ein Ausgangssignal des ersten als NAND-Gatter ausgestalteten Inverters, d.h. gemäß 1 der Abschalteinrichtung 2 k, innerhalb des Fibonacci-Ringoszillators. Die Diagramme in den 2 bis 4 zeigen jeweils ein Spannungssignal aufgetragen über der Zeit. In 2 wurde am NAND-Gatter zu einem Zeitpunkt T0 das Abschaltsignal vorgegeben. Gemäß dem Stand der Technik sind die restlichen Abbildungseinrichtungen innerhalb des Fibonacci-Ringoszillators als Inverter ohne Abschaltfunktionalität ausgebildet.
  • 3 zeigt das dazugehörige am 3 1 Inverter beobachtbare Ausgangssignal. Untersuchungen der Anmelderin mit einem Fibonacci-Ringoszillator der Länge 31 auf einem FPGA des Typs Spartan 3 von der Firma Xilinx haben ergeben, dass in Verfah- ren und Vorrichtungen nach dem Stand der Technik eine Wartezeit T2 von knapp 20 ns nach dem Zeitpunkt T0 des Signalwechsels am Ausgang der Abschalteinrichtung 2 k vergeht, innerhalb derer die Schwingung mit voller Amplitude anhält.
  • Damit ist eine untere Grenze für die Zeit gegeben, die zwischen zwei Zufallsbiterzeugungsvorgängen liegen muss und welche gemäß dem Stand der Technik nicht verkürzt werden kann, sofern der Zufallszahlengenerator in einem Restart-Modus betrieben wird.
  • Gemäß einem zweiten Ausführungsbeispiel der Erfindung sind alle Inverter innerhalb des Fibonacci-Ringoszillators durch NAND-Gatter realisiert. Damit kann an jeder der Einrichtungen eine vorhandene Schwingung gestoppt werden.
  • 4 zeigt deutlich, wie quasi unmittelbar nach der Flanke des Ausgangssignals an der ersten Abbildungseinrichtung 2 1, also am ersten NAND-Gatter und damit der Abschalteinrichtung 2 k, das Ausgangssignal des 31. NAND-Gatters reagiert. Die
  • Schwingung wird quasi unmittelbar unterdrückt. Innerhalb einer Zeitspanne T ist die Amplitude der Schwingung vollständig zurückgegangen. Untersuchungen der Anmelderin mit dem bereits beschriebenen Fibonacci-Ringoszillator der Länge 31 haben ergeben, dass die Wartezeit deutlich reduziert werden kann, bis die Schwingung vollständig abgeklungen ist.
  • In einem dritten Ausführungsbeispiel der Erfindung sind innerhalb eines Ringoszillatorschaltkreises nicht alle Abbildungseinrichtungen 2 1 bis 2 m als NAND-Gatter ausgestaltet, sondern insbesondere zwischen zwei NAND-Gattern eine Anzahl n von Invertern als Abbildungseinrichtungen 3 1 bis 3 n vorgesehen sein. Bei einem Ringoszillator mit einer Länge m = 9 kann beispielsweise jede dritte der digitalen Abbildungseinrichtungen 2 1 bis 2 9 gemäß 5 ein NAND-Gatter sein. Es sind dann n = 2 Inverter zwischen den NAND-Gattern verbaut und der Ringoszillator hält kurz nach dem Anlegen einer logischen 0 an den NAND-Gattern nach etwa n + 1, also 3, Gatterdurchlaufzeiten an.
  • Eine Gatterdurchlaufzeit ist dabei durch die Zeitdauer vorgegeben, die ein Signalwechsel vom Zeitpunkt des Eingangs an einem Gatter bis zu dem Zeitpunkt, an welchem der aus dem Signalwechsel am Eingang resultierende Signalwechsel eines Ausgangssignal des Gatters am Eingang eines nachfolgenden Gatters ankommt, maximal benötigt. Bei Signalwechseln an einem Eingang, die keine Änderung eines Ausgangssignals bewirken, definiert man die Gatterdurchlaufzeit als null. Nach höchstens drei Gatterdurchlaufzeiten wird der Ringoszillator also gestoppt.
  • Für komplexe Schwingschaltungskonstruktionen wird in einer Variante eine maximale Zeitspanne T vorgegeben, innerhalb derer die Schwingung abgeklungen sein soll. Auch hier kann vorgegeben werden, dass die sich fortpflanzenden Signalwechsel innerhalb von n + 1 Gatterdurchlaufzeiten auf ein Gatter mit Abschaltfunktionalität treffen.
  • In einem Mehrspurringsoszillator gemäß 6 existieren drei Kanäle oder drei Spuren, die einer jeweiligen Abbildungseinrichtung 2 1, 2 2, 2 3, 2 4 zugeführt werden. Eine erste Abbildungseinrichtung 2 1 hat drei Eingänge und drei Ausgänge. Signale aus den drei Kanälen werden je Abbildungseinrichtung 2 1, 2 2, 2 3, 2 4 jeweils kombiniert und beispielsweise mit Lookup-Tables LUT ausgewertet. Jede Lookup-Table LUT liefert ein Ausgangsbit, wobei das Ausgangsbit jeder Lookup-Table LUT durch einen Wechsel eines logischen Zustandes an einem der drei Eingangssignale beeinflusst wird. Damit wird ein Jitter, der als Zufallsquelle genutzt wird, vervielfältigt.
  • Zwischen zwei Abbildungseinrichtungen 2 1, 2 2 kann eine erste Abschalteinrichtung 2 k vorgesehen sein, wobei die erste Abschalteinrichtung 2 k beispielsweise derart ausgestaltet ist, dass in jedem der drei Kanäle über ein AND-Gatter AND ein Signalwechsel an diesem Gatter unterbunden wird. Eine zweite Abschalteinrichtung 2 l wird zwischen einer dritten Abbildungseinrichtung 2 3 und einer vierten Abbildungseinrichtung 2 4 in Form von AND-Gattern AND in jedem der drei Kanäle angebracht und gemeinsam über ein externes Signal S mit der ersten Abschalteinrichtung 2 k angesteuert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • "Design of Testable Random Bit Generators"; Cryptographic Hardware and Embedded Systems – CHES 2005, 7th International Workshop, Edinburgh, UK, August 29 – September 1, 2005, Proceedings [0005]

Claims (24)

  1. Vorrichtung zum Erzeugen von Zufallsbits mit einer mehrere Abbildungseinrichtungen (2 12 m) umfassenden elektronischen Schwingschaltung (20), wobei in einem Schwingungsmodus an einem Ausgangsknoten (3) der Schwingschaltung (20) ein Zufallssignal (OS) mit einem zufälligen Pegelverlauf abgreifbar ist, wobei mindestens zwei der mehreren Abbildungseinrichtungen als aktivierbare Abschalteinrichtungen (2 k, 2 l) ausgestaltet sind und wobei die mindestens zwei Abschalteinrichtungen (2 k, 2 1) in einem aktivierten Zustand ein jeweiliges Ausgangssignal (Ak, Al) erzeugen und das Ausgangssignal (Ak, Al) in der Schwingschaltung (20) propagierende Signalwechsel stoppt.
  2. Vorrichtung nach Anspruch 1, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) jeweils mindestens einen ersten Eingang (E1, E1*) und jeweils einen zweiten Eingang (E2, E2*) aufweist sowie jeweils einen Ausgang für das jeweilige Ausgangssignal (Ak, Al), wobei der jeweilige zweite Eingang (E2, E2*) eine Abschaltefunktionalität aufweist, so dass nach Anlegen eines Abschaltsignales an dem jeweiligen zweiten Eingang (E2, E2*) die jeweiligen Ausganssignale (Ak, Al) der Abschalteinrichtung nach einer Verzögerungszeit unabhängig von jeweiligen Eingangssignalen der jeweiligen ersten Eingänge (E1, E1*) sind.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die Schwingschaltung (20) digital und/ oder analog ausgeführt ist.
  4. Vorrichtung einem der vorstehenden Ansprüche, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) als Logikgatter ausgebildet ist oder durch Nachschlagetabellen (LUT) realisiert ist.
  5. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Schwingschaltung (20) als Ringoszillatorschaltkreis ausgebildet ist und wobei von den mehreren Abbildungseinrichtungen (2 12 m) eine Anzahl n als Inverter ausgebildet ist und zwischen den mindestens zwei Abschalteinrichtungen (2 k, 2 l) angeordnet ist.
  6. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) als NAND-Gatter oder als AND-Gatter ausgebildet ist.
  7. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Vorrichtung Teil einer FPGA-Einrichtung oder einer ASIC-Einrichtung ist.
  8. Vorrichtung nach einem der vorstehenden Ansprüche, ferner umfassend ein an den Ausgangsknoten (3) gekoppeltes Zwischenspeicherelement (4), welches in Abhängigkeit von dem Zufallssignal (OS) einen logischen Pegel speichert.
  9. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Schwingschaltung (20) als ein Galois-Ringoszillator oder ein Fibonacci-Ringoszillator ausgeführt ist.
  10. Vorrichtung nach einem der vorstehenden Ansprüche, wobei eine Zeitspanne (T) vorgebbar ist, innerhalb derer nach Anlegen eines Abschaltsignales ein in der elektronischen Schwingschaltung (20) propagierender Signalwechsel abklingt.
  11. Vorrichtung nach einem der Ansprüche 2 bis 10, wobei das Abschaltsignal an der jeweiligen Abschalteinrichtung (2 k, 2 l) nahezu gleichzeitig für die jeweiligen Abschalteinrichtungen (2 k, 2 l) durch eine Ansteuerungseinrichtung vorgebbar ist.
  12. Vorrichtung nach einem der Ansprüche 2 bis 11, wobei das Abschaltsignal nahezu gleichzeitig mit einem Abtast-Signal vorgebbar ist.
  13. Verfahren zum Erzeugen von Zufallsbits mit einer mehrere Abbildungseinrichtungen (2 12 m) umfassenden elektronischen Schwingschaltung (20), wobei in einem Schwingungsmodus an einem Ausgangsknoten (3) der Schwingschaltung (20) ein Zufallssignal (OS) mit einem zufälligen Pegelverlauf abgegriffen wird, wobei mindestens zwei der mehreren Abbildungseinrichtungen als aktivierbare Abschalteinrichtungen (2 k, 2 l) ausgestaltet werden und wobei durch die mindestens zwei Abschalteinrichtungen (2 k, 2 l) in einem aktivierten Zustand ein jeweiliges Ausgangssignal (Ak, Al) erzeugt wird und durch das Ausgangssignal (Ak, Al) in der Schwingschaltung (20) propagierende Signalwechsel gestoppt werden.
  14. Verfahren nach Anspruch 13, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) jeweils mindestens einen ersten Eingang (E1, E1*) und jeweils einen zweiten Eingang (E2, E2*) aufweist sowie jeweils einen Ausgang für das jeweilige Ausgangssignal (Ak, Al), wobei durch den jeweiligen zweiten Eingang (E2, E2*) eine Abschaltefunktionalität ausgeführt wird, so dass nach Anlegen eines Abschaltsignales an dem jeweiligen zweiten Eingang (E2, E2*) die jeweiligen Ausgänge jeweilige Ausganssignale (Ak, Al) der jeweiligen Abschalteinrichtung (2 k, 2 l) bereitstellen, die nach einer Verzögerungszeit unabhängig von jeweiligen Eingangssignalen der jeweiligen ersten Eingänge (E1, E1*) sind.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Schwingschaltung (20) digital und/ oder analog ausgeführt wird.
  16. Verfahren einem der Ansprüche 13 bis 15, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) als Logikgatter ausgebildet wird oder durch Nachschlagetabellen (LUT) realisiert wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei die Schwingschaltung (20) als Ringoszillatorschaltkreis ausgebildet wird und wobei von den mehreren Abbildungseinrichtungen (2 12 m) eine Anzahl n als Inverter ausgebildet wird und zwischen den mindestens zwei Abschalteinrichtungen (2 k, 2 l) angeordnet wird.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei die jeweilige Abschalteinrichtung (2 k, 2 l) als NAND-Gatter oder als AND-Gatter ausgebildet wird.
  19. Verfahren nach einem der Ansprüche 13 bis 18, wobei das Verfahren auf einer FPGA-Einrichtung oder einer ASIC-Einrichtung ausgeführt wird.
  20. Verfahren nach einem der Ansprüche 13 bis 19, wobei ein an den Ausgangsknoten (3) gekoppeltes Zwischenspeicherelement (4) in Abhängigkeit von dem Zufallssignal (OS) einen logischen Pegel speichert.
  21. Verfahren nach einem der Ansprüche 13 bis 20, wobei die Schwingschaltung (20) als ein Galois-Ringoszillator oder ein Fibonacci-Ringoszillator ausgeführt wird.
  22. Verfahren nach einem der Ansprüche 13 bis 21, wobei nach Anlegen eines Abschaltsignales ein in der Schwingschaltung (20) propagierender Signalwechsel innerhalb einer vorgebbaren Zeitspanne (T) abklingt.
  23. Verfahren nach einem der Ansprüche 14 bis 22, wobei das Abschaltsignal an der jeweiligen Abschalteinrichtung (2 k, 2 l) nahezu gleichzeitig durch eine Ansteuerungseinrichtung vorgegeben wird.
  24. Verfahren nach einem der Ansprüche 14 bis 23, wobei das Abschaltsignal nahezu gleichzeitig mit einem Abtast-Signal vorgegeben wird.
DE201310210147 2013-05-31 2013-05-31 Erzeugen von Zufallsbits Ceased DE102013210147A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201310210147 DE102013210147A1 (de) 2013-05-31 2013-05-31 Erzeugen von Zufallsbits
PCT/EP2014/059739 WO2014191201A1 (de) 2013-05-31 2014-05-13 Erzeugen von zufallsbits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310210147 DE102013210147A1 (de) 2013-05-31 2013-05-31 Erzeugen von Zufallsbits

Publications (1)

Publication Number Publication Date
DE102013210147A1 true DE102013210147A1 (de) 2014-12-18

Family

ID=50732161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310210147 Ceased DE102013210147A1 (de) 2013-05-31 2013-05-31 Erzeugen von Zufallsbits

Country Status (2)

Country Link
DE (1) DE102013210147A1 (de)
WO (1) WO2014191201A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203573A1 (de) * 2015-02-27 2016-03-24 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Erzeugen von Zufallsbits

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404495B (zh) * 2015-10-21 2017-11-17 哈尔滨工业大学 用于调制宽带转换器的高速伪随机序列发生器及发生方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051276A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd リング発振回路
US6065029A (en) * 1998-05-26 2000-05-16 N*Able Technologies, Inc. Method and system for providing a random number generator
US20040264233A1 (en) * 2003-06-24 2004-12-30 Renesas Technology Corp. Random number generator with ring oscillation circuit
DE102004047425A1 (de) * 2004-09-28 2006-04-20 Micronas Gmbh Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
US20070040620A1 (en) * 2005-08-16 2007-02-22 Boerstler David W Method of functionality testing for a ring oscillator
DE102007054319A1 (de) * 2007-10-19 2009-04-23 Samsung Electronics Co., Ltd., Suwon Zufallszahlengenerator
DE102008048292A1 (de) * 2008-09-22 2010-04-08 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
DE102010026688A1 (de) * 2010-07-09 2012-01-12 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen von Zufallsbits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389316B1 (en) * 2004-11-24 2008-06-17 Xilinx, Inc. Method and apparatus for true random number generation
DE102008018678B4 (de) * 2008-04-14 2011-02-03 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051276A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd リング発振回路
US6065029A (en) * 1998-05-26 2000-05-16 N*Able Technologies, Inc. Method and system for providing a random number generator
US20040264233A1 (en) * 2003-06-24 2004-12-30 Renesas Technology Corp. Random number generator with ring oscillation circuit
DE102004047425A1 (de) * 2004-09-28 2006-04-20 Micronas Gmbh Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
US20070040620A1 (en) * 2005-08-16 2007-02-22 Boerstler David W Method of functionality testing for a ring oscillator
DE102007054319A1 (de) * 2007-10-19 2009-04-23 Samsung Electronics Co., Ltd., Suwon Zufallszahlengenerator
DE102008048292A1 (de) * 2008-09-22 2010-04-08 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
DE102010026688A1 (de) * 2010-07-09 2012-01-12 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen von Zufallsbits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Design of Testable Random Bit Generators"; Cryptographic Hardware and Embedded Systems - CHES 2005, 7th International Workshop, Edinburgh, UK, August 29 - September 1, 2005, Proceedings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203573A1 (de) * 2015-02-27 2016-03-24 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Erzeugen von Zufallsbits

Also Published As

Publication number Publication date
WO2014191201A1 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
EP2976707B1 (de) Vorrichtung und verfahren zum erzeugen von zufallsbits
DE102004047425B4 (de) Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
EP2271980B1 (de) Vorrichtung und verfahren zum erzeugen einer zufallsbitfolge
DE102008048292B4 (de) Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
DE102013210147A1 (de) Erzeugen von Zufallsbits
DE102012210361A1 (de) Verfahren zum Überwachen einer Ausgabe eines Zufallsgenerators
DE102013213095A1 (de) Erzeugen von einer Anzahl von Zufallsbits
DE102014224421A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
DE102014219651A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
DE102007013423B4 (de) Verfahren zur Erzeugung eines digital modulierten Hochfrequenzsignals
DE102014209689A1 (de) Vorrichtung und Verfahren zum Erzeugen von Zufallsbits
DE102013219768A1 (de) Erzeugen von Zufallsbits
DE102004033596B4 (de) Spreizspektrum-Taktgenerator
DE102008033162A1 (de) Physikalischer Zufallszahlengenerator
EP2799980A2 (de) Vorrichtung und Verfahren zum Erzeugen von Zufallsbits
DE102016201176A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
DE102013201687A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
DE102015203580A1 (de) Vorrichtung und Verfahren zum Erzeugen von Zufallsbits
DE102014209964A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
EP3350955B1 (de) Puf basierende zufallssignalgenerator und verfahren zum erzeugen eines zufallssignals
DE102008022918A1 (de) Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
DE102014219084A1 (de) Umschalten zwischen mindestens zwei vorgegebenen Konfigurationen eines rückgekoppelten Ringoszillators
DE102014221827A1 (de) Vorrichtung und Verfahren zum Erzeugen von Zufallsbits
DE102015203577A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
DE102015203573A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zufallsbits

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final