DE102004033596B4

DE102004033596B4 - Spreizspektrum-Taktgenerator

Info

Publication number: DE102004033596B4
Application number: DE200410033596
Authority: DE
Inventors: Jörg Krupar; Andreas Dr. Mögel; Wolfgang Prof. Schwarz
Original assignee: Technische Universitaet Dresden
Current assignee: Technische Universitaet Dresden
Priority date: 2004-07-07
Filing date: 2004-07-07
Publication date: 2006-05-11
Anticipated expiration: 2024-07-08
Also published as: DE102004033596A1

Abstract

Spreizspektrum-Taktgenerator zur Erzeugung eines chaotischen Taktsignals mit einem Block mit integrierendem Verhalten (1), dem abhängig vom Ausgangssignal eines Speicherelements (3) entweder ein positiver oder ein negativer Wert zugeführt wird, einem vergleichenden Block (2), der einen logischen Pegel an seinem Ausgang erzeugt, wenn sein Eingangssignal unterhalb einer Schaltschwelle liegt, dessen mindestens einem Eingang das Ausgangssignal des Blocks mit integrierendem Verhalten (1) zugeführt wird, und dem Speicherelement (3), welches einen ersten Eingang (R) besitzt, der den Ausgang (Q) des Speicherelements (3) sofort auf einen logischen Pegel setzt, und einen zweiten Eingang (clk) besitzt, der bei Auftreten einer bestimmten Flanke die Übernahme eines logischen Pegels am Ausgang (Q) verursacht, dessen erster Eingang (R) mit dem Ausgang des vergleichenden Blocks (2) verbunden ist, dessen zweitem Eingang (clk) ein periodisches Taktsignal zugeführt wird und dessen Ausgangssignal (Q) entweder die Stellung des Schalters (4) steuert oder als Eingangssignal des Blocks mit integrierendem Verhalten (1) dient, wobei...

Description

Die Erfindung betrifft einen Spreizspektrum-Taktgenerator nach dem Oberbegriff des Anspruchs 1.
Getaktete Schaltungen, z.B. Schaltnetzteile, Ladungspumpen oder Mikroprozessoren erzeugen ein Störspektrum zum einen auf den Versorgungsspannungsleitungen und zum anderen über die Taktleitung selbst.
Dieses Störspektrum beeinträchtigt die Funktion anderer Baugruppen im Umfeld von getakteten Schaltungen. Zur Sicherstellung der ordnungsgemäßen Funktion anderer Geräte im Umfeld solcher Schaltungen existieren EMV-Richtlinien, die maximale Leistungsdichten u.a. für das Spektrum des Stroms auf den Versorgungsleitungen vorschreiben.
Eine Möglichkeit zur Verminderung der Leistungsdichte des Störspektrums besteht in einer nichtperiodischen Taktung getakteter Schaltungen. Dazu wird das Taktsignal chaotisch frequenzmoduliert.

In J. Krupar, W. Schwarz: "Spread spectrum clock generation – chaotic and periodic modulation schemes", ECCTD 2003, Seiten 235–238, Krakau, Polen, 2003, taucht bei der Analyse hybrider Schaltungen ein chaotischer Generator auf, der aus einem Integrator, dem über einen Schalter entweder eine positive oder eine negative Spannung zugeführt, einem Komparator, dessen erstem Eingang das Ausgangssignal des Integrators und dessen zweitem Eingang eine erste Schwellenspannung zugeführt werden, und einem RS-Flip-Flop, dessen Rücksetzeingang mit dem Ausgang des Komparators verbunden ist, dessen Setzeingang ein periodisches Taktsignal zugeführt wird und dessen Ausgangssignal die Stellung des Schalters steuert, besteht. Der Ausgang des Taktgenerators ist mit dem Ausgang des Flip-Flops verbunden. Dieser Taktgenerator erzeugt ein Ausgangssignal mit kontinuierlichem Leistungsdichtespektrum und kann sehr einfach realisiert werden. Er hat jedoch den Nachteil, dass Taktzeiten auftreten können, die gegen 0 gehen, so dass er zur Takterzeugung für getaktete Schaltungen, die eine bestimmte Mindesttaktzeit benötigen, nicht verwendbar ist.

Es ist daher die Aufgabe der vorliegenden Erfindung, diesen bekannten Spreizspektrum-Taktgenerator in der Weise zu verbessern, dass eine bestimmte Mindesttaktzeit sichergestellt ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Spreizspektrum-Taktgenerator mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen dieses Taktgenerators ergeben sich aus den Unteransprüchen.

Dadurch, dass das Flip-Flop (Speicherelement) mit einem Dateneingang versehen ist, dem ein in Abhängigkeit vom Ausgangssignal des Komparators (vergleichender Block) steuerbares Signal zuführbar ist, kann das Ausgangssignal des Flip-Flops nach einem durch einen Anstieg des Ausgangssignals des Integrators (Block mit integrierendem Verhalten) bewirkten Umschalten des Komparators zumindest solange auf einem Wert, der eine Abnahme des Ausgangssignals des Integrators bewirkt, gehalten werden, bis eine vorgegebene Mindestaktzeit verstrichen ist. Dabei besteht die Möglichkeit, dass nach einem durch Änderung des Ausgangssignals des Komparators bewirkten Zurücksetzen des Flip-Flops das periodische Taktsignal am Takteingang des Flip-Flops entweder für eine bestimmte Anzahl von Perioden dieses Taktsignals oder für eine vorgegebene Zeit unwirksam gemacht wird. Im erstgenannten Fall können mehrere in Kette geschaltete Flip-Flops (Beschaltung als Schieberegister) vorgesehen sein, von denen das vorgenannte Flip-Flop das letzte Flip-Flop dieser Kette darstellt, derart, dass die Rücksetzeingänge aller Flip-Flops mit dem Ausgang des Komparators verbunden sind, den Takteingängen aller Flip-Flops das periodische Taktsignal zugeführt wird und der Dateneingang eines Flip-Flops mit dem Ausgang des jeweils vorangehenden Flip-Flops verbunden sowie der Dateneingang des ersten Flip-Flops der Kette auf ein konstantes Setzpotential gelegt sind; im zweitgenannten Fall kann ein Monoflop vorgesehen sein, dessen Eingang mit dem Ausgang des Komparators und dessen Ausgang mit dem Dateneingang des Flip-Flops verbunden sind, oder es kann ein weiterer Komparator vorgesehen sein, dessen erstem Eingang das Ausgangssignal des Integrators und dessen zweitem Eingang eine zweite Schwellenspannung, die niedriger als die erste Schwellenspannung ist, zuführbar sind, und dessen Ausgang mit dem Dateneingang des Flip-Flops verbunden ist.

Die Erfindung wird im Folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:
1 ein Blockschaltbild eines Spreizspektrum-Taktgenerators, der in seiner Funktion dem bekannten Taktgenerator entspricht,
2 Zeitdiagramme des Ausgangssignals des Integrators und des periodischen Taktsignals bei dem Taktgenerator nach 1,
3 ein Blockschaltbild eines Spreizspektrum-Taktgenerators gemäß einem ersten Ausführungsbeispiel der Erfindung,
4 ein Zeitdiagramm des Ausgangssignals des Integrators und des periodischen Taktsignals bei dem Taktgenerator nach 3,
5 ein Blockschaltbild eines Spreizspektrum-Taktgenerators gemäß einem zweiten Ausführungsbeispiel der Erfindung,
6 ein Blockschaltbild eines Spreizspektrum-Taktgenerators gemäß einem dritten Ausführungsbeispiel der Erfindung,
7 ein Zeitdiagramm des Ausgangssignals des Integrators, des Signals am Dateneingang des Flip-Flops und des periodischen Taktsignals bei dem Taktgenerator nach 6,
8 ein Blockschaltbild eines Spreizspektrum-Taktgenerators gemäß einem vierten Ausführungsbeispiel der Erfindung,
9 ein Zeitdiagramm des Ausgangssignals des Integrators und periodischen Taktsignals bei dem Taktgenerator nach 8,
10 das Leistungsdichtespektrum eines periodischen Ausgangssignals eines Taktgenerators,
11 das Leistungsdichtespektrum eines chaotischen Ausgangssignals des Taktgenerators nach 1,
12 das Leistungsdichtespektrum eines chaotischen Ausgangssignals des Taktgenerators nach 3, und
13 das Leistungsdichtespektrum eines chaotischen Ausgangssignals des Taktgenerators nach 8.
Der Spreizspektrum-Taktgenerator nach 1 besteht aus einem Integrator 1, einem Komparator 2, einem Flip-Flop 3 und einem Umschalter 4 vor dem Eingang des Integrators 1. Über den Umschalter 4 kann dem Eingang des Integrators 1 entweder die konstante positive Spannung c_i oder konstante negative Spannung -c_d zugeführt werden.
Der Ausgang des Integrators 1 ist mit dem Plus-Eingang des Komparators 2 verbunden. Am Minus-Eingang des Komparators 2 liegt die konstante Spannung x_u an. Der Ausgang des Komparators 2 ist mit dem Rücksetzeingang R des Flip-Flops 3 sowie auch mit dem Aus gangsanschluss 5 des Taktgenerators verbunden.
Am Dateneingang D des Flip-Flops 3 liegt ein konstantes hohes Potential an, während dem Takteingang clk ein periodisches Taktsignal clk_p zugeführt wird. Das am Ausgang Q des Flip-Flops 3 auftretende Signal steuert den Umschalter 4 in der Weise, dass, wenn der Ausgang Q auf hohem Potential liegt, die Spannung c_i zum Eingang des Integrators 1 geführt wird, während, wenn der Ausgang Q auf niedrigem Potential liegt, die Spannung -c_d zugeführt wird.
Anstatt mit dem Ausgang des Komparators 2 kann der Ausgang des Taktgenerators auch mit dem Ausgang Q des Flip-Flops 3 verbunden sein. In diesem Fall enthält das Ausgangssignal einen periodischen Anteil, während es bei Verbindung mit dem Ausgang des Komparators 2 einen solchen Anteil nicht enthält. Zur Ansteuerung digitaler oder hybrider Schaltungen mit diesem Ausgangssignal wird dessen negative Flanke verwendet.
Da das Taktsignal clk_p mit der steigenden Flanke das hohe Potential am Dateneingang D des Flip-Flops 3 auf dessen Ausgang Q überträgt, wird der Umschalter 4 betätigt und das Ausgangssignal des Integrators 1 linear an, bis es den Wert x_u erreicht. Der Komparator 2 schaltet dann um und setzt das Flip-Flop 3 zurück, so dass der Ausgang Q auf niedriges Potential springt. Der Umschalter 4 wird betätigt, so dass die negative Spannung -c_d zum Eingang des Integrators 1 gelangt, dessen Ausgangssignal nun zeitlich linear abfällt. Mit der nächsten ansteigenden Flanke des Taktsignals clk_p springt das Signal am Ausgang Q wieder auf den hohen Wert, was eine erneute Betätigung des Umschalters 4 und den Wiederanstieg der Ausgangsspannung des Integrators 1 bis auf den Wert x_u bewirkt. Dieser Spannungsverlauf x(t) und das zugehörige periodische Taktsignal clk_p sind in 2 dargestellt.
Die Abhängigkeit einer auf eine Zeitspanne t_{clk, n} folgenden Zeitspanne t_{clk, n+1} zwischen jeweils zwei negativen Flanken am Ausgang Q des Flip-Flops 3 lautet allgemein:
wobei α gleich cd/ci ist und T einer Periode des Taktsignals clk_p entspricht. Für Werte α ≤ 1 verhält sich das Ausgangssignal periodisch. Für α > 1 hingegen zeigt dieses Signal chaotisches Verhalten, wie in 2 dargestellt ist. Im Einsatz zur Reduzierung von Störungen ist daher der Bereich α > 1 interessant. Bei einer Realisierung von α > 1 ist die theoretische minimale Taktzeit, d.h. die Zeitspanne t_clk,min = 0, und die maximale Taktzeit hat den Wert T(α + 1). Die minimale Taktzeit tritt auf, wenn das Zurücksetzen des Flip-Flops 3 durch den Komparator 2 und eine positive Flanke des Taktsignals clk_p zeitlich zusammentreffen. Für viele Anwendungen des Spreizspektrum-Taktgenerators ist jedoch eine Taktzeit von null oder eine eine bestimmte Mindestzeit unterschreitende Taktzeit nicht brauchbar.
Die Erfindung dient zur Beseitigung dieses Mangels und Möglichkeiten zur Realisierung der erfindungsgemäßen Maßnahme zeigen die 3, 5, 6 und 8. Die 3 und 5 geben jeweils einen Taktgenerator wieder, bei dem eine vorbestimmte Anzahl von Impulsen des periodischen Taktsignals nach dem Zurücksetzen des Flip-Flops 1 unwirksam gemacht wird, und die 6 und 8 stellen jeweils einen Taktgenerator dar, bei dem das periodische Taktsignal nach dem Zurücksetzen des Flip-Flops 3 für eine vorgegebene Zeit unwirksam gemacht wird.
Der Taktgenerator nach 3 enthält zusätzlich zu dem nach 1 ein zweites Flip-Flop 6, dessen Dateneingang D das ständig auf hohem Potential liegende Datensignal zugeführt wird. Beide Takteingänge clk der Flip-Flops 3 und 6 erhalten das periodische Taktsignal clk_p und beide Rücksetzeingänge R der Flip-Flops 3 und 6 sind mit dem Ausgang des Komparators 2 verbunden. Der Ausgang Q des Flip-Flops 3 steuert wie in 1 den Umschalter 4, während der Ausgang Q des zweiten Flip-Flops 6 mit dem Dateneingang D des Flip-Flops 3 verbunden ist.
Wenn das Ausgangssignal x(t) des Integrators 1 den Wert x_u erreicht, setzt der Komparator 2 beide Flip-Flops 3 und 6 zurück. Durch die erste nach diesem Zeitpunkt auftretende positive Flanke des Taktsignals clk_p wird zunächst nur das Flip-Flop 6 gesetzt, da das Potential am Dateneingang D des Flip-Flops 3 noch auf dem niedrigen Wert liegt. Dieses Potential steigt durch das Setzen des Flip-Flops 6 auf den hohen Wert, so dass mit der zweiten positiven Flanke des Taktsignals clk_p nach dem Rücksetzen beider Flip-Flops 3 und 6 auch das Flip-Flop 3 gesetzt wird. Es wird somit immer der erste nach dem Zurücksetzen des Flip-Flops 3 auftretende Impuls des Taktsignals clk_p (in 4 schraffiert dargestellt) für das Setzen dieses Flip-Flops unwirksam gemacht, so dass eine von der Periodendauer T des Taktsignals clk_p abhängige Mindesttaktzeit des chaotischen Ausgangssignals clk erhalten wird.
Bei dem Taktgenerator nach 3 wird die folgende Beziehung zwischen zwei aufeinander folgenden Taktzeiten erhalten:
Eine Verlängerung der Mindesttaktzeit erhält man, wenn man wie in 5 gezeigt mehr als zwei Flip-Flops in Kette schaltet (in 5 die drei Flip-Flops 3, 6 und 7), wobei nur der Dateneingang des ersten Flip-Flops der Kette (in 5 das Flip-Flop 7) ständig auf hohem Potential liegt. Jedes der dem Flip-Flop 3 vorgeschalteten Flip-Flops verlängert die Mindesttaktzeit um eine zusätzliche Periodendauer T des Taktsignals clk_p.
Wenn m der Anzahl der zusätzlichen Flip-Flops in der Kette entspricht (d.h. m = 1 in 3 und m = 2 in 5), dann lautet das Verhältnis zwischen zwei aufeinander folgenden Taktzeiten:
Die Einstellung der minimalen und der maximalen Taktzeit t_clk,min bzw. t_clk,max des Ausgangssignals clk kann mit
erfolgen.
Der Taktgenerator nach 6 unterscheidet sich von dem in 3 gezeigten dadurch, dass das Flip-Flop 6 durch ein Monoflop 8 ersetzt ist. Wie das Zeitdiagramm in 6 zeigt, liegt das Ausgangssignal y des Monoflops 8 ständig auf hohem Potential mit Ausnahme einer Zeitspanne t_min nach jedem Umschalten des Komparators 2, wenn das Eingangssignal x(t) den Wert x_u erreicht. Dies bedeutet, dass nach jedem Zurücksetzen des Flip-Flops 3 an dessen Dateneingang D das Potential für die Zeitspanne t_min auf den niedrigen Wert abfällt und damit das Flip-Flop 3 während dieser Zeitspanne durch einen Impuls des Taktsignals clk_p nicht gesetzt werden kann (in 7 ist dieser Impuls schraffiert dargestellt).
Die Beziehung zweier aufeinander folgender Taktzeiten bei dem Taktgenerator nach 6 lautet wie folgt:
Zur Einstellung des Modulationsgrades des chaotischen Ausgangssignals clk dienen folgenden Gleichungen: tclk,min = (α + 1)tmin (8) tclk,max = (α + 1)(tmin + T) (9)
Der Taktgenerator nach 8 unterscheidet sich von dem nach 6 dadurch, dass das Monoflop 8 durch den zweiten Komparator 9 ersetzt ist, der die gleiche Funktion wie das Monoflop 8 ausübt. Das Ausgangssignal x(t) des Integrators 1 wird den Plus-Eingängen beider Komparatoren 2 und 9 zugeführt, während der Minus-Eingang des Komparators 9 auf dem Potential x_l liegt, das niedriger als das Potential x_u ist. Der Ausgang des Komparators 9 ist über ein ODER-Glied 10, an dessen zweitem Eingang das Ausgangssignal Q des Flip-Flops 3 anliegt, mit dem Dateneingang D des Flip-Flops 3 verbunden.
In dem Bereich zwischen x_u und x_l befindet sich das Ausgangssignal des Komparators 9 auf niedrigem Potential, so dass, wenn sich das nach dem Zurücksetzen des Flip-Flops 3 linear abfallende Ausgangssignal x(t) des Integrators 1 in diesem Bereich befindet, die ansteigende Flanke eines Impulses des Taktsignals clk_p (schraffierter Impuls in 9) das Flip-Flop 3 nicht setzen kann. Dies ist erst wieder möglich, wenn x(t) unter x_l gefallen ist und hierdurch das Ausgangssignal des Komparators 9 wieder auf hohem Potential liegt.
Das über das ODER-Glied 10 zum Dateneingang D des Flip-Flops 3 geführte Ausgangssignal Q verhindert, dass das Flip-Flop 3 bereits während des Anstiegs von x(t) im Bereich zwischen x_u und x_l durch eine eintreffende Taktflanke zurückgesetzt wird.
Für den Taktgenerator nach 8 gilt zusätzlich zu den vorgenannten Gleichungen (7) bis (11) noch die folgende Beziehung:
Gegenüber den Taktgeneratoren nach den 3 und 5 bieten die Taktgeneratoren nach den 6 und 8 den Vorteil, dass die minimale Taktzeit t_clk,min kontinuierlich und unabhängig von der Periodendauer des angelegten Taktsignals eingestellt werden kann. Bei dem Taktgenerator nach 6 kann das Monoflop 8 auf die gewünschte Mindestzeit t_min eingestellt werden und bei dem Taktgenerator nach 8 kann der Wert von x_l entsprechend vorgegeben werden.
Die 10 bis 13 stellen das gemessene Leistungsdichtespektrum für den periodischen Takt, den chaotisch modulierten Takt ohne Begrenzung der minimalen Taktzeit gemäß 1 und die zwei Varianten der Taktzeitbegrenzung gemäß 3 und 8 für verschiedene Einstellparameter dar. Mit den eingestellten Parametern konnte problemlos eine Reduzierung der Leistungsdichte der Grundfrequenz von 12dB erreicht werden. Für höhere Vielfache der Grundfrequenz fällt die Reduzierung entsprechend größer aus.
Die Messung des Leistungsdichtespektrums nach 11 erfolgte mit einem Taktgenerator nach 1, wobei α = 2,12 betrug; diejenige nach 12 mit einem Taktgenerator entsprechend 3 bzw. 5 mit α = 2 und drei zusätzlichen Flip-Flops; und diejenige nach 13 mit einem Taktgenerator nach 8 mit den Werten α = 1,76, cα = 2,65V/ms und x_u – x_l= 1V.

Claims

Spreizspektrum-Taktgenerator zur Erzeugung eines chaotischen Taktsignals mit einem Block mit integrierendem Verhalten (1), dem abhängig vom Ausgangssignal eines Speicherelements (3) entweder ein positiver oder ein negativer Wert zugeführt wird, einem vergleichenden Block (2), der einen logischen Pegel an seinem Ausgang erzeugt, wenn sein Eingangssignal unterhalb einer Schaltschwelle liegt, dessen mindestens einem Eingang das Ausgangssignal des Blocks mit integrierendem Verhalten (1) zugeführt wird, und dem Speicherelement (3), welches einen ersten Eingang (R) besitzt, der den Ausgang (Q) des Speicherelements (3) sofort auf einen logischen Pegel setzt, und einen zweiten Eingang (clk) besitzt, der bei Auftreten einer bestimmten Flanke die Übernahme eines logischen Pegels am Ausgang (Q) verursacht, dessen erster Eingang (R) mit dem Ausgang des vergleichenden Blocks (2) verbunden ist, dessen zweitem Eingang (clk) ein periodisches Taktsignal zugeführt wird und dessen Ausgangssignal (Q) entweder die Stellung des Schalters (4) steuert oder als Eingangssignal des Blocks mit integrierendem Verhalten (1) dient, wobei der Ausgang (5) des Taktgenerators entweder mit dem Ausgang des vergleichenden Blocks (2) oder dem Ausgang des Speicherelements (3) verbunden ist, dadurch gekennzeichnet, dass das Speicherelement (3) mit einem Datenein gang (D) versehen ist, so dass mit dem Auftreten einer bestimmten Flanke am zweiten Eingang (clk) der Ausgang (Q) den logischen Pegel des Dateneingangs (D) oder dessen Komplement annimmt, dem ein in Abhängigkeit vom Ausgangssignal des Blocks mit integrierendem Verhalten (1) und/oder des Taktsignals steuerbares Signal zuführbar ist.
Spreizspektrum-Taktgenerator nach Anspruch 1, dadurch gekennzeichnet, dass der vergleichende Block (2) einen zweiten Eingang aufweist, dem ein erster Schwellenwert zugeführt wird.
Spreizspektrum-Taktgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach einem durch Änderung des Ausgangssignals des vergleichenden Blocks (2) bewirkten Zurücksetzen des Speicherelements (3) das periodische Taktsignal am zweiten Eingang (clk) des Speicherelements (3) für eine bestimmte Anzahl von Perioden dieses Taktsignals unwirksam gemacht wird.
Spreizspektrum-Taktgenerator nach Anspruch 3, dadurch gekennzeichnet, dass ein Zähler vorgesehen ist, dessen Zähleingang das periodische Taktsignal zugeführt wird, dessen Setzeingang mit dem Ausgang des vergleichenden Blocks (2) verbunden ist und dessen Ausgang, der bei Erreichen eines bestimmten Zählwertes gesetzt wird, mit dem Dateneingang des Speicherelements (3) verbunden ist.
Spreizspektrum-Taktgenerator nach Anspruch 3, dadurch gekennzeichnet, dass mehrere in Kette geschaltete Speicherelemente (3, 6, 7) vorgesehen sind, derart, dass die ersten Eingänge (R) aller Speicherelemente (3, 6, 7) mit dem Ausgang des vergleichenden Blocks (2) verbunden sind, den zweiten Eingängen (clk) aller Speicherelemente (3, 6, 7) das periodische Taktsignal zugeführt wird und der Dateneingang (D) eines Speicherelements mit dem Ausgang des jeweils vorangehenden Speicherelements verbunden sowie der Dateneingang (D) des ersten Speicherelements (7) der Kette auf ein konstantes Setzpotential gelegt sind.
Spreizspektrum-Taktgenerator nach Anspruch 1, dadurch gekennzeichnet, dass nach einem durch Änderung des Ausgangssignals des vergleichenden Blocks (2) bewirkten Zurücksetzen des Speicherelements (3) das periodische Taktsignal am zweiten Eingang (clk) des Speicherelements (3) für eine vorgegebene Zeit unwirksam gemacht wird.
Spreizspektrum-Taktgenerator nach Anspruch 6, dadurch gekennzeichnet, dass ein Monoflop (8) vorgesehen ist, dessen Eingang mit dem Ausgang mit des vergleichenden Blocks (2) und dessen Ausgang mit dem Dateneingang (D) des Speicherelements (3) verbunden sind.
Spreizspektrum-Taktgenerator nach Anspruch 6, dadurch gekennzeichnet, dass ein weiterer vergleichender Block (9) vorgesehen ist, dessen erstem Eingang das Ausgangssignal des Blocks mit integrierendem Verhalten (1) und dessen zweitem Eingang ein zweiter Schwellenwert, der niedriger oder höher als der erste Schwellenwert ist, zuführbar sind, und dessen Ausgang mit dem Dateneingang (D) des Speicherelements (3) verbunden ist.
Spreizspektrum-Taktgenerator nach Anspruch 8, dadurch gekennzeichnet, dass zwischen dem Ausgang des weiteren vergleichenden Blocks (9) und dem Dateneingang (D) des Speicherelements (3) ein ODER-Glied (10) vorgesehen ist, dessen zweitem Eingang das Ausgangssignal (Q) des Speicherelements (3) zuführbar ist.
Spreizspektrum-Taktgenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Verhältnis der Absolutwerte von negativem zu positivem Eingangswert des Blocks mit integrierendem Verhalten (1) größer als 1 ist.
Spreizspektrum-Taktgenerator nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein oder mehrere Blöcke bereits in einem Schaltungsteil als Bauteil oder Block vorhanden sind und für die Realisierung des Spreizspektrum-Taktgenerators mitbenutzt werden.