EP1151538A1 - Komparatorschaltung - Google Patents

Komparatorschaltung

Info

Publication number
EP1151538A1
EP1151538A1 EP00910517A EP00910517A EP1151538A1 EP 1151538 A1 EP1151538 A1 EP 1151538A1 EP 00910517 A EP00910517 A EP 00910517A EP 00910517 A EP00910517 A EP 00910517A EP 1151538 A1 EP1151538 A1 EP 1151538A1
Authority
EP
European Patent Office
Prior art keywords
output
input
gate
signal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP00910517A
Other languages
English (en)
French (fr)
Inventor
Dieter Draxelmayr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1151538A1 publication Critical patent/EP1151538A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger

Definitions

  • the invention relates to a comparator circuit.
  • Comparators are used to map an input quantity, for example an input voltage, into a logic state. If the input voltage falls below the threshold value of the comparator, then the output voltage of the comparator is at the first logic level, e.g. B. L, the input voltage is above the threshold, the output voltage is at the second logic level, z. B. H.
  • a quality criterion for comparators is the accuracy with which a certain, defined switching threshold is met.
  • the input signal of the comparator is subject to interference or noise. This means that the comparator switches back and forth between the logic levels L and H in rapid succession. This signal bouncing is undesirable. Especially when you want to count events or want to generate a clock based on an external signal, bouncing must be avoided.
  • a known remedial measure is to provide the comparator with a hysteresis.
  • the threshold that the input signal has to overcome is higher for switching from L to H than for switching back from H to L. If the distance between the switching thresholds is greater than the amplitude of the expected interference, there is a clear signal evaluation possible.
  • interference immunity comes at the expense of the accuracy of the switching threshold, since it splits into two values. If the switching thresholds are chosen so that the upper and lower values are symmetrical to the switching threshold that is actually desired, the smallest deviations are in total, but now there are none Switching threshold exactly where it should be. This doesn't matter if you only want to count events.
  • Switching threshold Ti of the first comparator Kl is determined, but the switching times depend on whether and when the input signal reaches the second threshold value.
  • the monitoring circuit comprises a second comparator K2, which is subject to hysteresis, the input of which is connected to the circuit input E, and a logic circuit LS.
  • the comparator Kl only emit a signal can, if the input signal E supplied is sufficiently large to also switch the hysteresis comparator K2. If the input signal is too small, the output signal is not switched.
  • the comparator K2 does not act directly on the output itself, but it must release the circuit so that the comparator Kl switches back again and can cause a new output edge.
  • a reset circuit is provided, with which the comparator circuit can be brought into a defined initial state, which is independent of the switching state of the comparators K1, K2 when the reset signal is applied.
  • the purpose of this reset circuit is that the very first switching (the very first output edge) of the comparator Kl is not defined by a reset event or by the end of the reset, but only comes at the time when the input signal E would lead to a switching of the comparator Kl.
  • the reset signal on the one hand brings the output signal A of the comparator circuit into the L state, and on the other hand the comparator output circuit is locked. The release takes place only at the point in time when the internal comparator output matches the state at the output. This ensures that the next output edge at output A of the comparator circuit is also based on switching the comparator K1.
  • Another advantage of the reset circuit is that a defined starting position is reached, in which, for. B. the output signals of the comparators are at level L; this has a favorable effect on the power consumption of the circuit.
  • Fig. 1 shows a first embodiment of the comparator circuit according to the invention
  • Fig. 2 schematically shows an input signal E and the switching processes triggered by this input signal.
  • Fig. 3 shows a second embodiment in which the comparator circuit is provided with a reset circuit.
  • Fig. 1 shows a first embodiment of the invention.
  • the input E of the circuit is fed to the inputs of two comparators K1, K2.
  • the comparator K1 has essentially no hysteresis, and it switches from L to H when the input signal exceeds a threshold T ⁇ (see FIG. 2).
  • the comparator K2 has a hysteresis. It switches when the signal E exceeds a threshold T 2 , from L to H and then when the signal E falls below T 3 , from H to L.
  • the output signals of the comparators Kl, K2 are fed to a logic circuit LS, which in turn has two outputs which are fed to the output circuit F1.
  • the output circuit F1 is a flip-flop consisting of two NOR gates N1, N2, which has the signal level L at the output A in the idle state.
  • the logic circuit LS has two AND gates Ul, U2.
  • the output of the first AND gate Ul is connected to the set input SI of the flip-flop F1, the second AND gate U2 is connected to the reset input R1 of the flip-flop Fl.
  • the output of the comparator Kl is connected to the first input of the AND gate U1 and via a first NOT gate II to the first input of the AND gate U2.
  • the output of the comparator K2 is connected to the second input of the second AND gate U2 via a second NOT gate 12 to the second input of the first AND gate U1.
  • the output signal of the comparators K1 and K2 is L.
  • the signal L is present at the first input of the AND gate U1
  • the signal H is present at its second input.
  • the output of the comparator K2 which assumes the value L, is present at the first input of the second AND gate U2. Accordingly, the signal L is present at the set input SI of the flip-flop Fl as well as at its reset input Rl, and the output signal A of the flip-flop Fl is also L.
  • line T 2 denotes the switching threshold of comparator K1
  • line T 2 the switching-on threshold
  • T 3 the switching-off threshold of comparator K2.
  • the input signal E rises from the value 0 to the threshold value Ti of the comparator Kl and reaches it at the time ti.
  • the output signal from Kl at time ti becomes H.
  • the signal H is present at both inputs of the AND gate Ul, and the output signal from Ul also changes to H. Since the output signal of the AND gate Ul is the set input SI of the flip-flop F1 is supplied, this flip-flop is set and its output assumes the value H at time ti. Since the input signal E is still below the switch-on threshold of the comparator K2, its output signal remains at L at time ti.
  • the signal E rises further and reaches the switch-on threshold value T 2 of the comparator K2 at the time t 2 . This therefore switches to H at the output.
  • the second input of the first AND gate Ul thereby goes to L, so that the output signal of the AND gate Ul also drops to L.
  • the output signal H of the comparator Kl is inverted by the NOT gate II, so that the signal L at the first input of the AND gate U2 is present.
  • the output of the second AND gate remains low and the output of flip-flop Fl remains unchanged at H.
  • the input signal drops below the threshold value T 2 . Since the comparator K2 only falls back to L at the output when the lower threshold value T 3 is undershot due to its hysteresis, nothing changes in the switching states of the comparators K 1 , K 2 at time t 3 , and the output A of the flip-flop Fl remains on H.
  • the input signal E drops below the threshold value Ti of the comparator Kl. Its output signal therefore goes back to L.
  • the output signal of the comparator K2 remains high, however, since the signal E does not fall below the threshold value T 3 . Accordingly, the signal L is present at the inputs of the first AND gate U1 and the signal H is present at the two inputs of the second AND gate U2.
  • the output signal of the AND gate U2 thus becomes H at time t, and that Flip-flop Fl is reset, its output goes back from H to L.
  • the signal E again reaches the threshold value Ti of the comparator Kl, so that its output signal changes to H.
  • the first input of the second AND gate U2 is thereby set to the value L.
  • the output of the second AND gate also remains at L. Since the second input of the first AND gate U1 is still at L as a result of the inversion of the output signal from K2 by the NOT gate 12, the one at the set input SI is also at L
  • the input signal E again reaches the switch-on threshold Ti of the comparator Kl. Its output signal consequently changes from L to H.
  • the comparator K2 has the output signal L at this time. This is inverted by the second NOT element 12, see above that the signal H is present at time t 9 at both inputs of the first AND gate Ul.
  • the output signal of the AND gate Ul changes to H at time t 9 , as a result of which the flip-flop F1 is set and its output A changes from L to H.
  • the input signal E falls again below the threshold value Ti of the comparator Kl, so that its output signal changes from H to L.
  • the output of the first AND gate Ul drops from H to L.
  • the signal H is present at the first input of the second AND gate U2, and the output signal of the comparator K2, which is L, is present at the second input.
  • the output signal of the AND gate U2 is thus L, and the state of the flip-flop Fl remains unchanged at the value H.
  • the input signal E again reaches the switching threshold T ⁇ of the first comparator Kl. Its output signal therefore becomes H. Since the output signal of the comparator K2 remains L, the output signal of the first AND gate Ul becomes H, and the output signal of the second AND gate U2 remains at L. This sets the flip-flop F1. However, since it had already assumed the output signal H at t 9 , the output level of the flip-flop F1 remains unchanged.
  • Flip-flop Fl is set when the threshold value Ti of the comparator Kl is exceeded and is only reset when the higher, upper threshold value T 2 has been exceeded by the comparator, which is subject to hysteresis. If this threshold value T 2 is not reached, the comparator K2 never reaches the value H at its output, and consequently the reset input R1 of the flip-flop Fl cannot assume the value H necessary for the reset.
  • FIG. 3 shows a further exemplary embodiment of the comparator circuit according to the invention, in which a reset circuit RS is provided.
  • the reset circuit consists of a third AND gate U3, the first input of which is connected to the output of the second NOR gate N2 of the flip-flop F1.
  • the second input of the first NOR gate N1 is no longer connected directly to the output of the second NOR gate N2, but to the output of this third AND gate U3.
  • the second input of the third AND gate U3 is connected to the reset input terminal C via a third ⁇ ICHT element 13. If the signal L is present at this input C, the input signal at the second input is due to the inversion by the ⁇ ICHT element 13 Output of the AND gate U3 at the value H.
  • the output signal A depends only on whether the second NOR gate N2 of the flip-flop Fl shows the value H or L at its output. This means that when the reset input C is at L, the flip-flop F1, expanded by the third AND gate U3, works in exactly the same way as the flip-flop F1 in FIG Applied signal H, the input signal at the second input from U3 to L, and consequently the output A of the circuit is brought to L.
  • the reset input C is also connected to the reset input R2 of a second flip-flop F2, which consists of the NOR gates N3, N4.
  • the AND gates Ul, U2 each have three inputs.
  • the first two inputs are connected in the same way as in the exemplary embodiment in FIG. 1.
  • the third inputs are both connected to the output A2 of the second flip-flop F2.
  • the set input S2 of the flip-flop F2 is connected to the output of an antivalence element X.
  • One input of this antivalence element is connected to the output of the NOT element II and to the first input of the second AND element U2.
  • the other input of the antivalence element X is connected to the output A of the circuit.
  • the comparator K1 has the output signal H
  • the comparator K2 has the output signal L. This would, for example, in FIG. 2 show the interval between t 9 and t 1 Correspond to 0 .
  • the output signal of Kl assumes the value L, i. H. the position which corresponds to the initial state, one input of the antivalence element X becomes H, the other remains at L. Accordingly, the output signal of the antivalence element X assumes the value H, so that H is applied to the set input of the flip-flop F2 . F2 is set with it. H. its output becomes H. This causes the two third inputs of the

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

Die Erfindung betrifft eine Komparatorschaltung, mit einem Komparator, der eine Schaltschwelle T1 besitzt. Ein unerwünschtes Signalprellen am Ausgang, das durch Störungen des Eingangssignals verursacht wird, wird durch eine Überwachungsschaltung unterdrückt, die dafür sorgt, daß der Schaltungsausgang nach einem Umschalten auf einen anderen logischen Pegel solange gegen ein Zurückschalten gesperrt bleibt, bis das Eingangssignal einen gegenüber der Schaltschwelle T1 höheren zweiten Schwellwert T2 erreicht hat.

Description

Beschreibung
Komparatorschaltung
Die Erfindung betrifft eine Komparatorschaltung.
Ko paratoren werden verwendet, um eine Eingangsgröße, beispielsweise eine Eingangsspannung, in einen logischen Zustand abzubilden. Unterschreitet die EingangsSpannung den Schwellwert des Komparators, so ist die AusgangsSpannung des Kompa- rators auf dem ersten logischen Pegel, z. B. L, liegt die Eingangsspannung über dem Schwellwert, so liegt die AusgangsSpannung auf dem zweiten logischen Pegel, z. B. H.
Ein Gütekriterium für Komparatoren ist die Genauigkeit, mit der eine bestimmte, festgelegte Schaltschwelle getroffen wird. In der Sensorik oder auch bei Komparatoren, die in pe- ripheren Schaltungsteilen eingesetzt werden, hat man oft das Problem, daß das Eingangssignal des Komparators mit Störungen oder Rauschen behaftet ist. Dies führt dazu, daß der Kompara- tor in schneller Folge zwischen den logischen Pegeln L und H hin und her schaltet. Dieses Signalprellen ist unerwünscht. Gerade dann, wenn man beispielsweise Ereignisse zählen will oder ausgehend von einem externen Signal einen Takt generieren will, muß Prellen vermieden werden.
Eine bekannte Abhilfemaßnahme ist, den Komparator mit einer Hysterese zu versehen. In diesem Falle liegt die Schwelle, die das Eingangssignal überwinden muß, für ein Umschalten von L auf H höher als für das Rückschalten von H auf L. Macht man den Abstand der Schaltschwellen größer als die Amplitude der zu erwartenden Störungen, so ist eine eindeutige Signalauswertung möglich. Die Störsicherheit geht allerdings auf Kosten der Genauigkeit der Schaltschwelle, da diese sich auf zwei Werte aufspaltet. Werden die Schaltschwellen so gewählt, daß der obere und der untere Wert jeweils symmetrisch zu der eigentlich gewünschten Schaltschwelle liegen, so hat man zwar insgesamt die kleinsten Abweichungen, aber nunmehr ist keine Schaltschwelle genau dort, wo sie eigentlich sein sollte. Dies spielt dann keine Rolle, wenn man nur Ereignisse zählen will. Wenn aber zusätzlich, beispielsweise in der Sensorik, eine genaue Positions- oder Zeitbestimmung gemacht werden soll, ist dieses Verhalten störend. Beispielsweise ist es bei Sensoren, die ein annähernd sinusförmiges Signal auszuwerten haben, beispielsweise bei Zahnradsensoren, aus Gründen der Genauigkeit vorteilhaft, im Signal Nulldurchgang zu schalten, während man aus Gründen der Störsicherheit in der Nähe der Signalkuppe schalten müßte.
Dementsprechend ist es Aufgabe der Erfindung, eine Komparatorschaltung anzugeben, die eine genaue, weitgehende hysteresefreie Schaltschwelle besitzt, aber auch eine Störsicherheit bietet, mit der störendes Prellen vermieden wird.
Diese Aufgabe wird mit einer Komparatorschaltung gelöst, die die im Patentanspruch 1 angegebenen Merkmale besitzt. Gemäß der Erfindung wird das unerwünschte Prellen dadurch vermieden, daß der Schaltungsausgang nach einem Umschalten vom ersten auf den zweiten logischen Pegel solange gegen ein Zurückschalten gesperrt bleibt bis das Eingangssignal einen gegenüber der Schaltschwelle Ti des ersten Komparators Kl höheren zweiten Schwellwert T2 erreicht hat. Die Schaltschwelle des Schaltungsausgangs wird durch die
Schaltschwelle Ti des ersten Komparators Kl bestimmt, die Schaltzeitpunkte sind aber abhängig davon, ob und wann das Eingangssignal den zweiten Schwellwert erreicht.
Weitere, vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Gemäß einer Ausgestaltung der Erfindung umfaßt die Überwachungsschaltung einen hysteresebehafteten zweiten Komparator K2, dessen Eingang mit dem Schaltungseingang E verbunden ist, sowie eine Logikschaltung LS. Diese ist so ausgeführt daß der Komparator Kl nur dann ein Signal abgeben kann, wenn das zugeführte Eingangssignal E hinreichend groß ist, um auch den hysteresebehafteten Komparator K2 zu schalten. Bei einem zu kleinen Eingangssignal wird das Ausgangssignal nicht umgeschaltet. Der Komparator K2 wirkt zwar nicht direkt auf den Ausgang selbst, er muß aber die Schaltung freigeben, damit der Komparator Kl wieder zurückschaltet und eine neue Ausgangsflanke bewirken kann.
Bei einer besonders vorteilhaften Ausgestaltung der Erfindung ist eine Reset-Schaltung vorgesehen, mit der die Komparatorschaltung in einen definierten Ausgangszustand gebracht werden kann, der unabhängig davon ist, welchen Schaltzustand die Komparatoren Kl, K2 beim Anlegen des Reset-Signals haben. Der Sinn dieser Reset-Schaltung liegt darin, daß das allererste Umschalten (die allererste Ausgangsflanke) des Komparators Kl nicht durch ein Reset-Ereignis bzw. durch das Reset-Ende definiert ist, sondern erst genau zu dem Zeitpunkt kommt, zu dem das Eingangssignal E zu einem Umschalten des Komparators Kl führen würde. Mit dem Reset-Signal wird einerseits das Ausgangssignal A der Komparatorschaltung in den L-Zustand gebracht, andererseits wird die Komparatorausgangsschaltung verriegelt. Die Freigabe erfolgt erst zu dem Zeitpunkt, wo der interne Komparatorausgang mit dem am Ausgang anliegenden Zustand übereinstimmt. Damit ist gewährleistet, daß die näch- ste Ausgangsflanke am Ausgang A der Komparatorschaltung auch auf einem Schalten des Komparators Kl beruht.
Ein weiterer Vorteil der Reset-Schaltung liegt darin, daß eine definierte Ausgangslage erreicht wird, bei der z. B. die Ausgangssignale der Komparatoren den Pegel L einnehmen; dies wirkt sich günstig auf den Stromverbrauch der Schaltung aus.
Im folgenden wird die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher er- läutert. Es zeigen
Fig. 1 eine erste Ausführungsform der erfindungsgemäßen Komparatorschaltung
Fig. 2 schematisch die Darstellung eines Eingangssignals E und der von diesem Eingangssignal ausgelösten Schaltvorgänge Fig. 3 eine zweite Ausführungsform, bei der die Komparatorschaltung mit einer Reset-Schaltung versehen ist.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der Erfindung. Der Eingang E der Schaltung wird den Eingängen von zwei Komparatoren Kl, K2 zugeführt. Der Komparator Kl besitzt im wesentlichen keine Hysterese, und er schaltet dann, wenn das Eingangssignal eine Schwelle Tα (siehe Fig. 2) überschreitet, von L auf H. Der Komparator K2 besitzt eine Hysterese. Er schaltet dann, wenn das Signal E eine Schwelle T2 überschreitet, von L auf H und dann, wenn das Signal E unter T3 abfällt, von H auf L. Die Ausgangssignale der Komparatoren Kl, K2 werden einer Logikschaltung LS zugeführt, die ihrerseits zwei Ausgänge besitzt, die der AusgangsSchaltung Fl zugeführt werden. Die Ausgangsschaltung Fl ist ein aus zwei NOR-Gattern Nl, N2 bestehendes Flip-Flop, das im Ruhezustand am Ausgang A den Signalpegel L besitzt. Die Logikschaltung LS besitzt zwei UND-Gatter Ul, U2. Das erste UND-Gatter Ul ist mit seinem Ausgang an den Setzeingang SI des Flip-Flops Fl geschaltet, das zweite UND-Gatter U2 mit seinem Ausgang an den Reset-Eingang Rl des Flip-Flops Fl . Der Ausgang des Komparators Kl ist mit dem ersten Eingang des UND-Gatters Ul verbunden und über ein erstes NICHT-Glied II mit dem ersten Eingang des UND-Gatters U2. Der Ausgang des Komparators K2 ist mit dem zweiten Eingang des zweiten UND- Gatters U2 über ein zweites NICHT-Glied 12 mit dem zweiten Eingang des ersten UND-Gatters Ul verbunden.
Der Ausgangszustand der Schaltung sei dadurch definiert, daß das Eingangssignal E=0 ist. In diesem Fall ist das Ausgangssignal der Komparatoren Kl und K2 jeweils L. Damit liegt an dem ersten Eingang des UND-Gatters Ul das Signal L an, und in Folge der Invertierung durch das NICHT-Glied 12 liegt an dessen zweiten Eingang das Signal H an. An dem ersten Eingang des zweiten UND-Gatters U2 liegt in Folge der Invertierung durch das NICHT-Glied II H an, an dem zweiten Eingang das Ausgangssignal des Komparators K2, welches den Wert L annimmt. Demzufolge liegt am Setzeingang SI des Flip-Flops Fl wie auch an dessem Rücksetzeingang Rl jeweils das Signal L an, und das Ausgangssignal A des Flip-Flops Fl ist ebenfalls L.
In Fig. 2 ist schematisch der Verlauf eines Eingangssignals E dargestellt. In dem Diagramm bezeichnet die Linie T2 die Schaltschwelle des Komparators Kl, die Linie T2 die Einschaltschwelle und T3 die Ausschaltschwelle des Komparators K2.
Entsprechend Fig. 2 steigt das Eingangssignal E vom Wert 0 auf den Schwellwert Ti des Komparators Kl an und erreicht diesen zum Zeitpunkt ti. Damit wird das Ausgangssignal von Kl zum Zeitpunkt ti zu H. Infolgedessen liegt zum Zeitpunkt ti an beiden Eingängen des UND-Gatters Ul das Signal H an, und das Ausgangssignal von Ul wechselt ebenfalls auf H. Da das Ausgangssignal des UND-Gatters Ul dem Setzeingang SI des Flip-Flops Fl zugeführt ist, wird dieses Flip-Flop gesetzt, und sein Ausgang nimmt im Zeitpunkt ti den Wert H an. Da das Eingangssignal E noch unterhalb der Einschaltschwelle des Komparators K2 liegt, bleibt dessen Ausgangssignal im Zeitpunkt ti auf L.
Das Signal E steigt weiter an und erreicht im Zeitpunkt t2 den Einschaltschwellwert T2 des Komparators K2. Dieser schaltet daher am Ausgang auf H. In Folge der Invertierung durch das NICHT-Glied 12 geht der zweite Eingang des ersten UND- Gatters Ul dadurch auf L, so daß das Ausgangssignal des UND- Gatters Ul ebenfalls auf L abfällt. Das Ausgangssignal H des Komparators Kl wird durch das NICHT-Glied II invertiert, so daß am ersten Eingang des UND-Gatters U2 das Signal L anliegt. Infolgedessen bleibt das Ausgangssignal des zweiten UND-Gatters auf L, und das Ausgangssignal des Flip-Flops Fl bleibt unverändert auf dem Wert H.
Im Zeitpunkt t3 sinkt das Eingangssignal unter den Schwellwert T2. Da der Komparator K2 aufgrund seiner Hysterese aber erst bei Unterschreiten des unteren Schwellwerts T3 am Ausgang auf L zurückfällt, ändert sich im Zeitpunkt t3 an den Schaltzuständen der Komparatoren Kl, K2 nichts, und der Aus- gang A des Flip-Flops Fl bleibt auf H.
Im Zeitpunkt t4 sinkt das Eingangssignal E unter den Schwellwert Ti des Komparators Kl ab. Dessen Ausgangssignal geht daher auf L zurück. Das Ausgangssignal des Komparators K2 bleibt jedoch auf H, da der Schwellwert T3 durch das Signal E noch nicht unterschritten ist. Demzufolge liegt an den Eingängen des ersten UND-Gatters Ul jeweils das Signal L an, und an den beiden Eingängen des zweiten UND-Gatters U2 jeweils das Signal H. Damit wird im Zeitpunkt t das Ausgangssignal des UND-Gatters U2 zu H, und das Flip-Flop Fl wird zurückgesetzt, sein Ausgang geht von H auf L zurück. Im Zeitpunkt t5 erreicht das Signal E wieder den Schwellwert Ti des Komparators Kl, so daß dessen Ausgangssignal auf H wechselt. In Folge der Invertierung durch das erste NICHT- Glied II wird dadurch der erste Eingang des zweiten UND- Gatters U2 auf den Wert L gesetzt. Damit bleibt der Ausgang des zweiten UND-Gatters ebenfalls auf L. Da weiterhin in Folge der Invertierung des AusgangsSignals von K2 durch das NICHT-Glied 12 der zweite Eingang des ersten UND-Gatters Ul auf L liegt, ist auch der am Setzeingang SI anliegende
Signalpegel L. Damit verharrt das Flip-Flop in dem bei t4 angenommenen Zustand, sein Ausgangssignal bleibt L. Im Zeitpunkt t6 sinkt das Eingangssignal E wieder unter den Pegel Tx ab, so daß das Ausgangssignal des Komparators Kl wieder zu L wird. Damit liegt an beiden Eingängen des ersten UND-Gatters das Signal L an, und dessen Ausgang ist ebenfalls L. Am zweiten UND-Gatter liegt in Folge der Invertierung durch das NICHT-Glied II dann an beiden Eingängen der Wert H an, so daß am Ausgang des zweiten UND-Gatters das Signal H erscheint und das Flip-Flop zurückgesetzt wird. Da es aber schon vorher den Pegel L an seinem Ausgang angenommen hatte, bleibt das Ausgangssignal A unverändert.
Im Zeitpunkt t7 sinkt das Eingangssignal E unter den Aus- schalt-Schwellwert T3 des Komparators K2 ab. Damit geht das Ausgangssignal von K2 auf L zurück. Beide Komparatoren haben in diesem Zustand das Ausgangssignal L, und demzufolge sind die Ausgangssignale der beiden UND-Gatter Ul und U2 jeweils L. Der Ausgang des Flip-Flops bleibt damit unverändert auf L. Im Zeitpunkt t8 erreicht das Eingangssignal E wieder den Aus- schalt-Schwellwert Tα des Komparators K2. Da dieser aber nicht bei T3, sondern erst bei T2 von L auf H schaltet, und bei diesem Eingangssignal der Komparator Kl ebenfalls am Ausgang L zeigt, tritt bei t8 keine Veränderung des Schaltzustandes ein.
Zum Zeitpunkt t9 erreicht das Eingangssignal E wieder die Einschaltschwelle Ti des Komparators Kl. Dessen Ausgangs- signal wechselt demzufolge von L auf H. Der Komparator K2 hat zu diesem Zeitpunkt das Ausgangssignal L. Dieses wird durch das zweite NICHT-Glied 12 invertiert, so daß im Zeitpunkt t9 an beiden Eingängen des ersten UND-Gatters Ul das Signal H anliegt. Damit wechselt zum Zeitpunkt t9 das Ausgangssignal des UND-Gatters Ul auf H, wodurch das Flip-Flop Fl gesetzt wird und dessen Ausgang A von L auf H wechselt. Im Zeitpunkt tι0 fällt das Eingangssignal E wieder unter den Schwellwert Ti des Komparators Kl, so daß dessen Ausgangssignal von H auf L wechselt. Demzufolge fällt der Ausgang des ersten UND-Gatters Ul von H auf L ab. In Folge der Invertierung des Ausgangssignals von Kl durch das NICHT-Glied II liegt am ersten Eingang des zweiten UND-Gatters U2 das Signal H an, und am zweiten Eingang das Ausgangssignal des Komparators K2, welches L ist. Damit ist das Ausgangssignal des UND- Gatters U2 L, und der Zustand des Flip-Flops Fl bleibt unverändert auf dem Wert H. Im Zeitpunkt tu erreicht das Eingangssignal E wieder die Schaltschwelle Tα des ersten Komparators Kl. Dessen Ausgangssignal wird daher zu H. Da das Ausgangssignal des Komparators K2 weiterhin auf L bleibt, wird das Ausgangssignal des ersten UND-Gatters Ul zu H, und das Ausgangssignal des zweiten UND-Gatters U2 bleibt auf L. Damit wird das Flip-Flop Fl gesetzt. Da es aber bereits bei t9 das Ausgangssignal H angenommen hatte, bleibt der Ausgangspegel des Flip-Flops Fl unverändert.
Die Schaltvorgänge, die zu den Zeitpunkten ti2 bis tπ ablaufen, entsprechen jenen der Zeitpunkte t2 bis t7 und brauchen daher nicht nochmals erläutert werden.
Anhand der Darstellung von Fig. 2 ist erkennbar, daß das
Flip-Flop Fl bei Überschreiten des Schwellwertes Ti des Komparators Kl gesetzt und nur dann zurückgesetzt wird, wenn der höhere, obere Schwellwert T2 von dem hysteresebehafteten Komparator überschritten worden ist. Wird dieser Schwellwert T2 nicht erreicht, erreicht der Komparator K2 an seinem Ausgang niemals den Wert H, und demzufolge kann der Rücksetz-Eingang Rl des Flip-Flops Fl nicht den für das Rücksetzen notwendigen Wert H annehmen.
Die Fig. 3 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Komparatorschaltung, bei der eine Reset-Schaltung RS vorgesehen ist. Die Reset-Schaltung besteht aus einem dritten UND-Gatter U3, dessen erster Eingang mit dem Ausgang des zweiten NOR-Gatters N2 des Flip-Flops Fl verbunden ist. Im Unterschied zu der Fig. 1 ist jedoch der zweite Eingang des ersten NOR-Gatters Nl nicht mehr direkt an den Ausgang des zweiten NOR-Gatters N2 angeschlossen, sondern an den Ausgang dieses dritten UND-Gatters U3. Der zweite Eingang des dritten UND-Gatters U3 ist über ein drittes ΝICHT-Glied 13 mit dem Reset-Eingangsanschluß C verbunden. Liegt an diesem Eingang C das Signal L an, so ist infolge der Invertierung durch das ΝICHT-Glied 13 das Eingangssignal am zweiten Ein- gang des UND-Gatters U3 auf dem Wert H. In diesem Fall hängt das Ausgangssignal A nur davon ab, ob das zweite NOR-Gatter N2 des Flip-Flops Fl an seinem Ausgang den Wert H oder L zeigt. Das bedeutet, daß dann, wenn der Reset-Eingang C auf L liegt, das um das dritte UND-Gatter U3 erweiterte Flip-Flop Fl genauso arbeitet wie das Flip-Flop Fl in Fig. 1. Wird an den Reset-Eingang C das Signal H angelegt, wird das Eingangssignal am zweiten Eingang von U3 zu L, und demzufolge wird der Ausgang A der Schaltung auf L gebracht.
Der Reset-Eingang C ist weiter mit dem Rücksetzeingang R2 eines zweiten Flip-Flops F2 verbunden, welches aus den NOR- Gattern N3, N4 besteht.
Die UND-Gatter Ul, U2 besitzen jeweils drei Eingänge. Die ersten beiden Eingänge sind genauso geschaltet wie in dem Ausführungsbeispiel von Fig. 1. Die dritten Eingänge sind beide mit dem Ausgang A2 des zweiten Flip-Flops F2 verbunden. Der Setzeingang S2 des Flip-Flops F2 ist mit dem Ausgang eines Antivalenzgliedes X verbunden. Der eine Eingang dieses Antivalenzgliedes ist mit dem Ausgang des NICHT-Gliedes II verbunden sowie mit dem ersten Eingang des zweiten Und-Gliedes U2. Der andere Eingang des Antivalenzgliedes X ist mit dem Ausgang A der Schaltung verbunden.
Um die Wirkungsweise der Reset-Schaltung zu beschreiben, wird im folgenden der Fall angenommen, daß der Komparator Kl das Ausgangssignal H hat, der Komparator K2 das Ausgangssignal L. Dies würde beispielsweise in der Fig. 2 dem Intervall zwi- sehen t9 und tι0 entsprechen.
Wird in diesem Fall an dem Reset-Eingang C das Signal H angelegt, wird der Ausgang A auf das Signal L zurückgesetzt. An dem Reset-Eingang des Flip-Flops F2 liegt das Signal H an. An dem ersten Eingang des Antivalenzgliedes liegt das durch II invertierte Ausgangssignal von Kl an, also das Signal L. An dem zweiten Eingang des Antivalenzgliedes liegt ebenfalls das Signal L an. Demzufolge ist das Ausgangssignal des Antivalenzgliedes X ebenfalls L. Infolgedessen wird das Flip-Flop F2 in den Grundzustand versetzt. Der Ausgang A2 des Flip- Flops F2 wird zu L. Demzufolge sperren die UND-Gatter Ul und U2 jeweils die Ausgangssignale der Komparatoren Kl, K2.
Wird jetzt das Reset-Signal zu L, so bleibt der Ausgang A auf dem Wert L, und das Flip-Flop Fl bleibt im Ausgangszustand. Das Flip-Flop F2 ändert seinen Zustand ebenfalls nicht, sein Ausgang A2 bleibt auf L. Die UND-Gatter Ul und U2 sperren somit nach wie vor die Ausgangssignale der Komparatoren Kl, K2.
Wenn aufgrund einer Änderung des Eingangssignals dann das Ausgangssignal von Kl den Wert L annimmt, d. h. die Lage, die dem Ausgangsszustand entspricht, so wird der eine Eingang des Antivalenzgliedes X zu H, der andere bleibt auf L. Dementsprechend nimmt das Ausgangssignal des Antivalenzgliedes X den Wert H an, so daß an den Setzeingang des Flip-Flops F2 H angelegt wird. F2 wird damit gesetzt, d. h. sein Ausgang wird H. Dadurch werden jeweils die beiden dritten Eingänge der
UND-Gatter Ul, U2 auf H gesetzt, so daß die Verriegelung der Signale von Kl, K2, die zuvor von der Reset-Schaltung bewirkt worden ist, wieder aufgehoben wird.
Die voranbeschriebenen Ausführungsbeispiele können auch mit invertierter Logik ausgeführt sein, bei denen die logischen Signale L und H gegeneinander vertauscht sind.

Claims

Patentansprüche
1. Komparatorschaltung mit einem Eingang E, einem Ausgang A und mit einem ersten Komparator Kl, der mit dem Eingang E verbunden ist und der bei Überschreiten eines ersten
Schwellwertes Tx durch das Eingangssignal an seinem Ausgang von einem ersten logischen Signal auf das zweite logische Signal umschaltet, wobei ein Umschalten des Ausgangs A von dem ersten logischen Signal auf das zweite logische Signal nur durch ein Umschalten des ersten Komparators Kl vom ersten auf das zweite logische Signal auslösbar ist, g e k e n n z e i c h n e t d u r c h eine Uberwachungsschaltung (K2, LS, Fl), die nach einem Umschalten des Ausgang A auf das zweite logische Signal dessen Umschaltung solange sperrt, bis das Eingangssignal einen gegenüber dem ersten Schwellwert T1 höheren zweiten Schwellwert T2 erreicht hat.
2. Komparatorschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Uberwachungsschaltung aufweist: einen mit dem Eingangsanschluß E verbundenen zweiten Komparator K2, der eine Schalthysterese aufweist mit einer Einschaltschwelle T2 und einer Ausschaltschwelle T3, wobei T2 > T3 ist, eine AusgangsSchaltung Fl, und eine Logikschaltung LS, die die Ausgangsanschlüsse der Komparatoren Kl, K2 derart mit der Ausgangsschaltung Fl verknüpft, daß bei Überschreiten des Schwellwertes Ti durch das Eingangssignal E die Ausgangsschaltung Fl das zweite logische Signal abgibt und diese so lange gegen eine Rückkehr auf das erste logische Signal gesperrt bleibt, bis das Eingangssignal E nach Überschreiten des Schwellwertes T2 wieder unter den Schwellwert Ti abgefallen ist.
3. Komparatorschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die Ausgangsschaltung Fl ein Flip-Flop mit einem Setzeingang SI, einem Rücksetzeingang Rl und einem Ausgang A ist.
4. Komparatorschaltung nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, daß die Logikschaltung LS ein erstes und ein zweites UND- Gatter Ul, U2 umfaßt, wobei ein erster Eingang des ersten UND-Gatters Ul mit dem Ausgang des Komparators Kl verbunden ist, ein zweiter Eingang des ersten UND-Gatters Ul mit dem Ausgang eines zweiten NICHT- Gliedes 12 verbunden ist, dessen Eingang am Ausgang des zweiten Komparators K2 angeschlossen ist, und wobei ein erster Eingang des zweiten UND-Gatters U2 mit dem Ausgang eines ersten NICHT-Gliedes II verbunden ist, dessen Eingang an den Ausgang des Komparators Kl angeschlossen ist, und der zweite Eingang des zweiten UND-Gatters U2 mit dem Ausgang des zweiten Komparators K2 verbunden ist.
5. Komparatorschaltung nach einem der Ansprüche 3 oder 4, d a d u r c h g e k e n n z e i c h n e t, daß das Flip-Flop Fl aus einem ersten und einem zweiten NOR- Gatter Nl, N2 aufgebaut ist, wobei jeweils der Ausgang des einen NOR-Gatters mit einem Eingang des anderen NOR-Gatters verbunden ist.
6. Komparatorschaltung nach einem der Ansprüche 2 bis 5, g e k e n n z e i c h n e t d u r c h eine Reset-Schaltung RS, mit welcher die Ausgangsschaltung Fl unabhängig vom Schaltungszustand der Komparatoren Kl, K2 in einen Ruhezustand rückführbar ist, in welchem das Signal am Ausgang A das erste logische Signal ist.
7. Komparatorschaltung nach einem der Ansprüche 3 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß die Reset-Schaltung die Eingänge des Flip-Flops Fl so lange verriegelt, bis beide Komparatoren Kl, K2 als Ausgangssignal das erste logische Signal aufweisen.
8. Komparatorschaltung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Reset-Schaltung aufweist: ein drittes UND-Gatter U3, dessen einer Eingang mit dem
Ausgang des zweiten NOR-Gatters N2 des Flip-Flop Fl und dessen anderer Eingang mit dem Ausgang eines dritten NICHT- Gliedes 13 verbunden ist, dessen Eingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist, wobei der Ausgang des dritten UND-Gatters U3 mit einem Eingang des ersten NOR-Gatters Nl des Flip-Flops Fl verbunden ist, ein zweites Flip-Flop F2, dessen Rücksetzeingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist und dessen Ausgang A2 mit einem dritten Eingang des ersten UND- Gatters Ul und einem dritten Eingang des zweiten UND-Gatters U2 verbunden ist, ein Antivalenzglied X, dessen Ausgang mit dem Setzeingang S2 des zweiten Flip-Flops F2 verbunden ist, wobei der erste Eingang des Antivalenzgliedes X mit dem Ausgang des ersten NICHT-Gliedes II und mit dem zweiten Eingang des zweiten UND- Gatters U2 verbunden ist, und der zweite Eingang des Antivalenzgliedes X mit dem Ausgang des dritten UND-Gatters U3 verbunden ist.
9. Komparatorschaltung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß die Schwellwerte der Komparatoren Kl, K2 so gewählt sind,
10. Komparatorschaltung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, daß das erste logische Signal L und das zweite logische Signal H ist.
EP00910517A 1999-02-08 2000-02-01 Komparatorschaltung Ceased EP1151538A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19905053A DE19905053C2 (de) 1999-02-08 1999-02-08 Komparatorschaltung
DE19905053 1999-02-08
PCT/DE2000/000306 WO2000048315A1 (de) 1999-02-08 2000-02-01 Komparatorschaltung

Publications (1)

Publication Number Publication Date
EP1151538A1 true EP1151538A1 (de) 2001-11-07

Family

ID=7896771

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00910517A Ceased EP1151538A1 (de) 1999-02-08 2000-02-01 Komparatorschaltung

Country Status (7)

Country Link
US (1) US6404242B2 (de)
EP (1) EP1151538A1 (de)
JP (1) JP2002537547A (de)
KR (1) KR20010101841A (de)
CN (1) CN1346542A (de)
DE (1) DE19905053C2 (de)
WO (1) WO2000048315A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130340B1 (en) * 2000-10-27 2006-10-31 Sun Microsystems, Inc. Noise margin self-diagnostic receiver logic
DE102012015945A1 (de) * 2012-08-09 2014-05-15 Infineon Technologies Ag Komparatorschaltung mit einer versteckten Hysterese
CN112217497B (zh) * 2017-11-16 2023-10-10 深圳市盛装科技有限公司 一种连续干扰脉冲过滤电路
JP7080098B2 (ja) * 2018-04-24 2022-06-03 エイブリック株式会社 ゼロクロス検出回路およびセンサ装置
JP7103836B2 (ja) * 2018-04-24 2022-07-20 エイブリック株式会社 ゼロクロス検出回路およびセンサ装置
CN113395075A (zh) * 2021-07-08 2021-09-14 成都智明达电子股份有限公司 一种双门限防抖动快速响应的扩展agc动态电路
JP2023076960A (ja) * 2021-11-24 2023-06-05 エイブリック株式会社 シュミット回路。

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976949A (en) * 1975-01-13 1976-08-24 Motorola, Inc. Edge sensitive set-reset flip flop
GB1523883A (en) * 1975-03-26 1978-09-06 Micro Consultants Ltd Data carrying waveform correction
DE2522463C3 (de) * 1975-05-16 1987-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schmittrigger mit zwei Differenzverstärkern
US4418332A (en) * 1981-06-24 1983-11-29 Harris Corporation Noise insensitive comparator
CA1203290A (en) * 1982-04-28 1986-04-15 Yoshio Shimizu Signal comparing circuit
US4529892A (en) * 1982-11-23 1985-07-16 Rca Corporation Detection circuitry with multiple overlapping thresholds
JPS60113514A (ja) * 1983-11-25 1985-06-20 Oki Electric Ind Co Ltd コンパレ−タのオフセツト補正方法
DE3837821A1 (de) 1988-11-08 1990-05-10 Asea Brown Boveri Cmos-praezisions-schmitt-trigger
IT1228028B (it) * 1988-12-15 1991-05-27 Sgs Thomson Microelectronics Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte
NL8902225A (nl) * 1989-09-05 1991-04-02 Philips Nv Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling.
US5436582A (en) * 1991-02-18 1995-07-25 Matsushita Electric Industrial Co., Ltd. Comparator device for selecting received signals
DE4215423A1 (de) * 1992-05-11 1993-11-18 Sgs Thomson Microelectronics Schmitt-Trigger
ES2096799T3 (es) * 1992-05-15 1997-03-16 Thomson Brandt Gmbh Disposicion de circuito para generar señales rectangulares.
DE4221113C1 (de) * 1992-06-26 1993-12-09 Sick Optik Elektronik Erwin Komparatorschaltung zur Auslösung eines Schaltvorganges beim Durchgang eines veränderlichen Meßsignals durch eine Schaltschwelle
US5570052A (en) * 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0048315A1 *

Also Published As

Publication number Publication date
CN1346542A (zh) 2002-04-24
DE19905053A1 (de) 2000-09-07
WO2000048315A1 (de) 2000-08-17
US6404242B2 (en) 2002-06-11
DE19905053C2 (de) 2003-05-08
US20020017928A1 (en) 2002-02-14
KR20010101841A (ko) 2001-11-14
JP2002537547A (ja) 2002-11-05

Similar Documents

Publication Publication Date Title
DE3708499C2 (de)
DE2415365B2 (de) Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse
CH620557A5 (de)
EP1151538A1 (de) Komparatorschaltung
EP0328093A2 (de) Gray-Code-Wandler mit Fehlersignal
DE10000758C2 (de) Impulserzeuger
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
EP0855798B1 (de) Schaltungsanordnung zum Erzeugen eines Ausgangssignals
DE2608741A1 (de) Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal
DE10134215A1 (de) Verfahren zum Umschalten von einem ersten Betriebszustand einer integrierten Schaltung zu einem zweiten Betriebszustand der integrierten Schaltung
DE10223514B4 (de) Komparatorschaltung
EP1012973B1 (de) Digitale schaltung mit einer filtereinheit zur unterdrückung von störimpulsen
DE2722981B2 (de) Digitales Filter für binäre Signale
DE2449341C3 (de) Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals
EP0757254A2 (de) Integrierte Schaltung
DE69006271T2 (de) Vorrichtung zum Empfang von über zwei kapazitiv gekoppelte Leitungen durchgehenden Informationen, insbesondere für Kraftfahrzeuge.
DE2533427C3 (de) Schaltungsanordnung zur Verzögerung von Impulsen
DE2842279A1 (de) Schaltungsanordnung zur bestimmung der gegenseitigen phasenlage zweier zueinander in beziehung zu setzender flanken zweier signale oder impulse
EP1112618B1 (de) Digitale schaltung
DE10117383B4 (de) Schaltungsanordnung
DE2327671C3 (de) Schaltungsanordnung zur Unterdruckung von Storimpulsen
DE1549464A1 (de) Digitales adaptives Speicherelement
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
EP0762650B1 (de) Schaltungsanordnung zum Erzeugen eines binären Ausgangssignals
DE1299705C2 (de) Aus logischen Schaltungen aufgebautes T-Flip-Flop

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010807

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20020130

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20020726