DE19905053A1 - Komparatorschaltung - Google Patents
KomparatorschaltungInfo
- Publication number
- DE19905053A1 DE19905053A1 DE19905053A DE19905053A DE19905053A1 DE 19905053 A1 DE19905053 A1 DE 19905053A1 DE 19905053 A DE19905053 A DE 19905053A DE 19905053 A DE19905053 A DE 19905053A DE 19905053 A1 DE19905053 A1 DE 19905053A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- gate
- signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Die Erfindung betrifft eine Komparatorschaltung, mit einem Komparator, der eine Schaltschwelle T¶1¶ besitzt. Ein unerwünschtes Signalprellen am Ausgang, das durch Störungen des Eingangssignals verursacht wird, wird durch eine Überwachungsschaltung unterdrückt, die dafür sorgt, daß der Schaltungsausgang nach einem Umschalten auf einen anderen logischen Pegel solange gegen ein Zurückschalten gesperrt bleibt, bis das Eingangssignal einen gegenüber der Schaltwelle T¶1¶ höheren zweiten Schwellwert T¶2¶ erreicht hat.
Description
Die Erfindung betrifft eine Komparatorschaltung.
Komparatoren werden verwendet, um eine Eingangsgröße, bei
spielsweise eine Eingangsspannung, in einen logischen Zustand
abzubilden. Unterschreitet die Eingangsspannung den Schwell
wert des Komparators, so ist die Ausgangsspannung des Kompa
rators auf dem ersten logischen Pegel, z. B. L, liegt die
Eingangsspannung über dem Schwellwert, so liegt die
Ausgangsspannung auf dem zweiten logischen Pegel, z. B. H.
Ein Gütekriterium für Komparatoren ist die Genauigkeit, mit
der eine bestimmte, festgelegte Schaltschwelle getroffen
wird. In der Sensorik oder auch bei Komparatoren, die in pe
ripheren Schaltungsteilen eingesetzt werden, hat man oft das
Problem, daß das Eingangssignal des Komparators mit Störungen
oder Rauschen behaftet ist. Dies führt dazu, daß der Kompara
tor in schneller Folge zwischen den logischen Pegeln L und H
hin und her schaltet. Dieses Signalprellen ist unerwünscht.
Gerade dann, wenn man beispielsweise Ereignisse zählen will
oder ausgehend von einem externen Signal einen Takt
generieren will, muß Prellen vermieden werden.
Eine bekannte Abhilfemaßnahme ist, den Komparator mit einer
Hysterese zu versehen. In diesem Falle liegt die Schwelle,
die das Eingangssignal überwinden muß, für ein Umschalten von
L auf H höher als für das Rückschalten von H auf L. Macht man
den Abstand der Schaltschwellen größer als die Amplitude der
zu erwartenden Störungen, so ist eine eindeutige Signalaus
wertung möglich. Die Störsicherheit geht allerdings auf Ko
sten der Genauigkeit der Schaltschwelle, da diese sich auf
zwei Werte aufspaltet. Werden die Schaltschwellen so gewählt,
daß der obere und der untere Wert jeweils symmetrisch zu der
eigentlich gewünschten Schaltschwelle liegen, so hat man zwar
insgesamt die kleinsten Abweichungen, aber nunmehr ist keine
Schaltschwelle genau dort, wo sie eigentlich sein sollte.
Dies spielt dann keine Rolle, wenn man nur Ereignisse zählen
will. Wenn aber zusätzlich, beispielsweise in der Sensorik,
eine genaue Positions- oder Zeitbestimmung gemacht werden
soll, ist dieses Verhalten störend. Beispielsweise ist es bei
Sensoren, die ein annähernd sinusförmiges Signal auszuwerten
haben, beispielsweise bei Zahnradsensoren, aus Gründen der
Genauigkeit vorteilhaft, im Signal Nulldurchgang zu schalten,
während man aus Gründen der Störsicherheit in der Nähe der
Signalkuppe schalten müßte.
Dementsprechend ist es Aufgabe der Erfindung, eine Kompara
torschaltung anzugeben, die eine genaue, weitgehende hystere
sefreie Schaltschwelle besitzt, aber auch eine Störsicherheit
bietet, mit der störendes Prellen vermieden wird.
Diese Aufgabe wird mit einer Komparatorschaltung gelöst, die
die im Patentanspruch 1 angegebenen Merkmale besitzt. Gemäß
der Erfindung wird das unerwünschte Prellen dadurch
vermieden, daß der Schaltungsausgang nach einem Umschalten
vom ersten auf den zweiten logischen Pegel solange gegen ein
Zurückschalten gesperrt bleibt bis das Eingangssignal einen
gegenüber der Schaltschwelle T1 des ersten Komparators K1
höheren zweiten Schwellwert T2 erreicht hat. Die
Schaltschwelle des Schaltungsausgangs wird durch die
Schaltschwelle T1 des ersten Komparators K1 bestimmt, die
Schaltzeitpunkte sind aber abhängig davon, ob und wann das
Eingangssignal den zweiten Schwellwert erreicht.
Weitere, vorteilhafte Ausgestaltungen der Erfindung ergeben
sich aus den Unteransprüchen.
Gemäß einer Ausgestaltung der Erfindung umfaßt die
Überwachungsschaltung einen hysteresebehafteten zweiten
Komparator K2, dessen Eingang mit dem Schaltungseingang E
verbunden ist, sowie eine Logikschaltung LS. Diese ist so
ausgeführt daß der Komparator K1 nur dann ein Signal abgeben
kann, wenn das zugeführte Eingangssignal E hinreichend groß
ist, um auch den hysteresebehafteten Komparator K2 zu
schalten. Bei einem zu kleinen Eingangssignal wird das
Ausgangssignal nicht umgeschaltet. Der Komparator K2 wirkt
zwar nicht direkt auf den Ausgang selbst, er muß aber die
Schaltung freigeben, damit der Komparator K1 wieder zurück
schaltet und eine neue Ausgangsflanke bewirken kann.
Bei einer besonders vorteilhaften Ausgestaltung der Erfindung
ist eine Reset-Schaltung vorgesehen, mit der die Komparator
schaltung in einen definierten Ausgangszustand gebracht wer
den kann, der unabhängig davon ist, welchen Schaltzustand die
Komparatoren K1, K2 beim Anlegen des Reset-Signals haben. Der
Sinn dieser Reset-Schaltung liegt darin, daß das allererste
Umschalten (die allererste Ausgangsflanke) des Komparators K1
nicht durch ein Reset-Ereignis bzw. durch das Reset-Ende de
finiert ist, sondern erst genau zu dem Zeitpunkt kommt, zu
dem das Eingangssignal E zu einem Umschalten des Komparators
K1 führen würde. Mit dem Reset-Signal wird einerseits das
Ausgangssignal A der Komparatorschaltung in den L-Zustand ge
bracht, andererseits wird die Komparatorausgangsschaltung
verriegelt. Die Freigabe erfolgt erst zu dem Zeitpunkt, wo
der interne Komparatorausgang mit dem am Ausgang anliegenden
Zustand übereinstimmt. Damit ist gewährleistet, daß die näch
ste Ausgangsflanke am Ausgang A der Komparatorschaltung auch
auf einem Schalten des Komparators K1 beruht.
Ein weiterer Vorteil der Reset-Schaltung liegt darin, daß
eine definierte Ausgangslage erreicht wird, bei der z. B. die
Ausgangssignale der Komparatoren den Pegel L einnehmen; dies
wirkt sich günstig auf den Stromverbrauch der Schaltung aus.
Im folgenden wird die Erfindung anhand der in den Figuren
dargestellten Ausführungsbeispiele beschrieben und näher er
läutert.
Es zeigen
Fig. 1 eine erste Ausführungsform der erfindungsgemäßen Kom
paratorschaltung,
Fig. 2 schematisch die Darstellung eines Eingangssignals E
und der von diesem Eingangssignal ausgelösten Schaltvorgänge,
Fig. 3 eine zweite Ausführungsform, bei der die Komparator
schaltung mit einer Reset-Schaltung versehen ist.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der Erfindung.
Der Eingang E der Schaltung wird den Eingängen von zwei Kom
paratoren K1, K2 zugeführt. Der Komparator K1 besitzt im we
sentlichen keine Hysterese, und er schaltet dann, wenn das
Eingangssignal eine Schwelle T1 (siehe Fig. 2) überschreitet,
von L auf H. Der Komparator K2 besitzt eine Hysterese. Er
schaltet dann, wenn das Signal E eine Schwelle T2
überschreitet, von L auf H und dann, wenn das Signal E unter
T3 abfällt, von H auf L. Die Ausgangssignale der Komparatoren
K1, K2 werden einer Logikschaltung LS zugeführt, die
ihrerseits zwei Ausgänge besitzt, die der Ausgangsschaltung
F1 zugeführt werden. Die Ausgangsschaltung F1 ist ein aus
zwei NOR-Gattern N1, N2 bestehendes Flip-Flop, das im
Ruhezustand am Ausgang A den Signalpegel L besitzt. Die
Logikschaltung L5 besitzt zwei UND-Gatter U1, U2. Das erste
UND-Gatter U1 ist mit seinem Ausgang an den Setzeingang S1
des Flip-Flops F1 geschaltet, das zweite UND-Gatter U2 mit
seinem Ausgang an den Reset-Eingang R1 des Flip-Flops F1. Der
Ausgang des Komparators K1 ist mit dem ersten Eingang des
UND-Gatters U1 verbunden und über ein erstes NICHT-Glied I1
mit dem ersten Eingang des UND-Gatters U2. Der Ausgang des
Komparators K2 ist mit dem zweiten Eingang des zweiten UND-
Gatters U2 über ein zweites NICHT-Glied I2 mit dem zweiten
Eingang des ersten UND-Gatters U1 verbunden.
Der Ausgangszustand der Schaltung sei dadurch definiert, daß
das Eingangssignal E = 0 ist. In diesem Fall ist das Ausgangs
signal der Komparatoren K1 und K2 jeweils L. Damit liegt an
dem ersten Eingang des UND-Gatters U1 das Signal L an, und in
Folge der Invertierung durch das NICHT-Glied I2 liegt an
dessen zweiten Eingang das Signal H an. An dem ersten Eingang
des zweiten UND-Gatters U2 liegt in Folge der Invertierung
durch das NICHT-Glied I1 H an, an dem zweiten Eingang das
Ausgangssignal des Komparators K2, welches den Wert L
annimmt. Demzufolge liegt am Setzeingang S1 des Flip-Flops F1
wie auch an dessem Rücksetzeingang R1 jeweils das Signal L
an, und das Ausgangssignal A des Flip-Flops F1 ist ebenfalls
L.
In Fig. 2 ist schematisch der Verlauf eines Eingangssignals E
dargestellt. In dem Diagramm bezeichnet die Linie T1 die
Schaltschwelle des Komparators K1, die Linie T2 die Ein
schaltschwelle und T3 die Ausschaltschwelle des Komparators
K2.
Entsprechend Fig. 2 steigt das Eingangssignal E vom Wert 0
auf den Schwellwert T1 des Komparators K1 an und erreicht
diesen zum Zeitpunkt t1. Damit wird das Ausgangssignal von K1
zum Zeitpunkt t1 zu H. Infolgedessen liegt zum Zeitpunkt t1
an beiden Eingängen des UND-Gatters U1 das Signal H an, und
das Ausgangssignal von U1 wechselt ebenfalls auf H. Da das
Ausgangssignal des UND-Gatters U1 dem Setzeingang S1 des
Flip-Flops F1 zugeführt ist, wird dieses Flip-Flop gesetzt,
und sein Ausgang nimmt im Zeitpunkt t1 den Wert H an. Da das
Eingangssignal E noch unterhalb der Einschaltschwelle des
Komparators K2 liegt, bleibt dessen Ausgangssignal im
Zeitpunkt t1 auf L.
Das Signal E steigt weiter an und erreicht im Zeitpunkt t2
den Einschaltschwellwert T2 des Komparators K2. Dieser schal
tet daher am Ausgang auf H. In Folge der Invertierung durch
das NICHT-Glied I2 geht der zweite Eingang des ersten UND-
Gatters U1 dadurch auf L, so daß das Ausgangssignal des UND-
Gatters U1 ebenfalls auf L abfällt. Das Ausgangssignal H des
Komparators K1 wird durch das NICHT-Glied I1 invertiert, so
daß am ersten Eingang des UND-Gatters U2 das Signal L
anliegt. Infolgedessen bleibt das Ausgangssignal des zweiten
UND-Gatters auf L, und das Ausgangssignal des Flip-Flops F1
bleibt unverändert auf dem Wert H.
Im Zeitpunkt t3 sinkt das Eingangssignal unter den Schwell
wert T2. Da der Komparator K2 aufgrund seiner Hysterese aber
erst bei Unterschreiten des unteren Schwellwerts T3 am Aus
gang auf L zurückfällt, ändert sich im Zeitpunkt t3 an den
Schaltzuständen der Komparatoren K1, K2 nichts, und der Aus
gang A des Flip-Flops F1 bleibt auf H.
Im Zeitpunkt t4 sinkt das Eingangssignal E unter den Schwell
wert T1 des Komparators K1 ab. Dessen Ausgangssignal geht da
her auf L zurück. Das Ausgangssignal des Komparators K2
bleibt jedoch auf H, da der Schwellwert T3 durch das Signal E
noch nicht unterschritten ist. Demzufolge liegt an den Ein
gängen des ersten UND-Gatters U1 jeweils das Signal L an, und
an den beiden Eingängen des zweiten UND-Gatters U2 jeweils
das Signal H. Damit wird im Zeitpunkt t4 das Ausgangssignal
des UND-Gatters U2 zu H, und das Flip-Flop F1 wird zurückge
setzt, sein Ausgang geht von H auf L zurück.
Im Zeitpunkt t5 erreicht das Signal E wieder den Schwellwert
T1 des Komparators K1, so daß dessen Ausgangssignal auf H
wechselt. In Folge der Invertierung durch das erste NICHT-
Glied I1 wird dadurch der erste Eingang des zweiten UND-
Gatters U2 auf den Wert L gesetzt. Damit bleibt der Ausgang
des zweiten UND-Gatters ebenfalls auf L. Da weiterhin in
Folge der Invertierung des Ausgangssignals von K2 durch das
NICHT-Glied I2 der zweite Eingang des ersten UND-Gatters U1
auf L liegt, ist auch der am Setzeingang S1 anliegende
Signalpegel L. Damit verharrt das Flip-Flop in dem bei t4
angenommenen Zustand, sein Ausgangssignal bleibt L.
Im Zeitpunkt t6 sinkt das Eingangssignal E wieder unter den
Pegel T1 ab, so daß das Ausgangssignal des Komparators K1
wieder zu L wird. Damit liegt an beiden Eingängen des ersten
UND-Gatters das Signal L an, und dessen Ausgang ist ebenfalls
L. Am zweiten UND-Gatter liegt in Folge der Invertierung
durch das NICHT-Glied I1 dann an beiden Eingängen der Wert H
an, so daß am Ausgang des zweiten UND-Gatters das Signal H
erscheint und das Flip-Flop zurückgesetzt wird. Da es aber
schon vorher den Pegel L an seinem Ausgang angenommen hatte,
bleibt das Ausgangssignal A unverändert.
Im Zeitpunkt t7 sinkt das Eingangssignal E unter den Aus
schalt-Schwellwert T3 des Komparators K2 ab. Damit geht das
Ausgangssignal von K2 auf L zurück. Beide Komparatoren haben
in diesem Zustand das Ausgangssignal L, und demzufolge sind
die Ausgangssignale der beiden UND-Gatter U1 und U2 jeweils
L. Der Ausgang des Flip-Flops bleibt damit unverändert auf L.
Im Zeitpunkt t8 erreicht das Eingangssignal E wieder den Aus
schalt-Schwellwert T1 des Komparators K2. Da dieser aber
nicht bei T3, sondern erst bei T2 von L auf H schaltet, und
bei diesem Eingangssignal der Komparator K1 ebenfalls am Aus
gang L zeigt, tritt bei t8 keine Veränderung des Schaltzu
standes ein.
Zum Zeitpunkt t9 erreicht das Eingangssignal E wieder die
Einschaltschwelle T1 des Komparators K1. Dessen Ausgangs
signal wechselt demzufolge von L auf H. Der Komparator K2 hat
zu diesem Zeitpunkt das Ausgangssignal L. Dieses wird durch
das zweite NICHT-Glied I2 invertiert, so daß im Zeitpunkt t9
an beiden Eingängen des ersten UND-Gatters U1 das Signal H
anliegt. Damit wechselt zum Zeitpunkt t9 das Ausgangssignal
des UND-Gatters U1 auf H, wodurch das Flip-Flop F1 gesetzt
wird und dessen Ausgang A von L auf H wechselt.
Im Zeitpunkt t10 fällt das Eingangssignal E wieder unter den
Schwellwert T1 des Komparators K1, so daß dessen Ausgangs
signal von H auf L wechselt. Demzufolge fällt der Ausgang des
ersten UND-Gatters U1 von H auf L ab. In Folge der Invertie
rung des Ausgangssignals von K1 durch das NICHT-Glied I1
liegt am ersten Eingang des zweiten UND-Gatters U2 das Signal
H an, und am zweiten Eingang das Ausgangssignal des Kompara
tors K2, welches L ist. Damit ist das Ausgangssignal des UND-
Gatters U2 L, und der Zustand des Flip-Flops F1 bleibt unver
ändert auf dem Wert H.
Im Zeitpunkt t11 erreicht das Eingangssignal E wieder die
Schaltschwelle T1 des ersten Komparators K1. Dessen
Ausgangssignal wird daher zu H. Da das Ausgangssignal des
Komparators K2 weiterhin auf L bleibt, wird das
Ausgangssignal des ersten UND-Gatters U1 zu H, und das
Ausgangssignal des zweiten UND-Gatters U2 bleibt auf L. Damit
wird das Flip-Flop F1 gesetzt. Da es aber bereits bei t9 das
Ausgangssignal H angenommen hatte, bleibt der Ausgangspegel
des Flip-Flops F1 unverändert.
Die Schaltvorgänge, die zu den Zeitpunkten t12 bis t17 ablau
fen, entsprechen jenen der Zeitpunkte t2 bis t7 und brauchen
daher nicht nochmals erläutert werden.
Anhand der Darstellung von Fig. 2 ist erkennbar, daß das
Flip-Flop F1 bei Überschreiten des Schwellwertes T1 des Kom
parators K1 gesetzt und nur dann zurückgesetzt wird, wenn der
höhere, obere Schwellwert T2 von dem hysteresebehafteten Kom
parator überschritten worden ist. Wird dieser Schwellwert T2
nicht erreicht, erreicht der Komparator K2 an seinem Ausgang
niemals den Wert H, und demzufolge kann der Rücksetz-Eingang
R1 des Flip-Flops F1 nicht den für das Rücksetzen notwendigen
Wert H annehmen.
Die Fig. 3 zeigt ein weiteres Ausführungsbeispiel der erfin
dungsgemäßen Komparatorschaltung, bei der eine Reset-Schal
tung R5 vorgesehen ist. Die Reset-Schaltung besteht aus einem
dritten UND-Gatter U3, dessen erster Eingang mit dem Ausgang
des zweiten NOR-Gatters N2 des Flip-Flops F1 verbunden ist.
Im Unterschied zu der Fig. 1 ist jedoch der zweite Eingang
des ersten NOR-Gatters N1 nicht mehr direkt an den Ausgang
des zweiten NOR-Gatters N2 angeschlossen, sondern an den Aus
gang dieses dritten UND-Gatters U3. Der zweite Eingang des
dritten UND-Gatters U3 ist über ein drittes NICHT-Glied I3
mit dem Reset-Eingangsanschluß C verbunden. Liegt an diesem
Eingang C das Signal L an, so ist infolge der Invertierung
durch das NICHT-Glied I3 das Eingangssignal am zweiten Ein
gang des UND-Gatters U3 auf dem Wert H. In diesem Fall hängt
das Ausgangssignal A nur davon ab, ob das zweite NOR-Gatter
N2 des Flip-Flops F1 an seinem Ausgang den Wert H oder L
zeigt. Das bedeutet, daß dann, wenn der Reset-Eingang C auf L
liegt, das um das dritte UND-Gatter U3 erweiterte Flip-Flop
F1 genauso arbeitet wie das Flip-Flop F1 in Fig. 1. Wird an
den Reset-Eingang C das Signal H angelegt, wird das Eingangs
signal am zweiten Eingang von U3 zu L, und demzufolge wird
der Ausgang A der Schaltung auf L gebracht.
Der Reset-Eingang C ist weiter mit dem Rücksetzeingang R2
eines zweiten Flip-Flops F2 verbunden, welches aus den NOR-
Gattern N3, N4 besteht.
Die UND-Gatter U1, U2 besitzen jeweils drei Eingänge. Die er
sten beiden Eingänge sind genauso geschaltet wie in dem Aus
führungsbeispiel von Fig. 1. Die dritten Eingänge sind beide
mit dem Ausgang A2 des zweiten Flip-Flops F2 verbunden. Der
Setzeingang S2 des Flip-Flops F2 ist mit dem Ausgang eines
Antivalenzgliedes X verbunden. Der eine Eingang dieses Anti
valenzgliedes ist mit dem Ausgang des NICHT-Gliedes I1 ver
bunden sowie mit dem ersten Eingang des zweiten Und-Gliedes
U2. Der andere Eingang des Antivalenzgliedes X ist mit dem
Ausgang A der Schaltung verbunden.
Um die Wirkungsweise der Reset-Schaltung zu beschreiben, wird
im folgenden der Fall angenommen, daß der Komparator K1 das
Ausgangssignal H hat, der Komparator K2 das Ausgangssignal L.
Dies würde beispielsweise in der Fig. 2 dem Intervall zwi
schen t9 und t10 entsprechen.
Wird in diesem Fall an dem Reset-Eingang C das Signal H ange
legt, wird der Ausgang A auf das Signal L zurückgesetzt. An
dem Reset-Eingang des Flip-Flops F2 liegt das Signal H an. An
dem ersten Eingang des Antivalenzgliedes liegt das durch 11
invertierte Ausgangssignal von K1 an, also das Signal L. An
dem zweiten Eingang des Antivalenzgliedes liegt ebenfalls das
Signal L an. Demzufolge ist das Ausgangssignal des Antiva
lenzgliedes X ebenfalls L. Infolgedessen wird das Flip-Flop
F2 in den Grundzustand versetzt. Der Ausgang A2 des Flip-
Flops F2 wird zu L. Demzufolge sperren die UND-Gatter U1 und
U2 jeweils die Ausgangssignale der Komparatoren K1, K2.
Wird jetzt das Reset-Signal zu L, so bleibt der Ausgang A auf
dem Wert L, und das Flip-Flop F1 bleibt im Ausgangszustand.
Das Flip-Flop F2 ändert seinen Zustand ebenfalls nicht, sein
Ausgang A2 bleibt auf L. Die UND-Gatter U1 und U2 sperren so
mit nach wie vor die Ausgangssignale der Komparatoren K1, K2.
Wenn aufgrund einer Änderung des Eingangssignals dann das
Ausgangssignal von K1 den Wert L annimmt, d. h. die Lage, die
dem Ausgangsszustand entspricht, so wird der eine Eingang des
Antivalenzgliedes X zu H, der andere bleibt auf L. Dement
sprechend nimmt das Ausgangssignal des Antivalenzgliedes X
den Wert H an, so daß an den Setzeingang des Flip-Flops F2 H
angelegt wird. F2 wird damit gesetzt, d. h. sein Ausgang wird
H. Dadurch werden jeweils die beiden dritten Eingänge der
UND-Gatter U1, U2 auf H gesetzt, so daß die Verriegelung der
Signale von K1, K2, die zuvor von der Reset-Schaltung bewirkt
worden ist, wieder aufgehoben wird.
Die voranbeschriebenen Ausführungsbeispiele können auch mit
invertierter Logik ausgeführt sein, bei denen die logischen
Signale L und H gegeneinander vertauscht sind.
A Ausgang der Komparatorschaltung
C Eingangsanschluß für das Reset-Signal
E Eingang der Komparatorschaltung
F1 erstes Flip-Flop
F2 zweites Flip-Flop
I1 erstes NICHT-Glied
I2 zweites NICHT-Glied
I3 drittes NICHT-Glied
K1 erster Komparator
K2 Zweiter Komparator
LS Logikschaltung
N1 erstes NOR-Gatter
N2 zweites NOR-Gatter
N3 drittes NOR-Gatter
N4 viertes NOR-Gatter
R1 Rücksetzeingang des ersten Flip-Flops
R2 Rücksetzeingang des zweiten Flip-Flops
RS Reset-Schaltung
S1 Setzeingang des ersten Flip-Flops
S2 Setzeingang des zweiten Flip-Flops
T1
C Eingangsanschluß für das Reset-Signal
E Eingang der Komparatorschaltung
F1 erstes Flip-Flop
F2 zweites Flip-Flop
I1 erstes NICHT-Glied
I2 zweites NICHT-Glied
I3 drittes NICHT-Glied
K1 erster Komparator
K2 Zweiter Komparator
LS Logikschaltung
N1 erstes NOR-Gatter
N2 zweites NOR-Gatter
N3 drittes NOR-Gatter
N4 viertes NOR-Gatter
R1 Rücksetzeingang des ersten Flip-Flops
R2 Rücksetzeingang des zweiten Flip-Flops
RS Reset-Schaltung
S1 Setzeingang des ersten Flip-Flops
S2 Setzeingang des zweiten Flip-Flops
T1
erster Schwellwert
T2
T2
zweiter Schwellwert
T3
T3
dritter Schwellwert
U1 erstes UND-Gatter
U2 zweites UND-Gatter
U3 drittes UND-Gatter
X Antivalenzglied
U1 erstes UND-Gatter
U2 zweites UND-Gatter
U3 drittes UND-Gatter
X Antivalenzglied
Claims (10)
1. Komparatorschaltung mit einem Eingang E, einem Ausgang A
und mit einem ersten Komparator K1, der mit dem Eingang E
verbunden ist und der bei Überschreiten eines ersten
Schwellwertes T1 durch das Eingangssignal an seinem Ausgang
von einem ersten logischen Signal auf das zweite logische
Signal umschaltet, wobei ein Umschalten des Ausgangs A von
dem ersten logischen Signal auf das zweite logische Signal
nur durch ein Umschalten des ersten Komparators K1 vom ersten
auf das zweite logische Signal auslösbar ist,
gekennzeichnet durch
eine Überwachungsschaltung (K2, LS, F1), die nach einem
Umschalten des Ausgang A auf das zweite logische Signal
dessen Umschaltung solange sperrt, bis das Eingangssignal
einen, gegenüber dem ersten Schwellwert T1 höheren zweiten
Schwellwert T2 erreicht hat.
2. Komparatorschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Überwachungsschaltung aufweist:
einen mit dem Eingangsanschluß E verbundenen zweiten Komparator K2, der eine Schalthysterese aufweist mit einer Einschaltschwelle T2 und einer Ausschaltschwelle T3, wobei T2 < T3 ist,
eine Ausgangsschaltung F1,
und eine Logikschaltung LS, die die Ausgangsanschlüsse der Komparatoren K1, K2 derart mit der Ausgangsschaltung F1 verknüpft, daß bei Überschreiten des Schwellwertes T1 durch das Eingangssignal E die Ausgangsschaltung F1 das zweite logische Signal abgibt und diese so lange gegen eine Rückkehr auf das erste logische Signal gesperrt bleibt, bis das Eingangssignal E nach Überschreiten des Schwellwertes T2 wieder unter den Schwellwert T1 abgefallen ist.
einen mit dem Eingangsanschluß E verbundenen zweiten Komparator K2, der eine Schalthysterese aufweist mit einer Einschaltschwelle T2 und einer Ausschaltschwelle T3, wobei T2 < T3 ist,
eine Ausgangsschaltung F1,
und eine Logikschaltung LS, die die Ausgangsanschlüsse der Komparatoren K1, K2 derart mit der Ausgangsschaltung F1 verknüpft, daß bei Überschreiten des Schwellwertes T1 durch das Eingangssignal E die Ausgangsschaltung F1 das zweite logische Signal abgibt und diese so lange gegen eine Rückkehr auf das erste logische Signal gesperrt bleibt, bis das Eingangssignal E nach Überschreiten des Schwellwertes T2 wieder unter den Schwellwert T1 abgefallen ist.
3. Komparatorschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Ausgangsschaltung F1 ein Flip-Flop mit einem
Setzeingang S1, einem Rücksetzeingang R1 und einem Ausgang A
ist.
4. Komparatorschaltung nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß die Logikschaltung LS ein erstes und ein zweites UND-
Gatter U1, U2 umfaßt, wobei
ein erster Eingang des ersten UND-Gatters U1 mit dem Ausgang
des Komparators K1 verbunden ist, ein zweiter Eingang des
ersten UND-Gatters U1 mit dem Ausgang eines zweiten NICHT-
Gliedes I2 verbunden ist, dessen Eingang am Ausgang des
zweiten Komparators K2 angeschlossen ist, und wobei
ein erster Eingang des zweiten UND-Gatters U2 mit dem Ausgang
eines ersten NICHT-Gliedes I1 verbunden ist, dessen Eingang
an den Ausgang des Komparators K1 angeschlossen ist, und der
zweite Eingang des zweiten UND-Gatters U2 mit dem Ausgang des
zweiten Komparators K2 verbunden ist.
5. Komparatorschaltung nach einem der Ansprüche 3 oder 4,
dadurch gekennzeichnet,
daß das Flip-Flop F1 aus einem ersten und einem zweiten NOR-
Gatter N1, N2 aufgebaut ist, wobei jeweils der Ausgang des
einen NOR-Gatters mit einem Eingang des anderen NOR-Gatters
verbunden ist.
6. Komparatorschaltung nach einem der Ansprüche 2 bis 5,
gekennzeichnet durch
eine Reset-Schaltung RS, mit welcher die Ausgangsschaltung F1
unabhängig vom Schaltungszustand der Komparatoren K1, K2 in
einen Ruhezustand rückführbar ist, in welchem das Signal am
Ausgang A das erste logische Signal ist.
7. Komparatorschaltung nach einem der Ansprüche 3 bis 6,
dadurch gekennzeichnet,
daß die Reset-Schaltung die Eingänge des Flip-Flops F1 so
lange verriegelt, bis beide Komparatoren K1, K2 als
Ausgangssignal das erste logische Signal aufweisen.
8. Komparatorschaltung nach Anspruch 7,
dadurch gekennzeichnet,
daß die Reset-Schaltung aufweist:
ein drittes UND-Gatter U3, dessen einer Eingang mit dem Ausgang des zweiten NOR-Gatters N2 des Flip-Flop F1 und dessen anderer Eingang mit dem Ausgang eines dritten NICHT- Gliedes I3 verbunden ist, dessen Eingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist, wobei der Ausgang des dritten UND-Gatters U3 mit einem Eingang des ersten NOR-Gatters N1 des Flip-Flops F1 verbunden ist,
ein zweites Flip-Flop F2, dessen Rücksetzeingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist und dessen Ausgang A2 mit einem dritten Eingang des ersten UND- Gatters U1 und einem dritten Eingang des zweiten UND-Gatters U2 verbunden ist,
ein Antivalenzglied X, dessen Ausgang mit dem Setzeingang S2 des zweiten Flip-Flops F2 verbunden ist, wobei der erste Eingang des Antivalenzgliedes X mit dem Ausgang des ersten NICHT-Gliedes I1 und mit dem zweiten Eingang des zweiten UND- Gatters U2 verbunden ist, und der zweite Eingang des Antivalenzgliedes X mit dem Ausgang des dritten UND-Gatters U3 verbunden ist.
ein drittes UND-Gatter U3, dessen einer Eingang mit dem Ausgang des zweiten NOR-Gatters N2 des Flip-Flop F1 und dessen anderer Eingang mit dem Ausgang eines dritten NICHT- Gliedes I3 verbunden ist, dessen Eingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist, wobei der Ausgang des dritten UND-Gatters U3 mit einem Eingang des ersten NOR-Gatters N1 des Flip-Flops F1 verbunden ist,
ein zweites Flip-Flop F2, dessen Rücksetzeingang mit dem Eingangsanschluß C für das Reset-Signal verbunden ist und dessen Ausgang A2 mit einem dritten Eingang des ersten UND- Gatters U1 und einem dritten Eingang des zweiten UND-Gatters U2 verbunden ist,
ein Antivalenzglied X, dessen Ausgang mit dem Setzeingang S2 des zweiten Flip-Flops F2 verbunden ist, wobei der erste Eingang des Antivalenzgliedes X mit dem Ausgang des ersten NICHT-Gliedes I1 und mit dem zweiten Eingang des zweiten UND- Gatters U2 verbunden ist, und der zweite Eingang des Antivalenzgliedes X mit dem Ausgang des dritten UND-Gatters U3 verbunden ist.
9. Komparatorschaltung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß die Schwellwerte der Komparatoren K1, K2 so gewählt sind,
daß T3 < T1 < T2 ist.
10. Komparatorschaltung nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
daß das erste logische Signal L und das zweite logische
Signal H ist.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19905053A DE19905053C2 (de) | 1999-02-08 | 1999-02-08 | Komparatorschaltung |
EP00910517A EP1151538A1 (de) | 1999-02-08 | 2000-02-01 | Komparatorschaltung |
CN00805984A CN1346542A (zh) | 1999-02-08 | 2000-02-01 | 比较电路 |
PCT/DE2000/000306 WO2000048315A1 (de) | 1999-02-08 | 2000-02-01 | Komparatorschaltung |
KR1020017010033A KR20010101841A (ko) | 1999-02-08 | 2000-02-01 | 비교기 회로 |
JP2000599135A JP2002537547A (ja) | 1999-02-08 | 2000-02-01 | コンパレータ回路 |
US09/925,167 US6404242B2 (en) | 1999-02-08 | 2001-08-08 | Comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19905053A DE19905053C2 (de) | 1999-02-08 | 1999-02-08 | Komparatorschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19905053A1 true DE19905053A1 (de) | 2000-09-07 |
DE19905053C2 DE19905053C2 (de) | 2003-05-08 |
Family
ID=7896771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19905053A Expired - Fee Related DE19905053C2 (de) | 1999-02-08 | 1999-02-08 | Komparatorschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6404242B2 (de) |
EP (1) | EP1151538A1 (de) |
JP (1) | JP2002537547A (de) |
KR (1) | KR20010101841A (de) |
CN (1) | CN1346542A (de) |
DE (1) | DE19905053C2 (de) |
WO (1) | WO2000048315A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012015945A1 (de) * | 2012-08-09 | 2014-05-15 | Infineon Technologies Ag | Komparatorschaltung mit einer versteckten Hysterese |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7130340B1 (en) * | 2000-10-27 | 2006-10-31 | Sun Microsystems, Inc. | Noise margin self-diagnostic receiver logic |
CN112217497B (zh) * | 2017-11-16 | 2023-10-10 | 深圳市盛装科技有限公司 | 一种连续干扰脉冲过滤电路 |
JP7080098B2 (ja) * | 2018-04-24 | 2022-06-03 | エイブリック株式会社 | ゼロクロス検出回路およびセンサ装置 |
JP7103836B2 (ja) * | 2018-04-24 | 2022-07-20 | エイブリック株式会社 | ゼロクロス検出回路およびセンサ装置 |
JP2023076960A (ja) * | 2021-11-24 | 2023-06-05 | エイブリック株式会社 | シュミット回路。 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1523883A (en) * | 1975-03-26 | 1978-09-06 | Micro Consultants Ltd | Data carrying waveform correction |
DE2522463B2 (de) * | 1975-05-16 | 1979-06-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schmittrigger mit zwei Differenzverstärkern |
GB2121632A (en) * | 1982-04-28 | 1983-12-21 | Sony Corp | Signal comparing circuits |
JPS60113514A (ja) * | 1983-11-25 | 1985-06-20 | Oki Electric Ind Co Ltd | コンパレ−タのオフセツト補正方法 |
DE68917881T2 (de) * | 1988-12-15 | 1995-04-27 | Sgs Thomson Microelectronics | Ansteuerungssignalerzeuger für in Halbbrückenanordnung verbundene Transistoren. |
US5436582A (en) * | 1991-02-18 | 1995-07-25 | Matsushita Electric Industrial Co., Ltd. | Comparator device for selecting received signals |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3976949A (en) * | 1975-01-13 | 1976-08-24 | Motorola, Inc. | Edge sensitive set-reset flip flop |
US4418332A (en) * | 1981-06-24 | 1983-11-29 | Harris Corporation | Noise insensitive comparator |
US4529892A (en) * | 1982-11-23 | 1985-07-16 | Rca Corporation | Detection circuitry with multiple overlapping thresholds |
DE3837821A1 (de) | 1988-11-08 | 1990-05-10 | Asea Brown Boveri | Cmos-praezisions-schmitt-trigger |
NL8902225A (nl) * | 1989-09-05 | 1991-04-02 | Philips Nv | Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling. |
DE4215423A1 (de) * | 1992-05-11 | 1993-11-18 | Sgs Thomson Microelectronics | Schmitt-Trigger |
ES2096799T3 (es) * | 1992-05-15 | 1997-03-16 | Thomson Brandt Gmbh | Disposicion de circuito para generar señales rectangulares. |
DE4221113C1 (de) * | 1992-06-26 | 1993-12-09 | Sick Optik Elektronik Erwin | Komparatorschaltung zur Auslösung eines Schaltvorganges beim Durchgang eines veränderlichen Meßsignals durch eine Schaltschwelle |
US5570052A (en) * | 1995-06-07 | 1996-10-29 | Philips Electronics North America Corporation | Detection circuit with differential input and hysteresis proportional to the peak input voltage |
-
1999
- 1999-02-08 DE DE19905053A patent/DE19905053C2/de not_active Expired - Fee Related
-
2000
- 2000-02-01 WO PCT/DE2000/000306 patent/WO2000048315A1/de active IP Right Grant
- 2000-02-01 JP JP2000599135A patent/JP2002537547A/ja active Pending
- 2000-02-01 EP EP00910517A patent/EP1151538A1/de not_active Ceased
- 2000-02-01 CN CN00805984A patent/CN1346542A/zh active Pending
- 2000-02-01 KR KR1020017010033A patent/KR20010101841A/ko active IP Right Grant
-
2001
- 2001-08-08 US US09/925,167 patent/US6404242B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1523883A (en) * | 1975-03-26 | 1978-09-06 | Micro Consultants Ltd | Data carrying waveform correction |
DE2522463B2 (de) * | 1975-05-16 | 1979-06-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schmittrigger mit zwei Differenzverstärkern |
GB2121632A (en) * | 1982-04-28 | 1983-12-21 | Sony Corp | Signal comparing circuits |
JPS60113514A (ja) * | 1983-11-25 | 1985-06-20 | Oki Electric Ind Co Ltd | コンパレ−タのオフセツト補正方法 |
DE68917881T2 (de) * | 1988-12-15 | 1995-04-27 | Sgs Thomson Microelectronics | Ansteuerungssignalerzeuger für in Halbbrückenanordnung verbundene Transistoren. |
US5436582A (en) * | 1991-02-18 | 1995-07-25 | Matsushita Electric Industrial Co., Ltd. | Comparator device for selecting received signals |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012015945A1 (de) * | 2012-08-09 | 2014-05-15 | Infineon Technologies Ag | Komparatorschaltung mit einer versteckten Hysterese |
Also Published As
Publication number | Publication date |
---|---|
JP2002537547A (ja) | 2002-11-05 |
US6404242B2 (en) | 2002-06-11 |
WO2000048315A1 (de) | 2000-08-17 |
US20020017928A1 (en) | 2002-02-14 |
KR20010101841A (ko) | 2001-11-14 |
DE19905053C2 (de) | 2003-05-08 |
EP1151538A1 (de) | 2001-11-07 |
CN1346542A (zh) | 2002-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3708499C2 (de) | ||
DE2415365B2 (de) | Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE19905053C2 (de) | Komparatorschaltung | |
DE10134215A1 (de) | Verfahren zum Umschalten von einem ersten Betriebszustand einer integrierten Schaltung zu einem zweiten Betriebszustand der integrierten Schaltung | |
EP0855798B1 (de) | Schaltungsanordnung zum Erzeugen eines Ausgangssignals | |
DE10223514B4 (de) | Komparatorschaltung | |
DE4305385A1 (de) | Näherungsschalter | |
EP1012973B1 (de) | Digitale schaltung mit einer filtereinheit zur unterdrückung von störimpulsen | |
EP0757254A2 (de) | Integrierte Schaltung | |
DE2722981B2 (de) | Digitales Filter für binäre Signale | |
DE2449341C3 (de) | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals | |
DE2156645A1 (de) | Zählvorrichtung | |
DE2842279A1 (de) | Schaltungsanordnung zur bestimmung der gegenseitigen phasenlage zweier zueinander in beziehung zu setzender flanken zweier signale oder impulse | |
DE1946337C (de) | Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten | |
DE1549464A1 (de) | Digitales adaptives Speicherelement | |
DE102016218263B4 (de) | Redundante Spannungsversorgung für einen Verbraucher | |
DE2423061C2 (de) | Schaltungsanordnung zur Verzögerung und zur Flankenversteilerung von Impulsen für Integrierte Schaltungen | |
DE2002325C (de) | Überstrom-Schutzschaltung für eine im Normalbetrieb einen kapazitiven Reihenschwingkreis speisende Wechselrichter- | |
DE102006036348A1 (de) | Schaltungsanordnung mit Filtern | |
DE1299705C2 (de) | Aus logischen Schaltungen aufgebautes T-Flip-Flop | |
DE2327671A1 (de) | Schalt8ngsanordnung zur unterdrueckung von stoerimpulsen | |
DE3701799A1 (de) | Kurzschlusssicherer elektronischer schalter | |
DE2654082A1 (de) | Schwellwertschaltung aus mos-feldeffekttransistoren | |
EP1112618A1 (de) | Digitale schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |