DE2449341C3 - Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Erkennung des Über- bzw. Unterschreitens eines eingestellten Tastverhältnisses einer binären Signalfolge durch einen zeitlichen Mittelwert des Tastverhältnisses eines Eingangssignals.

Im Rahmen der Erfindung wird unter Tastverhältnis einer periodischen .Signalfolge das Verhältnis von Imculsdauern zu InirmlsDausen einer Periode verstanden. Bei einem nichtperiodischen Signal läßt sich nur ein zeitlicher Mittelwert eines Tastverhältnisses definieren, unter dem das Verhältnis aus der Summe aller in dem betrachteten Zeitabschnitt auftretenden Impulse und der Summe der in dieser Zeit auftretenden Impulspausen zu verstehen ist.

Bei bekannten Verfahren wird das Über- oder Unterschreiten eines bestimmten Tastverhältnisses durch den zeitlichen Mittelwert des Tastverhältnisses

ίο eines binären Signals dadurch festgestellt, daß der analoge Mittelwert mittels Siebung gebildet wird und die Auswertung dieses Mittelwertes mittels eines analogen Schwellwertschalters, z. B. eines Schmitt-Triggers geschieht. Die Zeitkonstanten von flC-Gliedern bestimmen dabei, über welche Zeiten gemittelt wird.

Diese bekannten Verfahren haben den Nachteil, daß wegen des Umweges über den analogen Mittelwert Kondensatoren und andere Bauteile der Analogtechnik benötigt werden, mit denen sich die Verfahren nur schwer in integrierter Technik realisieren lassen.

Der vorliegender. Erfindung lag die Aufgabe zugrunde, ein Verfahren zur Erkennung des Über- bzw. Unterschreitens eines eingestellten Tastverhältnisses einer Signalfolge durch einen zeitlichen Mittelwert des Tastverhäknisses eines binären Signals zu entwickeln, bei dem ein Umweg über einen analogen Mittelwert entfällt, und eine Schaltung zur Durchführung des Verfahrens zu entwerfen.

Diese Anfgabe ist erfindungsgemäß bezüglich des Verfahrens durch die im Kennzeichen des Patentanspruchs 1 angeführten Merkmale gelöst und bezüglich der Schaltungsanordnung durch die im Kennzeichen des Patentanspruchs 3 ausgeführten Merkmale gelöst.
Die Erfindung hat den Vorteil, daß die Schaltung zur Durchführung des Verfahrens monolithisch integrierbar ist.

Weiterhin ist es durch eine Ausgestaltung des erfindungsgemäßen Verfahrens in vorteilhafter Weise möglic-h, nicht nur das Über- oder Unterschreiten eines eingestellten Tastverhältnisses durch ein binäres Signal festzustellen, sondern auch eine wesentliche Erhöhung der Störsicherheit bei kurzzeitigen Fehlimpulsen zu erreichen, indem das Über- bzw. Unterschreiten mil einer einstellbaren Trägheit angezeigt wird.

Anhand einer Zeichnung werden das erfindungsgemäße Verfahren und eine Schaltung zur Durchführung des Verfahrens näher beschrieben. Es zeigt
F i g. 1 ein Blockschema,
F i g. 2 ein digitales Signal und dessen Auswertung bei einer einzigen Schaltschwelle,

F i g. 3 ein digitales Signal und dessen Auswertung bei zwei Schaltschwellen (mit Hysterese-Schaltung),

Fig. 4 ein Ausführungsbeispiel einer Schaltungsanordnung.

In der Fig. 1 sind die für das Verfahren wesentlichen Bauteile in einem Blockschema dargestellt. Über einen Anschluß 10 wird ein binäres Signal, von dem festgestellt werden soll, ob ein ihm zuzuordnender zeitlicher Mittelwert eines Tastverhältnisses ein eingestelltes Tastverhältnis über- oder unterschreitet, einem Vorwärts-Rückwärts-Eingang eines Zählers 11 zugeführt. Gleichzeitig gelangt das binäre Signal an einen Steuereingang eines Frequenzumschalters 12. Am Frequenzumschalter 12 liegen zwei einstellbare Takt-

h) frequenzen /i und /2 an. Das binäre Signal steuert den Frequenzumschalter 12 in der Weise, daß bei Vorhandensein eines Impulses ',Zustand 1) die Taktfrequenz f\ als C'lock-Frequenz füi den Zähler Il dient. In den

Zeiten, in den das binäre Signal den Zustand O besitzt, gelangt, die Taktfrequenz h an den Clock-Eingang des Zählers 11.

Enthält der Zähler 11 zwei Clock-Eingänge, erübrigt sich der Vorwärts-Rückwärts-Eingang, und das binäre Signal steuert über eine einfache logische Schaltung, die beiden Clock-Eingänge mit den Taktfrequenzen f\ und

Vom Zähler 11 ist weiterhin zu fordern, daß er eine Überlaufsperre in beiden Zählrichturigen besitzt. Von zwei Ausgängen 13, 14 des Zählers il können Informationin über den Zustand des Bits mit dem höchsten Stellenwert und desjenigen mit dem zweithöchsten Wert des Zählers 11 abgenommen werden. Will man das Über- bzw. Unterschreiten des eingestellten Tastverhältnisses durch ein binäres Signal ohne wesentliche Trägheit feststellen, benötigt man, wie unten dargelegt wird, lediglich eine Aussage über den Zustand des Bits mit dem höchsten Stellenwert, die am Ausgang 13 abgenommen wird. Will man jedoch das Über- bzw. Unterschreiten des eingestellien Tastverhältnisses mit Trägheit erkennen, benötigt man zusätzlich eine Information über den Zustand des Bits mit dem zweithöchsten Stellenwert, die am Ausgang 14 abgefragt wird, und eine dem Zähler 11 nachgeschaltete Hysterese-Schaltung 15.

Nachfolgend soll anhand der F i g. 2 und 3 das Prinzip des Verfahrens näher erläutert werden. Um die Zusammenhänge überschaubar zu gestalten, wurden, entgegen den Erfordernissen der Praxis, in den F i g. 2 und 3 ein Zähler geringer Kapazität (4-Bit-Zähler) und sehr kleine Taktfrequenzen f\ und h gewählt.

In der Fig.2 ist oben die Impulsfolge eines binären Signals eingezeichnet, bei dem die ansteigenden Flanken periodisch erscheinen. Auf einer senkrechten Achse sind die Zustände mit zugehörigen Dezimalzahlen aufgetragen, die ein 4-Bit-Zähler einnehmen kann. Es ist nun in der F i g. 2 angenommen, daß der Zähler 11 in der Stellung Null zu zählen beginnt und daß er bei Vorhandensein eines Impulses, also des Zustandes 1 des binären Signals, aufwärts zählt, und zwar mit der Taktfrequenz fi, während er in Zeiten, in denen das binäre Signal den Zustand 0 besitzt, mit der Taktfrequenz 6 abwärts zählt.

Im Beispiel der F i g. 2 ist die Taktfrequenz f\ doppelt so hoch wie die Taktfrequenz /2 gewählt. Der erste Impuls hat eine Dauer von fünf Perioden der Taktfrequenz /i, so daß der Zähler U in dieser Zeit von null aufwärts bis fünf zählt. In der folgenden Zeit bis zum Ende der ersten Periode hat das binäre Signal den Zustand 0. In diese Zeit fallen genau fünf Perioden der Taktfrequenz Z₂, so daß der Zähler 11 abwärts bis null zählt.

Man sieht, daß bei einer Periode eines binären Signals, bei der während der Dauer eines Impulses ebenso viele Perioden der Taktfrequenz /i vorhanden sind wie Perioden der Taktfrequenz /j in der restlichen Zeit der ersten Periode des binären Signals, für den Zähler 11 keine bevorzugte Zählrichtung existiert. Ein derartiges Tastverhältnis eines binären Signals nennt man ein kritisches Tastverhältnis. Der Wert eines kritischen Tastverhältnisses ist gleich dem reziproken Verhältnis der Taktfrequenzen f\ und Z₂.

Wird das Tastverhältnis eines periodischen binären Signals und somit die Impulsdauer innerhalb einer Periode verkleinert, zählt der Zähler 11 weniger Zählschritte in Vorwartsrichtung als in Rückwärtsrichtunu. wie es z. B. in der b. Periode des binären Signals in F i g. 2 dargestellt ist

Diese Aussagen gelten für niciitperiodische binäre Signale dann, wenn man über einen bestimmten Zeitabschnitt mittelt und für diesen Zeitabschnitt ein mittleres Tastverhältnis angibt, das mit dem. Verhältnis aus der Summe aller Impulsdauern und der Summe aller Impulspausen dieses Zeitabschnittes erhalten wird.

Gelangt der Zähler 11 bei einem Zählvorgang in einen der beiden Endzustände, so behält er diesen Zustand aufgrund einer in beiden Zählrichtungen vorhandenen Überlaufsperre so lange bei, bis das am Eingang 10 liegende binäre Signal ihn auf die jeweils andere Clockfrequenz schaltet und er in Gegenrichtung zu zählen beginnt, wie es z. B. in der zweiten und dritten Periode des binären Signals der F i g. 2 geschieht.

Ein für eine Erkennung gewünschtes kritisches Tastverhältnis wird durch Einstellung der Taktfrequenz f\ und Z₂ erhalten. Ist das Tastverhältnis eines binären Signals im Mittel kleiner als das kritische Tastverhältnis, wird sich der Zähler 11 in der unteren Hälfte seines Wertbereiches befinden, da er im Mittel mehr Rückwärts- als Vorwärtszählschritte durchgeführt hat. Dagegen wird sich der Zähler 11 bei einem Überschreiten des kritischen Tastverhältnisses in der oberen Häifte seines Wertbereiches befinden. Es ist also der Übergang vom Unter- zum Überschreiten des kritischen Tastverhältnisses dadurch gekennzeichnet, daß der Zähler 11 von Zuständen überwiegend aus der unteren Hälfte seines Wertbereiches zu Zuständen überwiegend aus der oberen Hälfte seines Wertbereiches übergeht und umgekehrt. Dieser Übergang ist dann leicht erkennbar und auswertbar, wenn man die Eigenschaft eines Zählers 11 ausnutzt, beim Übergang von der einen Hälfte seines Wertbereiches zur anderen den Zustand des höchstwertigen Bits zu ändern.

So geht z. B. beim 4-Bit-Zähler der F i g. 2, der von 0 bis 15 zählen kann, beim Übergang von der unteren zur oberen Hälfte, d. h. von der Dezimalzahl sieben, die zum Zählerstand (0, 1, 1, 1) gehört, zur Dezimalzahl acht, die dem Zählerstand (1, 0, 0, 0) zuzuordnen ist, das höchstwertige Bit vom Zustand 0 in den Zustand 1 über.

Die Information über den Zustand des höchstwertigen Bits des Zählers 11 wird am Ausgang 13 abgenommen.

Zu der Kapazität des Zählers 11 und der Größe der Taktfrequenzen f_u f₂ ist anzumerken, daß der Zähler 11 einen so großen Wertbereich besitzen sollte, daß er nur in mehreren Perioden des binären Signals vollaufen kann, um einzelne Fehlimpulse nicht am Ausgang 13 zu registrieren. Die Taktfrequenz /Ί sollte so hoch gewählt werden, daß auch bei kleinen kritischen Tastverhältnissen, bei denen die mittlere Dauer der Impulse des binären Signals klein wird, die Anzahl der Clock-Impulses mit der Taktfrequenz /1 annähernd proportional der Dauer des Impulses des binären Signals ist. Die Taktfrequenz h ist durch diese Dimensionierungsvorschrift und durch das eingestellte kritische Tastverhältnis bestimmt.

Es ist daraufhin zuweisen, daß der überwiegend theoretische Fall, daß ein binäres Signal über längere

w) Zeit ein mittleres Tastverhältnis gleich dem eingestellten kritischen Tastverhältnis besitzt, mit dem beschriebenen Verfahren nicht erfaßbar ist, weil in diesem Fall je nach Kapazität und Zählerstand des Zählers U und je nach Größe der Frequenz /Ί am Ausgang 13 des Zählers

fv-> 11 entweder keine Änderung oder ein alternierendes Über- bzw. Unterschreiten registriert wird.

Bei manchen technischen Problemen kann es erwünscht sein, daß beim Zähler 11, wenn er durch eine

Impulsfolge in die Nähe des Umschaltpunktes gebracht wird, das höchstwertige Bit mit der doppelten Frequenz dieser Impulsfolge, also sehr häufig seinen Zustand ändert.

Um ein derartiges Hin- und Herschalten zu vermeiden, wird ein Trägheitsverhalten bei der Erkennung des Über- bzw. Unterschreitens eines kritischer. T.istverhältnisses eingeführt.

Dazu wird am Ausgang 14 des Zählers 11 eine Information über den Zustand des zweithöchsten Bit abgenommen, und es werden mit der dem Zähler 11 nachgeschalteten Hysterese-Schaltung 15 die Zustände an den Ausgängen 13 und 14 ausgewertet, wie in dem Folgenden mit Hilfe von Fig. 2 und 3 ausgeführt

Anhand von F i g. 2 ist bereits die prinzipielle Wirkungsweise des Verfahrens bei einem einzigen Umschaltpunkt beschrieben worden. Will man nun häufiges Hin- und Herschalten in der Nähe des. Umschaltpunktes vermeiden, ist dafür zu sorgen, daß bei erfolgtem Überschreiten des kritischen Tastverhältnisses ein geringfügiges und kurzzeitiges Unterschreiten nicht registriert wird. Ebenso sollte bei erfolgtem Unterschreiten ein geringfügiges und kurzzeitiges Überschreiten nicht registriert werden. Um zwei Schaltschwellen zu beiden Seiten des bisherigen Umschaltpunktes zu erhalten, wird die Eigenschaft eines Zählers U ausgenutzt, daß oberhalb und unterhalb der Mitte des Wertbereiches in gleichen Abständen zum erstenmal ein Wert auftritt, bei dem das höchste und das zweithöchste Bit des Zählers 11 den gleichen Zustand besitzen. Beim Beispiel des 4-Bit-Zählers sind diese die Werte drei (0.0.1,!) und zwölf (!. 1,0.0).

Die Hysterese-Schaltung 15 enthält eine Logikschaltung, die am Ausgang 16 nur dann eine Zustandsänderung registriert, wenn beide Zählerausgänge 13,14 nach einem Zustand (0, 0) einen Zustand (1, 1) erreichen oder umgekehrt.

Beim Beispiel der Fig. 3 besitzt die gezeichnete Impulsfolge eines binären Signals während der ersten zwei Perioden ein mittleres Tastverhältnis, das kleiner ist als das kritische Tastverhältnis, welches den Wert 0.5 hat. In der 3. Periode ist das Tastverhältnis zwar größer als das kritische Tastverhältnis, doch wird dies noch nicht als Überschreiten bewertet, da bei einem 4-Bit-Zähler 11 erst bei der Dezimalzahl zwölf die beiden höchsten Bits den gleichen Zustand (1, 1) einnehmen. Während der vierten Periode wird die Schaltschwelle bei der Dezimalzahl zwölf überschritten, und es wird am Ausgang 16 ein Überschreiten des kritischen Tastverhältnisses registriert. Dieses Überschreiten w ird bis zur 8. Periode angezeigt, während der bei der Schaltschwelle der Dezimalzahl drei wieder eir gleicher Zustand der beiden höchsten Bits, nämlich (0.0 erreicht wird, wodurch am Ausgang 16 ein Unterschrei ten des kritischen Tastverhältnisses angezeigt wird.
Durch ein derartiges Verfahren mit einem Hysterese Verhalten wird zum einen erreicht, daß in der Nähe de; kritischen Tastverhälinisses häufige Umschallunger vermieden werden, zum anderen wird die Störsicherheil gegen kurzzeitige Fehlinformationen in der Impulsfolge eines binären Signals erhöht.

Im folgenden wird anhand der Fig.4 ein Ausfüh rungsbeispiel einer Schaltungsanordnung beschrieben mit der das oben dargestellte Verfahren durchgeführ werden kann.

!5 Das am Eingang 10 liegende binäre Signal gelang einerseits an den Vorwärts-Rückwärts-Eingang de: Zählers 11, andererseits an ein erstes Nand-Glied 17unc einen Inverter 18 des Frequenzumschalters 12. Ar einem zweiten Eingang des ersten Nand-Gliedes 17 liegi die Taktfrequenz f\. Den Eingängen eines zweiter Nand-Gliedes 19 werden das Ausführungssignal de« Inverters 18 und die Taktfrequenz /j zugeführt. Die Ausgänge der Nand-Glieder 17 und 18 sind mit der Eingängen eines dritten Nand-Gliedes 20 verbunden dessen Ausgang an den Clock-Eingang des Zählers 11 führt. Mit diesem Frequenzurnschalter 12 wird erreicht daß während eines Zustandes 1 des binären Signals die Taktfrequenz /i und während eines Zustandes 0 die Taktfrequenz f₂ am Clock-Eingang des Zählers liegt.

Ein Übertrag-Ausgang 21 des Zählers 11 ist mit einerr Freigabe-Eingang 22 verbunden. Dadurch wird bewirkt daß der Zähler 11 beim Erreichen eines Endzustandes se lange blockiert wird, bis er aufgrund einer Zustandsän derung des binären Signals in der Gegenrichtung zi zählen beginnt. Somit besitzt der Zähler 11 in beider Zählrichtungen eine Überlaufsperre.

Soll ein Über- oder Unterschreiten eines eingestellter Tastverhältnisses durch ein binäres Signal mit nur einei Umschaltschwelle erkannt werden, so genügt es, der Zustand des höchstwertigen Bits des Zählers 11 arr Ausgang ■ 3 auszuwerten.

Soll dagegen bei der Erkennung des Über- odei Unterschreitens ein Hystereseverhalten auftreten, wer den die Informationen an den Ausgängen 13 und 14 de;

«5 Zählers 11 den Eingängen eines Oder-Gliedes 23 une eines Nand-Gliedes 24 der Hysterese-Schaltung 1! zugeführt. Die an den Ausgängen des Oder-Gliedes Z. und des Nand-Gliedes 24 liegenden Signale steuern eir bistabiles Flip-Flop 25, an dessen Ausgang 16 eine Information über das mittlere Tastverhältnis des art Eingang 10 liegenden binären Signals mit den gewünschten Hysterese-Verhalten abgenommen wird.

Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Verfahren zur Erkennung des Über- bzw. Unterschreitens eines eingestellten Tastverhältnisses einer binären Signalfolge durch einen zeitlichen Mittelwert des Tastverhältnisses eines Eingangssignals, dadurch gekennzeichnet, daß das Eingangssignal einen Vorwärts-Rückwärts-Eingang eines Zählers (11) mit Überlaufsperre und zugleich einen zwischen zwei Taktfrequenzen /j und h umschaltbaren Frequenzumschalter (12) so steuert, daß für die Zeit von Impulsdauern des Eingangssignals der Zähler (11) in einer Zählrichtung geschaltet ist und zugleich an einem Clockeingang des Zählers (11) die Taktfrequenz f\ anliegt und daß für die Zeit von Impulspausen der Zähler (11) in entgegengesetzter Zählrichtung geschaltet ist und zugleich arn Clock-Eingang die Taktfrequenz h anliegt, daß das Verhältnis der beiden Taktfrequenzen /ι, h reziprok zu dem eingestellten Tastverhältnis ist und daß eine Information über den Zustand eines höchstwertigen Bits des Zählers (11), welches beim Über- bzw. Unterschreiten des eingestellten Tastverhältnisses seinen Zustand ändert, an einem Ausgang (13) des Zählers (11) abnehmbar ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an einem zweiten Ausgang (14) des Zählers (11) eine Information über den Zustand des zweithöchsten Bit gewonnen wird, daß ein Überbzw. Unterschreiten des eingestellten Tastverhältnisses am Ausgang (16) einer Hysterese-Schaltung (15) dann erkannt wird, wenn das höchstwertige und zweithöchste Bit des Zählers (11) nach einem gleichen Zustand einen anderen gleichen Zustand erreichen.

3. Schaltung zur Durchführung des Verfahrens nach der Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Zähler (11) einen Vorwärts-Rückwärts-Eingang aufweist, daß ein Übertrag-Ausgang (21) mit einem Freigabe-Eingang (22) verbunden ist, daß der Frequenzumschalter (12) ein erstes Nand-Glied (17) und ein zweites Nand-Glied (19) enthält, wobei an einem ersten Eingang des Nand-Gliedes (17) die Taktfrequenz /i und an einem ersten Eingang des Nand-Gliedes (19) die Taktfrequenz h liegt, während das binäre Signal an einem zweiten Eingang des Nand-Gliedes (17) und über einen Inverter (18) an einem zweiten Eingang des Nand-Gliedes (19) liegt, daß die Ausgänge der Nand-Glieder (17, 19) an die Eingänge eines dritten Nand-Gliedes (20) führen, dessen Ausgang mit einem Clock-Eingang des Zählers (11) verbunden ist, daß dem Zähler (11) eine Hysterese-Schaltung (15) nachgeschaltet ist, bei der zwei Eingänge an ein Oder-Glied (23) und ein Nand-Glied (24) führen, deren Ausgänge mit einem sistabilen Flip-Flop (25) verbunden sind.