DE1248720B - Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen - Google Patents

Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen

Info

Publication number
DE1248720B
DE1248720B DEB86061A DE1248720DA DE1248720B DE 1248720 B DE1248720 B DE 1248720B DE B86061 A DEB86061 A DE B86061A DE 1248720D A DE1248720D A DE 1248720DA DE 1248720 B DE1248720 B DE 1248720B
Authority
DE
Germany
Prior art keywords
output
flip
backward
flop
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEB86061A
Other languages
English (en)
Inventor
Neubiberg bei München Dr Gunter Emde
Original Assignee
BOLKOW Gesellschaft mit be schrankter Haftung, Ottobrunn bei Mun chen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication date
Publication of DE1248720B publication Critical patent/DE1248720B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
    • G05B19/21—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37175—Normal encoder, disk for pulses, incremental

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
H 03 k
Deutsche Kl.: 21 al - 36/22
Nummer: 1248 720
Aktenzeichen: B 86061 VIII a/21 al
Anmeldetag: 3. März 1966
Auslegetag: 31. August 1967
Die Erfindung betrifft ein logisches Netzwerk zur Vorwärts-Rückwärts-Diskriminierung unter gleichzeitiger Impulsvervielfachung zweier gegeneinander phasenverschobener Signalfolgen eines Inkrementsignalgebers.
Zur Ermittlung von Längen- oder Winkelmaßen ist es bekannt, diese z. B. durch Abtastung von Strichgittern od. ä. in Impulsfolgen zur Erzeugung eines der analogen Größe entsprechenden Digitalwertes umzuformen. Um bei Bewegungsvorgängen die Richtung — also »Vorwärts« und »Rückwärts« — unterscheiden zu können, werden meist zwei Signalfolgen, die z. B. durch räumliches Gegeneinanderversetzen zweier Strichgitter entstehen, verwendet.
Diese Signalfolgen eines auch als Inkrementgeber bezeichneten Analog-Digital-Wandlers müssen nun in z. B. von einem Zähler zu verarbeitende Zählimpulse bei gleichzeitiger Vorwärts-Rückwärts-Diskriminierung umgewandelt werden.
So ist z. B. aus S t e i η b u c h : »Taschenbuch der Nachrichtenverarbeitung« (1962), S. 759, Abb. 5.8/3, eine Diskriminatorschaltung bekannt, bei welcher je nach Richtungssinn an einem zweier verschiedener Ausgänge eine die Zählinkremente darstellende Impulsfolge auftritt. Eine solche Schaltung hat den Nachteil, daß bedingt durch die dynamische Diskriminierung bei einem Richtungswechsel im Moment der Impulsgabe an beiden Ausgängen fast gleichzeitig Impulse auftreten oder sich diese in unkontrollierbarer Weise beeinträchtigen können und damit eine einwandfreie Zählung der Impulse durch einen nachgeschalteten Zähler nicht mehr gewährleistet ist. Außerdem gibt eine solche Diskriminatorschaltung für jede durch die Teilung des Inkrementgebers gegebene Periode nur einen, höchstens aber zwei zur Zählung geeignete Impulse ab. Das durch räumliches Versetzen zweier Strichgitter gewonnene höhere Auflösungsvermögen geht daher wieder verloren.
Bei Vorwärts-Rückwärts-Zählung werden zudem in neuerer Zeit vielfach statische Zähler verwandt, da diese bei Umkehr der Zählrichtung, also vom Addieren zum Subtrahieren und umgekehrt, weit zuverlässiger arbeiten als dynamische Zähler und zudem nicht auf kurze Störimpulse ansprechen. Ein statischer Zähler benötigt aber an seinem Eingang statisch auswertbare Impulsfolgen und nicht die bei dynamischen Zählern üblichen Nadelimpulse.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur statischen Vorwärts-Rückwärts-Diskriminierung zweier Impulsfolgen eines Inkrementgebers zu schaffen, die sich durch minimalen Schal-Logisches Netzwerk zur
Vorwärts-Rückwärts-Diskuminierung zweier
phasenverschobener Signalfolgen
Anmelder:
BÖLKOW
Gesellschaft mit beschränkter Haftung,
Ottobrunn bei München
Als Erfinder benannt:
Dr. Günter Emde, Neubiberg bei München
tungsaufwand und hohe Zuverlässigkeit auch bei schnell aufeinanderfolgenden Richtungswechseln und größtmöglichem Auflösungsvermögen auszeichnet.
Ausgehend von einem logischen Netzwerk zur Vorwärts-Rückwärts-Diskriminierung unter gleichzeitiger Impulsvervielfachung zweier gegeneinander phasenverschobener Signalfolgen eines Inkrementsignalgebers ist diese Aufgabe dadurch gelöst, daß zur zusätzlichen Unterscheidung von geradzahligen und ungeradzahligen Inkrementen innerhalb einer Inkre-' mentfolge folgende oder gleichwertige Bestimmurigsgleichungen der Booleschen Algebra erfüllt sind:
F0=
wobei die momentanen binären Zustände der Ausgangsleitungen mit V1] für vorwärts-ungerade, mit V0 für vorwärts-gerade, mit Rv für rückwärts-un-
gerade und mit R0 für rückwärts-gerade, mit A, "Ä, B, Έ die binären Zustände der Eingangsleitungen und mit C, ü, D, ~D die Zustände von als Speicherplätze für die jeweils vorhergehenden Zustandskombinationen der als Eingangsleitungen dienenden Flip-Flop-Schaltungen bezeichnet sind.
Durch die Anwendung des erfindungsgemäßen logischen Netzwerkes ist es möglich, mit Hilfe von nur
709 639/472
I 248 720
zwei Speicherplätzen darstellenden Flip-Flops auszukommen und aus dem Schaltzustand dieser Flip-Flops und den momentanen, an den Eingängen liegenden Inkrementsignalen festzustellen, ob ein neues Inkrement vorliegt, ob es zu addieren oder zu subtrahieren und schließlich ob es innerhalb einer Inkrementfolg& gerade; oder ungerade ist.
An den diesen Klassifikationen entsprechenden Ausgängen sind dann ebenfalls statisch auswertbare Zählimpulse für einen nachgeschalteten statischen Zähler verfügbar.
Durch das Auswerten jeder Änderung der Zustände der Eingangsleitungen bleibt das durch die z. B. um eine Viertelperiode gegeneinander versetzten Strichgitter des Inkrementgebers erreichte hohe Auflösungsvermögen erhalten. Während einer durch den Inkrementgeber bestimmten Periode eines Eingangssignals werden vier zur Zählung geeignete Ausgangsimpulse "abgegeben; es findet also eine Impulsvervielfachung statt.Ό':; ;
Alles Nähere der'Erfindung wird an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels erläutert. Im einzelnen zeigt
F i g. 1 ein logisches Netzwerk gemäß der Erfindung,
F i g. 2 die auf die Eingänge des logischen Netzwerkes gegebenen1 Impulsfolgen,
F i g. 3 eine Darstellung der bei Richtungswechsel auftretenden Impulsfolgen.
Das logische Netzwerk hat zwei Eingänge A und B (vgl. Fig. 1), die beide auf ein UND-Glied 1, auf ein UND-Glied 2 mit invertierten Eingängen A und B, auf ein UND-Glied 3 mit invertiertem Eingang A und auf ein UND-Glied 4 mit invertiertem Eingang B geschaltet sind. Der Ausgang des UND-Glieds 1 ist auf den,-Setzeingang eines Flip-Flops 5 und der Ausgang des UND-Glieds 2 auf den Rücksetzeingang dieses Flip-Flops 5 geschaltet. Der Ausgang des UND-Glieds 3 ist mit dem Setzeingang eines Flip-Flops 6 und der Ausgang des UND-Glieds 4 mit dem .Rücksetzeingang dieses Flip-Flops 6 verbunden.;.,
,Die Ausgänge der'Flip-Flops 5 und 6 sowie die Ausgänge der logischen Eingangsschaltungen 1, 2, 3 und 4 sind derart mit den Eingängen von UND-Gliedern 7, 8, 9, 10, 11, 12, 13 und 14 verbunden, daß
die Eingänge des UND-Glieds 7 mit dem Ausgang des UND^ieds 3 und dem ersten Ausgang des Flip-Flops 5,
die Eingänge des1· UND-Glieds 8 mit dem Ausgang des UND-Glieds 4 und dem zweiten Ausgang des FJip-iEJops. 5,/■·..·-
die Eingänge .,des UND-Glieds 9 mit dem Ausgang desUND-Oiieds'2'· urid dem ersten Ausgang des Flip-Flops 6,
,' , die Eingänge des" UND-Glieds 10 mit dem Ausgang des UND-iGlieds 1 und dem zweiten Äusi gang des Flip-Flops 6,
! die Eingänge des UND-Glieds 11 mit dem Aus- : gang des UND-Glieds 4 und dem ersten Ausgang des Flip-Flops 5,
die Eingänge des UND-Glieds 12 mit dem Aus-. , gang des UND-Glieds 3 und dem zweiten Aus-, gang des Fh'p-Flops 5,
did, Eingänge des UND-Glieds 13 mit dem Ausgang des UND-Glieds 1 und dem ersten Ausgang des Flip-Flops 6,
die Eingänge des UND-Glieds 14 mit dem Ausgang des UND-Glieds 2 und dem zweiten Ausgang des Flip-Flops 6
verbunden sind. Hierbei ist als jeweils erster Ausgang der Flip-Flops 5 und 6 derjenige bezeichnet, der beim jeweils gesetzten Flip-Flop den Zustand Eins und beim jeweils rückgesetzten Flip-Flop den Zustand Null aufweist.
Die Ausgänge der UND-Glieder 7 und 8 sind *5 über ein ODER-Glied 15 mit einem Ausgang Fy,
die Ausgänge der UND-Glieder 9 und 10 über ein ODER-Glied 16 mit einem Ausgang Va,
die Ausgänge der UND-Glieder 11 und 12 über ein ODER-Glied 17 mit einem Ausgang Ru und
die Ausgänge der UND-Glieder 13 und 14 über ein ODER-Glied 18 mit einem Ausgang R0 verknüpft.
Auf die Eingänge A und B des logischen Netzwerkes werden die mit α und b bezeichneten, von einem hier nicht dargestellten Inkrementsignalgeber stammenden Impulsfolgen (vgl. F i g. 2) gegeben. In • der zeitlichen Aufeinanderfolge der beiden gegeneinander phasenverschobenen Impulsfolgen α und b lassen sich vier verschiedene Kombinationen der an den Eingängen ^ und B hervorgerufenen Zustände unterscheiden.·
Zur Zeit tx hat der Eingang A den Zustand Null und B den Zustand Null, zur Zeit t2 hat der Eingang^ den Zustand Eins und der Eingang B den Zustand Null, zur Zeit tz hat der Eingang A den Zustand Eins und B den Zustand Eins, zur Zeit ti hat der Eingang A den Zustand Null und der Eingang B den Zustand Eins, und zur ZeUi5 sind die gleichen Zustände wie zur Zeit tx wiederhergestellt.
Bei einer Bewegungsrichtung, die hier als »Vorwärts F« bezeichnet werden soll, folgen die Zu-
■ Standskombinationen in der Reihenfolge ^r^^.-f ^"^l usw. aufeinander; bei ά&χ entgegengesetzten Bewegungsrichtung . »Rückwärts R« dagegen in der Reihenfolge tftft^-^ usw. :
Die Flip-Flops 5 und 6 des logischen Netzwerkes
■ befinden sich zum Zeitpunkt t± in einer bestimmten Stellung: Es wird angenommen, daß diese Stellung noch von einer Zustandskombination Ά, B der Eingangsleitungen herrührt, wie sie z. B. zum Zeitpunkt tA auftritt. Beide Flip-Flops sind gesetzt, so daß ihre ersten Ausgänge jeweils den Zustand Eins haben. . ■
Zur Zeit t1 — die Eingänge A und B haben beide den Zustand Null — ist das UND-Glied 2 durchlässig, und das Flip-Flop 5. wird über seinen Rücksetz-, eingang zurückgesetzt. Über den Ausgang des UND-Glieds 2 und den ersten Ausgang des gesetzten Flip-Flops 6 wird das UND-Glied 9 durchlässig, und es erscheint über das ODER-Glied 16 ein Signal am Ausgang V0:
Zur Zeit i2 hat der Eingang^ den Zustand Eins und der Eingang B den Zustand Null, womit das UND-Glied 4 durchlässig wird und damit das Flip-
Flop 6 über seinen Rücksetzeingang zurückgesetzt wird. Über den Ausgang des UND-Glieds 4 und den zweiten Ausgang des zurückgesetzten Flip-Flops 5 wird das UND-Glied 8 durchlässig, und es erscheint über das ODER-Glied 15 am.AusgangVy ein Signal.
Zur Zeit tz haben die Eingänge A und B beide den Zustand Eins, womit das UND-Glied 1 durchlässig wird und das Flip-Flop 5 über seinen Setzeingang gesetzt wird. Über den Ausgang des UND-Glieds 1 und den zweiten Ausgang des zurückgesetzten Flip-Flops 6 wird das UND-Glied 10 durchlässig und gibt über das ODER-Glied 16 ein Signal an den Ausgang V0.
Zur Zeit i4 ist der Zustand des Eingangs A Null und der Zustand des Eingangs B Eins, womit das UND-Glied 3 durchlässig wird und das Flip-Flop 6 über seinen Setzeingang gesetzt wird. Über den Ausgang des UND-Glieds 3 und den ersten Ausgang des gesetzten Flip-Flops 5 wird das UND-Glied 7 durchlässig, und es erscheint über das ODER-Glied 15 am Ausgang Vy ein Signal.
Zur Zeit f5 (entsprechend Z1) ist der Zustand beider Eingänge A und B gleich Null, womit das UND-Glied 2 durchlässig und das Flip-Flop 5 über seinen Rücksetzeingang wieder zurückgesetzt wird, während gleichzeitig über den Ausgang des UND-Glieds 2 und den ersten Ausgang des gesetzten Flip-Flops 6 das UND-Glied 9 durchlässig wird und damit über das ODER-Glied 16 ein Signal am Ausgang V0 erscheint.
Diese verschiedenen durch die Signalfolgen a und b hervorgerufenen Zustände der Eingängen! und B wiederholen sich, und an den Ausgängen Vy und V0 des logischen Netzwerkes erscheinen abwechselnd Zählimpulse, die die Vorwärtsrichtung angeben, d. h. eine Addition in einem nachgeschalteten, hier nicht gezeigten Zähler ermöglichen.
Bei der Rückwärtszählung, z. B. beim Zeitpunkt t5 beginnend, ändern sich die durch die Signalfolgen α und b hervorgerufenen Zustände der beiden Eingänge analog.
Zum Zeitpunkt th ist, wie sich aus der obigen Beschreibung für die Vorwärtszählung ergibt, das UND-Glied 2 durchlässig, das Flip-Flop 5 ist zurückgesetzt, das Flip-Flop 6 dagegen gesetzt. Folgt nun der Zustand zum Zeitpunkt i4, d. h. der Zustand des Eingangs A ist Null und des Eingangs B ist Eins, so wird das UND-Glied 3 durchlässig, das Flip-Flop 6 bleibt gesetzt, und über den Ausgang des UND-Glieds 3 und den zweiten Ausgang des zurückgesetzten Flip-Flops 5 wird das UND-Glied 12 durchlässig, und es erscheint über das ODER-Glied
17 am Ausgang Ry ein Signal. Zum Zeitpunkt ts weisen beide Eingänge A und B den Zustand Eins auf, womit das UND-Glied 1 durchlässig wird und das Flip-Flop 5 über den ersten Eingang gesetzt wird. Über den Ausgang des UND-Glieds 1 und den ersten Ausgang des gesetzten Flip-Flops 6 wird das UND-Glied 13 durchlässig, womit über das ODER-Glied
18 ein Signal am Ausgang R0 erscheint. Zur Zeit t2 erscheint wiederum ein Signal am Ausgang Ry, während zur Zeit Z1 am Ausgang R0 ein Ausgangssignal erscheint.
Treten z. B. an den Eingängen A und B die in F i g. 3 dargestellten Impulsfolgen α und b auf, so erscheinen an den ersten Ausgängen der Flip-Flops 5 und 6 die Impulsfolgen c und d; an den zweiten Ausgängen erscheinen gleichzeitig die jeweils invertierten Impulsfolgen c und 3. An den Ausgängen Vy, V0 und Ry, R0 erscheinen die Zählimpulsej die von einem nachgeschalteten Zähler gemäß seinem Zählerstand in der angegebenen Weise bewertet werden.
:i5 Hierbei ist auch die durch das logische Ne.tzwerk vorgenommene Impulsvervielfachung zu erkennen. Während einer Periode T der Impulsfolgen α oder b : sind an den Ausgängen des logischen Netzwerkes immer vier aufeinanderfolgende Zählimpulse abnehmbar.
Zur Zeit f6 wird durch die Impulsfolgen α und b ein Richtungswechsel signalisiert, da auf den Zustand der Eingänge A gleich Null und B gleich Null an Stelle von A gleich Eins und B gleich Null der
Zustand^ gleich Null und B gleich Eins folgt. Ein solcher Übergang der Zustandskombinationen der Eingangsleitungen bedeutet aber »Rückwärtszählung«; daher tritt am Ausgang Ry ein Impuls auf, den ein nachgeschalteter Zähler vom jeweiligen Zäh-
ao lerstand subtrahiert, so daß sich hier z. B. der Zählerstand »7« ergibt.
Die Impulsfolgen α und b geben noch drei zu subtrahierende Inkremente an, die wechselweise an den Ausgängen R0 und Ry auftreten. Zum Zeitpunkt f7 wird abermals ein Richtungswechsel signalisiert, so daß wieder die Ausgänge Vü und V0 Impulse an einen nachgeschalteten Zähler liefern, die nun wieder zu addieren sind.
Das logische Netzwerk stellt also an seinen Ausgangen je nach Richtungssinn Zählimpulse zur Verfügung, wobei auf einen Zählimpuls an einem »ungeraden Ausgang« immer ein Zählimpuls an einem »geraden Ausgang« folgt. Dieses ist unabhängig von einem plötzlichen Richtungswechsel, so daß auch dann auf einen Impuls an einem »geraden Ausgang« immer ein Impuls an einem »ungeraden Ausgang« und umgekehrt auftreten muß. Der unterschiedliche Richtungssinn des Inkrementsignalgebers wird dabei durch Beaufschlagen der Ausgänge V »Vorwärts« bzw. R »Rückwärts« signalisiert.
Die Festlegung, welcher der Ausgänge des logischen Netzwerkes als »gerade« und welcher als »ungerade« zu werten ist, kann von einem hier nicht dargestellten nachgeschalteten Zähler in Abhängigkeit von der jeweiligen Stellung des Inkrementgebers bei Zählbeginn vorgenommen werden.

Claims (1)

  1. Patentanspruch:
    Logisches Netzwerk zur Vorwärts-Rückwärts-Diskriminierung unter gleichzeitiger Impulsvervielfachung zweier gegeneinander phasenverschobener Signalfolgen eines Inkrementsignalgebers, dadurch gekennzeichnet, daß zur zusätzlichen Unterscheidung von geradzahligen und ungeradzahligen Inkrementen innerhalb einer Inkrementfolge folgende oder gleichwertige Bestimmungsgleichungen der Booleschen Algebra erfüllt sind:
    Vu= (Ά Aß AC) \/(Α/\Έ AC), V0 = (Ä/\Έ/\D)y {Α /\B f\-D),
    wobei die momentanen binären Zustände der Ausgangsleitungen mit Vv für vorwärts-ungerade, mit F0 für vorwärts-gerade, mit JRy für rückwärts-ungerade und mit R0 für rückwärtsgerade, mit Α,Ά,Β,Έ die binären Zustände der
    Eingangsleitungen und mit C, ü, D, ZJ die Zustände von als Speicherplätze für die jeweils vorhergehenden Zustandskombmationen der Eingangsleitungen dienenden Flip-Flop-Schaltungen (5, 6) bezeichnet sind.
    Hierzu 1 Blatt Zeichnungen
    709 639/472 8.67 © Bundesdruckerei Berlin
DEB86061A 1966-03-03 Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen Pending DE1248720B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEB0086061 1966-03-03

Publications (1)

Publication Number Publication Date
DE1248720B true DE1248720B (de) 1967-08-31

Family

ID=6983205

Family Applications (1)

Application Number Title Priority Date Filing Date
DEB86061A Pending DE1248720B (de) 1966-03-03 Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen

Country Status (4)

Country Link
US (1) US3482132A (de)
DE (1) DE1248720B (de)
GB (1) GB1116886A (de)
NL (1) NL6703092A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1291785B (de) * 1967-02-03 1969-04-03 Licentia Gmbh Verfahren und Schaltungsanordnung zur Erzeugung einer Richtungs-Signalfolge aus zweigegeneinander phasenverschobenen Impulssignalfolgen und deren Komplementsignalfolgen mittels statischer elektronischer Untersetzerstufen

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911399A (en) * 1970-01-31 1975-10-07 Kurt Maecker Digital incremental emitter, especially for numerical control of machine tools
US3688202A (en) * 1970-08-10 1972-08-29 Us Navy Signal comparator system
US3610954A (en) * 1970-11-12 1971-10-05 Motorola Inc Phase comparator using logic gates
US3728624A (en) * 1972-02-25 1973-04-17 Cit Alcatel Phase meter for comparing rectangular waves
US3913023A (en) * 1974-03-27 1975-10-14 Int Standard Electric Corp Fail-safe logic circuit arrangement for use in railway signalling systems
US4081661A (en) * 1976-09-13 1978-03-28 Durbin John R Flow line counter incorporating programmed reversal circuitry
US4238703A (en) * 1978-07-14 1980-12-09 Aupac Kabushiki Kaisha Brush device for a miniature electric motor
DE3174123D1 (en) * 1981-05-29 1986-04-24 Matsushita Electric Ind Co Ltd Pulse detection circuit
CA2178047C (en) * 1995-06-07 2006-08-22 Timothy J. Nicks Anti-dither optical container sensor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200340A (en) * 1962-11-29 1965-08-10 Ampex Synchronization monitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1291785B (de) * 1967-02-03 1969-04-03 Licentia Gmbh Verfahren und Schaltungsanordnung zur Erzeugung einer Richtungs-Signalfolge aus zweigegeneinander phasenverschobenen Impulssignalfolgen und deren Komplementsignalfolgen mittels statischer elektronischer Untersetzerstufen

Also Published As

Publication number Publication date
GB1116886A (en) 1968-06-12
US3482132A (en) 1969-12-02
NL6703092A (de) 1967-09-04

Similar Documents

Publication Publication Date Title
DE2315986C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer
DE1174362B (de) Anordnung zur Impulsuntersetzung
DE1248720B (de) Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen
DE2216349A1 (de) Analog Digitalumsetzer fur bipolare Eingangssignale
DE1257200B (de) Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE3114221C1 (de) Auswerteschaltung fuer einen digitalen Drehzahlgeber
DE2030991C3 (de) Analog-Digital-MeOwandler
DE1271169B (de) Frequenz- und Phasenvergleichsanordnung fuer zwei periodische Signale unter Erzeugung von zwei Impulsfolgen
DE1221277B (de) Anordnung zur Demodulation von zweiphasigen Digitalsignalen
DE2423818A1 (de) Schaltungsanordnung zur umwandlung einer zahl in einen prozentsatz einer vorgegebenen zahl
DE2449341C3 (de) Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals
DE1212151B (de) Statischer Zaehler mit Haupt- und Hilfsspeicher je Zaehlstufe
DE1111542B (de) Verfahren zum UEbertragen von mit der Zeit veraenderlichen Messwerten mittels Code-Modulation
DE2842672C2 (de) Digital-Analog-Umsetzer
DE1046680B (de) Schaltungsanordnung zur Verwandlung der in einem mehrstelligen, reflektierten binaeren Codesystem dargestellten Zahlenwerte in proportionale elektrische Spannungen durch lichtelektrische Abtastung
DE2607993C2 (de) Schaltungsanordnung zur Signalisierung der gegenseitigen Lage zweier gleichartiger Rechteckspannungszüge
DE2012823C3 (de) Einrichtung zur Erzeugung von Vorwärts- oder Rückwärts-Zählsignalen
DE1283378B (de) Schaltungsanordnung zur Umformung von Messgleichspannungen in eine Impulsfrequenz
DE3426047C2 (de)
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE3035689C2 (de) Anordnung zum Zünden von zwei in Reihe geschalteten Thyristorpaaren, die jeweils aus zwei antiparallel geschalteten Thyristoren bestehen
DE1537046B2 (de) Schaltungsanordnung zur umsetzung einer wechselspannung in eine impulsfolge
DE3005396A1 (de) Schaltungsanordnung zur gewinnung eines taktgebundenen signals
DE2262656C3 (de) Elektronische Distanzmeßschaltung