DE2842672C2 - Digital-Analog-Umsetzer - Google Patents
Digital-Analog-UmsetzerInfo
- Publication number
- DE2842672C2 DE2842672C2 DE2842672A DE2842672A DE2842672C2 DE 2842672 C2 DE2842672 C2 DE 2842672C2 DE 2842672 A DE2842672 A DE 2842672A DE 2842672 A DE2842672 A DE 2842672A DE 2842672 C2 DE2842672 C2 DE 2842672C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- code
- analog converter
- fibonacci
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
im folgenden auch Faltungseinheit genannt, die für die
stufenweise Umsetzung des Ausgangs-p-Codes der Zahl in andere Codekombinationen, die diese Zahl darstellen,
bestimmt ist Der mehrstellige Ausgang der FaI-tungseinhcii
4 ist mit dem mehrstelligen Eingang der Schalteinheit 3 verbunden. Der eine Fingang der Faltungseinheit
dient als Synchronisiereingang 5 des Digital-Analog-Umsetzers, auf welchen die Synchronisierimpulse
des Übergangsvorganges gegeben werden, während der andere Eingang der Einheit 4 als Zähleingang
6 des Digital-Analog-Umsetzers dient, auf den die Zählimpulse gegeben werden.
Für ein beliebiges »p« enthält die Faltungseinheit 4 »n« Typenfunktionszellen 7 (gegebenenfalls /J=O) entsprechend
der Zahl der Stellen in dem Fibonacci-p-Code. I ede /-te Funktionszelle 7 entspricht einer bestimmten
(7-ten)-Stelle des Fibonacci-p-Codes und einthält ein
Flipflop 8, dessen L-Ausgang 9 an die /-te Stelle des
mehrstelligen Eingangs der Einheit 3 gelegt ist Es sei bemerkt,daß /=1,2... (n— 1) ist. Die Funktionszellen 7,
die den Stellen von der ersten bis zur (n— l)-ten (d. h. bis zur fünften Stelle) entsprechen, umfassen auch ein logisches
UND-Glied 10, dessen Ausgang mit dem O-Eingang 11 des Flipflops 8 verbunden ist Ein Eingang des
logischen UND-Gliedes 10 ist mit dem Ausgang 12 des Flipflops 8 verbunden. Außerdem enthalten die Funktionszellen
7, die den Codestellen von der nullten bis zur (n—2)-ten enntsprechend, logische ODER-Glieder 13.
Der Ausgang des logischen ODER-Gliedes 13 ist mit dem 0-Eingang 14 des Flipflops 8 der gleichen Funktionszcllc
7 verbunden. Zwischen den Funktionszellen 7 sind folgende Verbindungen hergestellt. Der eine Eingang
des logischen ODER-Glieds 13 der Funktionszelle
7 der /-ten Codestelle (zum Beispiel, /=2) ist an den Ausgang des logischen UND-Gliedes 10 der Funktionszelle
der (i+ l)-ten, d. h. der dritten Stelle und der andere Eingang an den Ausgang des logischen UND-Gliedes
10 der Funktionrzelle 7 der (i+p+ l)-ten, d. h. der vierten
Stelle, da gegebenenfalls ρ = 1 ist, gelegt. Der zweite Eingang des logischen UND-Gliedes 10 der Funktionszelle
7 der /-ten, d. h. der zweiten Stelle ist mit dem L-Ausgang 9 des Flipflops 8 der Funktionszelle 7 der
(i— l)-ten, d.h. der ersten Stelle, der nächste Eingang des logischen UND-Gliedes 10 der Funktionszelle der
/-ten (/.weiten) Stelle mit dem L-Ausgang 9 des Flipflops
8 der Funktionszelle 7 der (i—p—1 )-ten, d. h. der nullten
Stelle verbunden, während die übrigen Eingänge sämtlicher logischer UND-Glieder 10 vereinigt sind und als
Synchronisicreingang 5 des Digital-Analog-Umsetzers, auf den das Synchronisiersignal des Übergangsvorganges
gegeben wird, dienen.
Der L-Eingang 11 des Flipflops 8 der Funktionszelle 7
der niedrigsten (nullten) Stelle dient als Zähleingang 6 des Digital-Analog-Umsetzers, auf den die Zählimpulse
gegeben werden.
Der in der Zeichnung dargestellte Digital-Analog-Umsetzer entspricht dem konkreten Fall mit p= 1.
Der Digital-Analog-Umsetzer funktioniert wie folgt.
Die Zählimpulse werden auf den Eingang 6 des Digital-Analog-Umsetzers
gegeben. In der Faltungseinheit 4 für den Fibonacci-p-Cofle findet eine Umwandlung der
Zähliinpulsfolge in einen entsprechenden Fibonacci-p-Code, der an dem mehrstelligen Ausgang der Einheit 4
erscheint und die entsprechenden Schaltelemente der Einheit 3 auslöst. Die Schaltelemente schalten in der
Einheit die entsprechenden Normalelemente zu, deren Werte den Fibonacci-p-Zahlen proportional sind und
am Ausgang 2 der Einheit 1 erscheint ein analoger Parameter, dessen Wert der Zahl N der am Zähleingang 6
eintreffenden Impulse proportional ist
Zwischen dem Anlegen zweier aufeinanderfolgender Zählimpulse (zum Beispiel zwischen dem ersten und
dem zweiten) werden Synchronisierimpulse auf den Synchronisierimpuls 5 zur Bewirkung einer Serienumsetzung
(Faltung) des Ausgangs-p-Codes der natürlichen
Zahl in andere Codekombinationen der gleichen Zahl gegeben. Hierbei liegt am Ausgang 2 die gleiche,
ίο dem Ausgangs-p-Code entsprechende und durch die
Einwirkung des Anfangszählimpulses eingestellte Analoggröße an.
Im folgenden sei die Funktion der Einheit 4 ausführlich
beschrieben. Vor dem Arbeitsbeginn befinden sich die Füpflops 8 sämtlicher Funktionszellen 7 im Nullzustand,
so daß auf die ersten Eingänge der logischen UND-Glieder 10 von den 0-Ausgängen 12 sämtlicher
Flipflops 8 Freigabesignale fL-Signale) und auf die zweiten
und dritten Eingänge der logischen UND-Glieder Verbotssignale (0-Signale) gegeben werden. Der erste
Zählimpuls, der am Eingang 6 eintrifft, führt zur Umsteuerung des Flipflops 8 der Funktionszelle 7 der nullten
Stelle in den L-Zustand, so daß die in der Einheit 4
eingespeicherte Kodekombination folgende Form annimmt:
543210—Stellennummern des Fibonacci-1-Codes
OOOO0L— Kodekombination bei N= 1
OOOO0L— Kodekombination bei N= 1
In der Einheit 1 wird die Normalgröße der nullten Stelle ((Pp(O)=I) zugeschaltet und am Ausgang 2 erscheint
der erste Wert der linear veränderlichen Größe, der N= 1 proportional ist. Beim Einschreiben einer Eins
in das Flipflop 8 der Funktionszelle 7 der nullten Stelle wird vom L-Ausgang dieses Flipflops auf den zweiten
Eingang des logischen UND-Gliedes 10 der Funktionszelle 7 der ersten Stelle ein Freigabesignal (X-Signal)
gegeben.
Das Synchronisiersignal des Übergangsvorgangs stellt eine periodische Folge von kurzen Synchronisierimpulsen dar, deren Dauer der des Übergangsvorgangs in dem logischen UND-Glied 10 gleich ist. Das Intervall zwischen den Synchronisierimpulsen ist gleich der Dauer des Übergangsvorgangs in dem Digital-Analog-Umsetzer beim Einschalten/Ausschalten jedes beliebigen Schaltelements, wobei der erste Synchronisierimpuls zum Synchronisiereingang 5 nach dem Eintreffen des Zählimpulses am Eingang 6 nach einer Zeit, die der Dauer des Übergangsvorgangs in dem Digital-Analog-Umsetzer beim Einschalten des Schaltelements der nullten Stelle gleich ist, gelangt. Der erste Synchronisierimpuls, der am Eingang des logischen UND-Gliedes der Funktionszelle 7 der ersten Stelle eingetroffen ist, führt zum Auftreten eines L-Signals am Ausgang des erwähnten logischen UND-Gliedes 10, was zur Umsteuerung des Flipflops 8 der Funktionszelle 7 der ersten Stelle in den L-Zustand führt. Über das logische ODER-Glied 13 der Funktionszelle 7 der nullten Stelle führt dieses L-Signal zum Kippen des Flipflops S der Funktionszelle 7 der nullten Stelle in den Nullstand. Folglich erhält die in der Einheit 4 eingeschriebene Kombination die Form:
Das Synchronisiersignal des Übergangsvorgangs stellt eine periodische Folge von kurzen Synchronisierimpulsen dar, deren Dauer der des Übergangsvorgangs in dem logischen UND-Glied 10 gleich ist. Das Intervall zwischen den Synchronisierimpulsen ist gleich der Dauer des Übergangsvorgangs in dem Digital-Analog-Umsetzer beim Einschalten/Ausschalten jedes beliebigen Schaltelements, wobei der erste Synchronisierimpuls zum Synchronisiereingang 5 nach dem Eintreffen des Zählimpulses am Eingang 6 nach einer Zeit, die der Dauer des Übergangsvorgangs in dem Digital-Analog-Umsetzer beim Einschalten des Schaltelements der nullten Stelle gleich ist, gelangt. Der erste Synchronisierimpuls, der am Eingang des logischen UND-Gliedes der Funktionszelle 7 der ersten Stelle eingetroffen ist, führt zum Auftreten eines L-Signals am Ausgang des erwähnten logischen UND-Gliedes 10, was zur Umsteuerung des Flipflops 8 der Funktionszelle 7 der ersten Stelle in den L-Zustand führt. Über das logische ODER-Glied 13 der Funktionszelle 7 der nullten Stelle führt dieses L-Signal zum Kippen des Flipflops S der Funktionszelle 7 der nullten Stelle in den Nullstand. Folglich erhält die in der Einheit 4 eingeschriebene Kombination die Form:
543210—Stellennummern in dem Fibonacci-1-Code
0000 LO-Codekombination
Diese Codekombination stellt auch die Zahl 1 dar, während in dem Digital-Analog-Umsetzer ein Übergangsvorgang
beginnt, der durch das gleichzeitige »Ein-
schalten« des Flipflops der Funktionszelle 7 der ersten Stelle und das »Ausschalten« des Flipflops 8 der Funktionszelle 7 der nullten Stelle bedingt ist Nach Ablauf
des Obergangsvorgangs wird am Ausgang 2 wieder der Wert der linear veränderlichen Größe eingestellt (quittiert), die dem Wert Λ/-1 proportional ist
Der zweite Zählimpuls führt zur Umsteuerung des Flipflops 8 der Funktionszelle 7 der nullten Stelle in den
L-Zustand, so daß die Codekombination in der Einheit folgende Form annimmt:
543210—Stellennummern indem Fibonacci-1-Code
OOOOLL—Codekombination
•n der Einheit wird der Normalwert der nullten Stelle
zugeschaltet, so daß am Ausgang 2 der zweite Wert der
veränderlichen Größe, der N-2 proportional ist, formiert wird, d. h. gebildet wird.
Hierbei erscheinen an den ersten, zweiten und dritten Eingängen des logischen UND-Gliedes 10 der Funktionszelle 7 der zweiten Stelle Freigabesignale. Das Erscheinen eines Synchronisierimpulses an dem Synchronisiereingang 5 führt zum Auftrete·· eines L-Signals am
Ausgang des erwähnten ODER-Gliedes 10, das das Flipflop der Funktionszelle 7 der zweiten Stelle in den L-Zustand und über die logischen ODER-Glieder 13 der
Funktionszellen 7 der ersten und nullten Stelle die Flipflops 8 dieser Funktionszelle in den 0-Zustand umsteuert, so daß die Codekombination folgende Form annimmt:
543210—Stellennummer in dem Fibonacci-1 -Code
OOQLQO—Codekombination,
die dem Fibonacci-/-Code der Zahl N<- 2 entspricht In
dem Digital-Analog-Umsetzer beginnt erneut ein Übergangsvorgang, bedingt durch das gleichzeitige »Einschalten« des Flipflops 8 der Funktionszelle 7 der zweiten Stelle und das »Ausschalten« der Flipflops 8 der
Funktionszellen 7 der ersten und nullten Stelle. Nach Abiauf dieses Obergangsvorgangs wird am Ausgang 2
erneut der Wert der linear veränderlichen Größe, der N- 2 proportional ist, eingestellt
Nach dem siebten Zählimpuls und allen ihm folgenden Synchronisierimpulsen nimmt die Einheit 4 folgenden statischen Zustand an:
543210—Stellennummern
OLOLOO—Codekombination,
was dem Fibonacci-!-Code der Zahl 7 entspricht, während am Ausgang des Digital-Analog-Wandlers hierbei
eine Analoggröße erscheint die der natürlichen Zahl 7 proportional ist
Nach dem Eintreffen des achten Zählimpulses nimmt die Einheit 4 folgenden Zwischenzustand ein:
543210—Stellennummern
OLOLOL—Codekombination,
die dem ersten Fibonacci-1-Code der natürlichen Zahl 8
entspricht Nach dem Eintreffen des ersten Synchronisierimpulses wird die Einheit 4 in einen neuen Zwischenzustand gebracht:
543210—Stellennummern
OZX)LLO-Codekombination.
die dem zweiten Fibonacci-1-Code der Zahl Λ/—8 entspricht. Beim Eintreffen der folgenden Zählimpulse wird
die Operation wiederholt.
Vorteilhaft ist bei dem beschriebenen Digital-Analogs Umsetzer, daß der bei der Impulszählung entstehende
Übergangsvorgang in eine Reihe von lokalen Übergangsvorgängen, die gleichzeitig nicht mehr als drei
Stellen (i-te, /—1-te und /—p— 1-te) umfassen, verteilt
wird. Außerdem ist es möglich, die Dauer des Über
gangsvorganges durch Synchronisierimpulse zu regeln,
wodurch die Güte des Übergangsvorganges verbessert und seine Stärke vermindert wird.
Bei dem Digital-Analog-Umsetzer wird nach dem Eintreffen jedes beliebigen Zählimpulses nur eine Stelle
is (nullte Stelle) des Codes eingeschaltet und am Ausgang
des Digital-Analog-Umsetzers wird sogleich ein statischer Wert, der N entspricht, formiert, wonach ein synchroner Übergangsyorgang beginnt. Dies verbessert
auch die Güte des Übergangsvorgangs und ist wichtig
bei der Benutzung des Digital-Analog-Umsetzers in einem Serien-Analog-Digital-Umsetzer mit Rückkopplung und in Abtast-Digitalmeßsystemen, wenn der Digital-Analog-Umsetzer an den Eingang einer Vergleichseinrichtung angeschlossen ist, die fehlerhaft auf den
Darüber hinaus wird bei dem erfindungsgemäßen Digital-Analog-Umsetzer seine metrologische Kontrolle
vereinfacht Dazu genügt es, nach Eintreffen des nächstfolgenden Zählimpulses und Einstellung des Ausgangs-
analogwertes, der N entspricht die Konstantheit der
Ausgangsgröße nach dem Eintreffen jedes Synchronisierimpulses zu kontrollieren. Eine Abweichung vor
dem konstanten Wert kann nur infolge einer Störung der Fibonacci-Beziehung (1) zwischen den Werten der
einzelnen Stellen in dem Digital-Analog-Umsetzer vorkommen, d.h. die Fibonacci-Beziehung (1) tritt in der
Rolle eines eigenartigen »mathematischen Wächters« auf. Eine große Abweichung ist ein Zeichen für ein Versagen in dem Digital-Analog-Umsetzer.
Die Realisierung des erwähnten Übergangsvorgangs durch Falten der Werte der Binärstellen (ohne Änderung des Zahlenäquivalents N), d. h. die Operation:
50
OLOLOLOLL
ILI
OLOLOLLOO
OLQLLOOOO
OLLOOOOOO
kann man auch als eine eigenartige Mittelung der Ausgangsgröße traktieren, so daß infolge der Realisierung
des erwähnten Übergangsvorgangs die Genauigkeit des Digital-Analog-Umsetzers erhöht wird.
65
Claims (1)
1 2
liebige Zahlendarstellungen im bekannten, redundanten
Patentanspruch: Fibonacci-p-Code in andere Darstellungen derselben
Zahl um, und zwar einerseits in Richtung zur Minimal-Digital/Analog-Umsetzer für Codes, bei denen je- form, bei der möglichst wenig Steilen mit der Wertigkeit
der Stelle ein festes Gewicht zugeordnet ist, mit ei- 5 »1« besetzt sind (was dort als »Faltung« bezeichnet ist)
ner Summiereinrichtung (1) mit mehreren Eingän- als auch in entgegengesetzter Richtung (was dori als
gen, denen jeweils eine Stelle des Codes über eine »Abwicklung« bezeichnet ist).
Schalteinrichtung (3) zuführbar ist, dadurch ge- Diese Einrichtung besitzt für jede Stelle des Fibonac-
kennzeichnet, daß ci-p-Codes eine Funktionszelle (2), die eine U N D-Sehal-
derCode ein Fibonacci-p-Code ist, 10 tung (11), ein Flip-Flop (9) und eine »Schalteinheit« (10)
daß eine Umwandlungseinrichtung vorgesehen ist, besitzt
deren digitale Ausgänge über die Schalteinrichtung Die umzuwandelnden Zahlendarstellungen werden
(3) mit den digitalen Eingängen der Summiereinrich- den einzelnen Funktionszellen parallel über lnformatung (1) verbunden sind, tionseingänge (8) zugeführt, wobei die Umwandlung hin
daß die Umwandlungseinrichtung (4) einen Zählein- 15 zur Minimalform über Steuersignale an einem »Falgang (6) und einen Steuereingang (5) aufweist, tungssteuereingang« (7) gesteuert wird,
wobei die Umwandlungseinrichtung (4) am Zshlein- Der Erfindung liegt die Aufgabe zugrunde, einen Di-
gaiig (6) ankommende Impulse im Fibonacci-p-Code gital-Analog-Umsetzer zu schaffen, beim bei dem
zählt und die jeweilige Zahlendarstellung (N) der Wechsel der Nachbarcodekombinationen der Übergezählten Impulse bei jedem Steuerimpuls an dem 20 gangsvorgang in eine Reihe von zeitlich aufeinanderfol-Steuereingang (5) auf eine nächstniedrigere Form genden lokalen Übergangsvorgängen verteilt wird, von
des Fibonacci-p-Codes bis hin zur Minimalform um- - welchen jeder durch die Umschaltung dreier Nachbarwandelt und stellen des Codes durch Einführen einer Einheit, die eine
wobei die Frequenz der Steuerimpulse so gewählt stufenweise Umsetzung des Ausgangsredundanzcodes
ist, daß die in der Umwandlungseinrichtung (4) vor- 25 einer Zahl in andere Codekombinationen der gleichen
handene Zahlendarstellung (N) zur Fibonacci-p-Co- Zahl realisiert, bedingt ist.
de-Minimalform umgewandelt ist, bevor ein neuer Diese Aufgabe wird mit einem Digital/Analog-Um-
Impuls für die nächste Zahl (N+1) am Zähleingang setzer mit den im Anspruch angegebenen Merkmalen
(6) erscheint. gelöst.
30 Der erfindungsgemäße Digital-Analog-Umsetzer
weist den Vorteil auf, daß der in diesem bei der Impulszählung entstehende Übergangsvorgang in eine Reihe
von lokalen, weniger starken Übergangsvorgängen, die
Die Erfindung bezieht sich auf das Gebiet des Digital- gleichzeitig nicht mehr als drei Stellen umfassen, verteilt
gerätebaus und betrifft insbesondere Digital-Analog- 3s wird, wobei es bei dem erfindungsgemäßen Digilal-Umsetzer. Analog-Umsetzer möglich ist, die Dauer des Über-
Die Erfindung kann in Analog-Digital-Umsetzern, In- gangsvorganges durch Synchronisierimpulse zu regeln,
formationsmeßsystemen, Displayeinheiten unter Ver- während die metrologische Kontrolle, d. h. die Gewährwendung von Elektronenstrahlröhren mit digitaler leistung der Genauigkeit des erwähnten Digital-Ana-Strahlablenkung verwendet werden. 40 log-Umsetzers wesentlich vereinfacht ist.
Bekannt sind Digital-Analog-Umsetzer zur Erzeu- Die Erfindungsvorteile sollen aus der folgenden ein-
gung einer linear veränderlichen Größe (s. das Buch von gehenden Beschreibung eines Ausführungsbeispiels mit
W. B. Smolow u. a. »Halbleitercodierer und -decodierer- Bezugnahme auf die beiliegende Zeichnung, in der das
umsetzer«, Leningrad, »Energija«, 1967). Die Grundlage Funktionsschema des erfindungsgemäßen Digital-Anasolcher Digital-Analog-Umsetzer bildet eine Einrich- 45 log-Umsetzers zur Erzeugung einer linear veränderlitung zur Summierung von Normalwerten, die den Stel- chen Größe gezeigt ist, verständlich werden,
lenwerten des umzusetzenden klassischen Binärcodes Der Digital-Analog-Umsetzer enthält eine Normal-
proportional sind, und eine Menge von Schaltelemen- größensummiereinheit 1, deren Ausgang 2 als Ausgang
ten, die das Schalten der entsprechenden Normalwerte des Digital-Analog-Umsetzers dient,
steuern und ausgangsseitig mit den entsprechenden Ein- 50 Die Normalgrößen (zum Beispiel Normalströme) sind
gangen der Einrichtung zur Summierung der Normal- in der Einheit 1 proportional den entsprechenden h'ibowerte verbunden sind. Der Eingangscode trifft beispiels- nacci-p-Zahlen gewählt, d. h. der Wert der /-ten Stelle ist
weise von einem Impulszähler ein, dessen Ausgänge mit proportional der /-ten Fibonacci-p-Zahl, die durch folden Eingängen der Schaltelemente in Verbindung ste- gende rekurrente Beziehung vorgegeben wird:
hen. Der Impulszähler kann auf der Grundlage des klas- 55
sischen Binärcodes ausgeführt sein. 0 bei /< 0
Ein wesentlicher Nachteil ist bei diesen Digital-Ana- 0^= 1 bei /=0 (1)
log-Umsetzern die niedrige Güte der Übergangsvor- 97^1—l) + ^//—p—1) bei/>0,
gänge, die in dem Digital-Analog-Umsetzer bei dem
Wechsel der Nachbarcodekombinationen (zum Beispiel, 60 wobei ρ die vorgegebene natürliche Zahl ist.
des Codes OLL... L gegen den Code L 00... 0) wegen Der Digital-Analog-Umsetzer enthält auch eine Ein-
der erforderlichen Umschaltung vieler Elemente entste- heit 3 mit Schaltelementen (z. B. Transistorschaltern),
hen. Infolge solcher Übergangsvorgänge entsteht ein deren Zahl der Stellenzahl in dem Fibonacci-p-Code
starker nicht steuerbarer Strom-bzw. Spannungssprung gleich ist. Die Ausgänge der Schaltelemente bilden eiam Ausgang des Digital-Analog-Umsetzers. 65 nen mehrstelligen Ausgang der Einheit 3 und stehen mil
Aus der DE-OS 27 32 008 ist eine Einrichtung zur dem mehrstelligen Eingang der Einheit 1 in Verbindung.
Reduzierung von Fibonacci-p-Codes auf die Minimal- Darüber hinaus enthält der Digital-Analog-Umsetzer
form bekannt geworden. Diese Einrichtung wandelt be- eine Umwandlungseinrichtung für Fibonacci-p-Codes,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2842672A DE2842672C2 (de) | 1978-09-29 | 1978-09-29 | Digital-Analog-Umsetzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2842672A DE2842672C2 (de) | 1978-09-29 | 1978-09-29 | Digital-Analog-Umsetzer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2842672A1 DE2842672A1 (de) | 1980-04-03 |
DE2842672C2 true DE2842672C2 (de) | 1984-12-13 |
Family
ID=6050983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2842672A Expired DE2842672C2 (de) | 1978-09-29 | 1978-09-29 | Digital-Analog-Umsetzer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2842672C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3050418A1 (en) * | 1980-05-30 | 1982-07-15 | A Azarov | Converter of p-codes into analog values |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU662933A1 (ru) * | 1976-07-19 | 1979-05-15 | Таганрогский радиотехнический институт им. В.Д.Калмыкова | Преобразователь кодов |
-
1978
- 1978-09-29 DE DE2842672A patent/DE2842672C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2842672A1 (de) | 1980-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145119B2 (de) | Dateneingabevorrichtung | |
DE2216349A1 (de) | Analog Digitalumsetzer fur bipolare Eingangssignale | |
DE1174362B (de) | Anordnung zur Impulsuntersetzung | |
DE1271185B (de) | Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode | |
DE1256688B (de) | Verfahren und Schaltungsanordnung zur Analog-Digital-Umsetzung | |
DE2618633C3 (de) | PCM-Decodierer | |
DE2224140A1 (de) | Schaltwerk zum Übersetzen der Schliessung je eines von mehreren Zweipol-Schaltern in einen entsprechenden seriellen Bitcode | |
DE2842672C2 (de) | Digital-Analog-Umsetzer | |
DE1248720B (de) | Logisches Netzwerk zur Vorwärts Ruckwarts-Diskumimerung zweier phasenverschobener Signalfolgen | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE2605919A1 (de) | Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb | |
DE2244741C3 (de) | Anordnung zur digitalen Messung einer physikalischen Größe durch einen Impulszähler mit ganzer invariabler Zählbasis | |
DE2030991C3 (de) | Analog-Digital-MeOwandler | |
DE2143470A1 (de) | Codewandler | |
DE2242935A1 (de) | Signal-umsetzerschaltung | |
DE2500434C3 (de) | Schaltungsanordnung zur Auswertung von Winkelabweichungen eines bewegten Körpers relativ zu einem Zielpunkt kennzeichnenden Signalen | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE972730C (de) | Schaltungsanordnung zur Kennzeichnung der Gruppenzugehoerigkeit mehrstelliger Zahlen, insbesondere fuer Verzoner in Fernmelde- bzw. Fernsprechanlagen | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers | |
DE1171656B (de) | Einrichtung zur Darstellung von Zeichen auf dem Schirm einer Kathodenstrahlroehre | |
DE1288634B (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen, welche Ausgangssignale liefert, die gleiche absolute Werte, jedoch in Abhaengigkeit von empfangenen Signalkombinationen entgegengesetzte Vorzeichen aufweisen | |
DE2607993C2 (de) | Schaltungsanordnung zur Signalisierung der gegenseitigen Lage zweier gleichartiger Rechteckspannungszüge | |
DE1537046C (de) | Schaltungsanordnung zur Umsetzung einer Wechselspannung in eine Impulsfolge- | |
DE1121384B (de) | Schaltungsanordnung zum Bestimmen des Differenzbetrages zweier Binaerzahlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OAP | Request for examination filed | ||
OC | Search report available | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |