SU662933A1 - Преобразователь кодов - Google Patents
Преобразователь кодовInfo
- Publication number
- SU662933A1 SU662933A1 SU762386002M SU2386002M SU662933A1 SU 662933 A1 SU662933 A1 SU 662933A1 SU 762386002 M SU762386002 M SU 762386002M SU 2386002 M SU2386002 M SU 2386002M SU 662933 A1 SU662933 A1 SU 662933A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- input
- code
- register
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Logic Circuits (AREA)
- Detection And Correction Of Errors (AREA)
Description
Изобретение относитс к вычисли .тельной технике и может быть исполь зовано дл преобразовани двоичного кода в р-код Фибоначчи. Известны устройства дл преобразовани двоичного кода в код с другим основанием, использующие принци суммировани кодовых эквивалентов на накапливающем сумматоре 1,(2. Наиболее близким тexничecки з реш нием к данному изобретению вл етс преобразователь кодов, содержащий первый сдвигающий регистр, элемент И . первый сумматор, блок управлени ,, причем выходпервого сдвигающего регистра соединен -с первым входом . элемента И, выход которого соединен со входом первого сумматора., первый выход блока управлени сое 1инен со вторым входом первого сумматора и со входом первого сдвигающего регист ра 3. Недостатком такого устройства вл етс невозможность преобразовани двоичного кода в р-код Фибоначчи. Целью изобретени вл етс расширение функциональных возможностей., заключающихс в преобразовании двоичного кода в р-код Фибоначчи. 2 - Пост авленна цель достигаетс тем, что преобразователь дополнительно сод ержит второй сумматор, первый и второй регистры, причем выход второго сумматора соединен со вторым входом элемента И и с информационными входами первого и второго регистров, выходы которых соединены соответственно в первым и вторым входом второго сумматора, второй выход блока управлени соединен с управл ющим входом второго сумиатора ,и с уп авлшощими входами первого и второго регистров. Функциональна схема предлагаемого устройства приведена на чертеже. Устройство содержит первый сдвигающий регистр 1, предназначенный дл хранени и последовательного, сдвига в сторону младших разр дов исходного преобразуемого.двоичного кода; элемент И 2, блок управлени 3,. осуществл ющий управление работой преобразовател ; первый сумматор 4, в котором происходит накопление рэквивалентов весов двоичных разр дов; второй сумматор 5,,, пред назначенный дл генерации р-эквивалентов весов двоичных разр дов, первый регистр р-кодов Фибоначчи б и .второй регистр р-кодов Фибоначчи 7, предназ наченные дл хранени р-эквивалентрв весов двоичных разр дов на каждом такте преобразовани . Устройство работает следующим образом . В исходном состо нии, код, подлежащий преобразованию, записываетс в первый сдвиганнций регистр 1. В первы регистр р-кода Фибоначчи б и во Bfoрой регистр р-кода Фибоначчи 7 занос тс р-эквивалентны числа О. Во второй сумматор 5 заноситс р-эквивалент веса первого разр да-двоичног кода (число 1). Первый сумматор 4 на ходитс в нулевом состо нии. Каждый такт преобразовани состои из двух псхлутактов. На Первом полутакте происходит сложение на етором сумматоре 5 содержимого первого регистра р-кодрв Фибоначчи б и второго регистра р-кодов .Фибоначчи 7. На втором полутакте происходит перезапись содержимого второго сумматора 5 в первый регистр р-кодов Фибоначчи б и во второй регистр р-кодов Фибоначчи 7. При .этом на первый вход элемента И 2 из первого регистра сдвига 1 посту пает содержимое младшего разр да преобразуемого двоичного кода. Если значение его равн етс р-эквивалент веса младшего раз р да- двоичного кбда не поступает на первый сумматор 4. Если значение младшего разр да преобразуемого двоичного кода равно , то через элемент И 2 в первый сумматор 4 записываетс р-эквивалент веса младшего разр да двоичного кода. На следующем первом полутакте происходит сложение содержимого первого регистра р-кодов Фибоначчи б и второго регистра р-кодов Фибоначчи 7. При этом во втором сумматоре 5 находитс .р-эквивалент-веса второго разр да двоичного кода (число 2), на следующем втором полутакте данный эквивалент поступит или не поступит, в зависимости от содержимого второго разр да исходного двоичного кода, на первый сумматор 4. На следующих полутактах преобразователь функционирует аналогичным образом. Процесс преобразовани продолжаетс до тех пор, пока не произойдет полного сдвига содержимого первого сдвигающего регистра 1, т,е, . пока не поступит на первый вход элемента И 2 содержимое последнего старшего разр да преобразуемого двоичного кода. При этом в первом сумматоре 4 будет находитьс р-эквивалент исходного двоичного числа. Примером функционировани данного преобразовател может служить преобразование двоичного кода числа 18 в 2кЬд Фибоначчи.
100000100 2О 0. 1. О О . 100010000 2-00 010 10010 о 100 200001
1000 10000
000
о о
о . о 1
о о
Claims (3)
- о о 0 , 000001000 0 -00 о 0.01000 0 000001000 Таким образом, по окончании процесса преобразовани в первом суммат ре 4 будет записан 2-эквивалент числа 18, т.е. код 1001 001 00. Формула изобретени Преобразователь кодов, содержа 1№1й первый сдвигающий регистр, элемент И первый сумматор, блок управлени , причем выход первого сдвигающего регистра сбединен с первым входом элемента И,выход которого соединен со входом первого сумматора,первый выхо блока управлени соединен со вторым входом первого сумматора и со входом первого сдвигающего регистра, отл чающийс тем, что, с целью расширени функциональных возможностей , заключающихс в возможности преобразовани двоичного кода в р-коды Фибоначчи, преобразователь дополнительно содержит второй сумматор/ первый и второй регистры, причем выход второго сумматора соединен со вторып входом элемента И и с информаг ционными входами первого и второго регистрО1В, выходы которых соединены соответственно с первым и вторым входом второго сумматора, второй выход блока управлени соединен с управл ющим входом второго сумматора и с управл ющими входами первого и второго регистров. Источники информации , прин тые во внимание при экспертизе 1. iBTopCKoe свидетельство СССР № 439801, кл.С 06 F 5/02, 1974.
- 2.Авторское свидетельство СССР № 315176, кл. G Об F 5/02, 1971.
- 3.Авторское свидетельство СССР № 436345, кл. G 06.F 5/02, 1974.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
Publications (1)
Publication Number | Publication Date |
---|---|
SU662933A1 true SU662933A1 (ru) | 1979-05-15 |
Family
ID=20670506
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
Country Status (9)
Country | Link |
---|---|
US (1) | US4187500A (ru) |
JP (1) | JPS5333549A (ru) |
CA (1) | CA1134510A (ru) |
DD (1) | DD150514A1 (ru) |
DE (1) | DE2732008C3 (ru) |
FR (1) | FR2359460A1 (ru) |
GB (1) | GB1543302A (ru) |
PL (1) | PL108086B1 (ru) |
SU (7) | SU662931A1 (ru) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842672C2 (de) * | 1978-09-29 | 1984-12-13 | Vinnickij politechničeskij institut, Vinnica | Digital-Analog-Umsetzer |
DE2848911A1 (de) * | 1978-11-10 | 1980-05-14 | Vinnizkij Politekhn I | Digital-analog-wandler |
DE2921053C2 (de) * | 1979-05-23 | 1985-10-17 | Vinnickij politechničeskij institut, Vinnica | Einrichtung zur Reduktion von n-stelligen Codes mit Irrationsbasis auf die Minimalform |
GB2050011B (en) * | 1979-05-25 | 1984-02-08 | Vinnitsky Politekhn Inst | Devices for reducing irrational base codes to minimal form |
US4290051A (en) * | 1979-07-30 | 1981-09-15 | Stakhov Alexei P | Device for reducing irrational-base codes to minimal form |
WO1981003590A1 (fr) * | 1980-05-30 | 1981-12-10 | Vinnitsky Politekhn Inst | Convertisseur de code p en valeurs analogiques |
JPS6352806B2 (ru) * | 1980-06-26 | 1988-10-20 | Binnitsusukii Horichefunichesukii Inst | |
US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
ATE201943T1 (de) * | 1995-02-03 | 2001-06-15 | Koninkl Philips Electronics Nv | Anordnung zum kodieren einer sequenz von (n-1)- bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern |
ITRM20000347A1 (it) * | 2000-06-26 | 2001-12-26 | Salpiani Giampietro | Metodo di rappresentazione numerica. |
US6788224B2 (en) * | 2000-06-26 | 2004-09-07 | Atop Innovations S.P.A. | Method for numeric compression and decompression of binary data |
US6691283B1 (en) * | 2001-12-12 | 2004-02-10 | Lsi Logic Corporation | Optimization of comparator architecture |
CN101499001B (zh) * | 2009-03-13 | 2010-09-29 | 天津工程师范学院 | 一种除数是127×2n的快速除法器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032979A (en) * | 1972-12-26 | 1977-06-28 | Digital Development Corporation | Method and system for encoding and decoding digital data |
-
1976
- 1976-07-19 SU SU762386002K patent/SU662931A1/ru active
- 1976-07-19 SU SU762386002L patent/SU662932A1/ru active
- 1976-07-19 SU SU762386002D patent/SU662930A1/ru active
- 1976-07-19 SU SU762386002A patent/SU662926A1/ru active
- 1976-07-19 SU SU762386002O patent/SU662941A1/ru active
- 1976-07-19 SU SU762386002N patent/SU662934A1/ru active
- 1976-07-19 SU SU762386002M patent/SU662933A1/ru active
-
1977
- 1977-07-14 CA CA000282682A patent/CA1134510A/en not_active Expired
- 1977-07-15 US US05/816,510 patent/US4187500A/en not_active Expired - Lifetime
- 1977-07-15 DE DE2732008A patent/DE2732008C3/de not_active Expired
- 1977-07-18 DD DD77200131A patent/DD150514A1/de unknown
- 1977-07-19 PL PL1977199745A patent/PL108086B1/pl unknown
- 1977-07-19 JP JP8569077A patent/JPS5333549A/ja active Granted
- 1977-07-19 GB GB30294/77A patent/GB1543302A/en not_active Expired
- 1977-07-19 FR FR7722036A patent/FR2359460A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
SU662932A1 (ru) | 1979-05-15 |
JPS5333549A (en) | 1978-03-29 |
PL108086B1 (pl) | 1980-03-31 |
DE2732008C3 (de) | 1982-03-04 |
SU662930A1 (ru) | 1979-05-15 |
GB1543302A (en) | 1979-04-04 |
SU662931A1 (ru) | 1979-05-15 |
SU662941A1 (ru) | 1979-05-15 |
CA1134510A (en) | 1982-10-26 |
PL199745A1 (pl) | 1978-04-24 |
DD150514A1 (de) | 1981-09-02 |
SU662926A1 (ru) | 1979-05-15 |
DE2732008A1 (de) | 1978-02-02 |
DE2732008B2 (de) | 1981-07-09 |
JPS5711459B2 (ru) | 1982-03-04 |
FR2359460A1 (fr) | 1978-02-17 |
US4187500A (en) | 1980-02-05 |
FR2359460B1 (ru) | 1983-05-20 |
SU662934A1 (ru) | 1979-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU662933A1 (ru) | Преобразователь кодов | |
KR950020213A (ko) | 문자 코드 변환 장치 | |
SU860053A1 (ru) | Преобразователь двоично-дес тичной дроби в двоичную дробь | |
SU377766A1 (ru) | УСТРОЙСТВО дл ФОРМИРОВАНИЯ позиционных | |
SU696472A1 (ru) | Устройство дл вычислени функций | |
SU960810A1 (ru) | Генератор псевдослучайных процессов | |
JPS5748141A (en) | Address conversion system | |
SU750478A1 (ru) | Преобразователь целых двоично- дес тичных чисел в двоичные | |
SU781806A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU752323A1 (ru) | Преобразователь двоично-дес тичной дроби в двоичную дробь | |
SU489109A1 (ru) | Клавишное устройство дл обработки и регистрации информации | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
JPS5421149A (en) | Memory unit for input and output bus information | |
SU467364A1 (ru) | Дифференцирующее устройство | |
SU932492A1 (ru) | Цифровое дифференцирующее устройство | |
SU960806A1 (ru) | Устройство дл вычислени многочленов | |
SU565309A1 (ru) | Накапливающий регистр | |
SU675423A1 (ru) | Цифровое множительное устройство | |
SU924853A2 (ru) | Преобразователь напр жени в код | |
SU549801A1 (ru) | Устройство дл преобразовани двоично-дес тичного кода в двоичный | |
SU822347A1 (ru) | Вычислительный преобразовательНАпР жЕНи B КОд | |
SU1662004A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU855658A1 (ru) | Цифровое устройство дл вычислени функций | |
SU1658387A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU822181A1 (ru) | Устройство дл умножени чиселВ дОпОлНиТЕльНыХ КОдАХ |