SU662932A1 - Преобразователь р-кода фибоначчи в двоичный код - Google Patents

Claims (1)

1 .. , Изобретение относитс  к вычислительной технике и может быть использовано дл  преобразовани р-кодов Фибоначчи в, двоичный код. Известны устройства дл  преобраэо вани  кода с любым основанием в двои ный код, содержащие п-разр дный регистр, распределитель импульсов, двоичный сумматор, причем вход п-раз р дного регистра  вл етс  входом пре образоватёл , а выход двоичного сумматора  вл етс  выходом преобразовател  1 . Недостатком таких устройств  вл етс  значительное врем  преобразовани  р-кода Фибоначчи в двоичный код. Целью изобретени   вл етс  повыше ние быстродействи  процесса преобра«рвани  р-кодов Фибоначчи в двоичный код.; Это достигаетс  тем, что преобразователь содержит I коммутаторов гру пы разр дов, причем первый информационный вьпсод каждого коммутатора группы разр дов соединен с соответствующим входом двоичного сумматора, второй информационный выход каждого коммутатора группы разр дов, кроме коммутатора младшей группы разр дов, соединен с (р+2)-ым входом соседнего коммутатора группы более младших разр дов, р+1 входы каждого коммутатора группы разр дов соединены с соответствующими единичными выходами п-разр дного регистра, управл ющие входы каждого коммутатора группы разр дов соединены с боответствующими выходами распределител  импульсов. На фиг.1 показана функциональна  схема устройства; на фиг.2 - функциональна  схема коммутатора групп старших разр дов дл  и . Преобразователь содержит п-разр дный регистр 1, предназначенный дл  .хранени  исходного р-кода Фибоначчи, Е коммутаторов группы разр дов 2-1-2-, предназначенных дл  формировани  двоичных эквивалентов весов разр дов р-кода Фибоначчи, распределитель импульсов 3, предназначенный дл  управлени  процессом преобразовани , двоичный сумматор 4, предназначенными дл  последовательного накоплени  .двоичных эквивалентов. На фиг.2 введены следующие обозначени : - элементы И, 6 элементы ИЛИ. Преобразователь работает следующим образом. 3 Перед началом преобразовани  исходный р-код Фибоначчи заноситс  в п-разр дный регистр 1, а триггеры двоичного сумматора 4 устанавливаютс  в нулевое состо ние. По приходу первого тактового импульса на распределитель импульсов 3, на первом выходе последнего по вл етс  единичный потенциал, который поступает-на управл ющий вход коммутатора старшей группы разр дов. Если в п-разр дном регистре 1, в каком либо из подр д идущих, начина  со старших, разр дов записана е диница, то на выходе тех коммутаторов группы разр дов, номера кбторых совпадают с .номерами единичных разр дов в двоичном эквиваленте веса данно -о единичного разр да р-кода Фибоначчи, по витс  единичный сигнал. При этом необходимо подчеркйуть , что в группе из р подр д идущих разр дов р-кода Фибоначчи может находитьс  только одна единица, что вытекает из определени  нормального р-кода Фибоначчи. В дво,ичномсумматоре 4 происходит сложение полученHord дйог чнОго эквивалента с содержанием сумматора. По приходу второго тайтрйогр импульса на BTopbwt выходе | аспределител  импульсов 3 пd вл etc  единичный потенциал, который .hocfynaeT на коммутатор следующей группы разр дов Если в n-paзp jEitнoм регистре 1, в ка ком либо из ел едуюйщх р подр д идущих 1разр до в, Написана единица, то на двоичном cyNMaTope 4 аналогичным образом происходит сложение двоичного эквив.алента веса данного : единичного разр да р-кода Фйбоначчи с содержимым сумматора. На Дйойчнбм cyMjiiaTdpe 4 таким образом накапливаетс  сумма . , , в Операци  суммировани  даеичных эквивалентов веСов ёдйничнЕох разр дЪв Фибоначчи продолжаетс  .до тех пор, пока не произойдет опро всех коммутаторов групп разр дов. При этом максимальное Количество тактов, необходимых дл  преобразова ни , будет равноЗ  акс ® число коммутаторов группы разр дов t определАетс  из неравенства (п) По окончании процесса преобразовани  в двоичном сумматоре 4 будет находитьс  двоичный эквивалент числа , записанного в р-коде 1ч1боначчи. I, Первые входы элементов И 5 1-5 4 соединены с выходами разр дов, ве 2 са которых равны соответственно 26, 19 , 14 и 10. Вторые входы каждого элемента И 5 1-5-4 соединены с управл ющим входом коммутатора групп разр дов. Выход элемента ИЛИ 6 соединен со входом того разр да двоичного сумматора 4, вес которого равен 14. Выходы каждого элемента И 5-1-5-4  вл ютс  входными дл  следующего коммутатора группы разр дов и соединены с соответствующими входами элемента ИЛИ 6 следующего коммутатора группы раэр дов и также  вл ютс  входными дл  последующих коммутаторов группы разр дов . i . Необходимо отметить, что коммутаторы группы младших разр дов могут, в зависимости от длины преобразуемого р-кода Фибоначчи, содержать или искомое число элементов И ,и элемент ИЛИ, или только один элемент ИЛИ. Формула изобретени  Преобразователь р-кода Фибоначчи в двоичный код, содержащий п-разр днь1й регистр, распределитель импульсов двоичный сумматор, причем вход п-разр дного регистра  вл етс  вхог дом преобразовател , выход двоичного сумматора  вл етс  выходом преобразовател , отличающийс  тем, что, с цеЛью повышени  быстродействи , преобразователь содержит J коммутаторов группы разр дов, причем первый информационный выход каждого коммутатора группы разр дов соединен с соответствующим входом двоичного сумматора, второй инфор-. мацйонНый выход каждого коммутатора группы разр дов/ кроме коммутатора младшей группы разр дов, соединен с (р+2) входом соседнего коммутатора группы более младдаих разр дов,(р+1) входы каждого, коммутатора группы разр дов соединены с йоответствуюпщми единичными выходами п-разр дного регистра , управл ющие входы каждого коммутатора группы разр дов соединены с соответствующими выходами распределител  импульсов. . Источники информации, прин тые во внимание при экспертизе 1. йвторское свидетельство СССР № 439801, кл. G 06 F 5/02, 1974.