SU714644A1 - Преобразователь параллельного двоично- дес тичного кода 8-4-2-1 в частоту - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО ДВОИЧНОДЕСЯТИЧНОГО КОДА 8-4-2-1 В ЧАСТОТУ

Claims (2)

1 -;.. Иаобретейие касаетс  вычислительной техники, в частности, оно может быть использовано в цифровых вычислитепьньк устройствах и цифровых генераторах низких частот. Извести) устройство дл  прео6разов(г ки  параллельного кода в частоту следовани  импульсов, содержащее генератор импульсов, 1феобразователь код-врем , кодовые вейтвлв, счетчик посто нной ёмkocTH и блок угравлени  l. Это устройство М|рактеризу«етс  значительной сло ьвостью из-за наличи  промежуточвбзсх) преобразовател  код-врем . , Нанболее близким по технической, cymi вое-га к предлагаемому  вл етс  гфеобразователь , описанный в 2, Это устройство содержит генератор импульсов, триргерный двоично-дес тичный счетчик, рфс ботающих в коде , триггерный многоразр дный двоично-дес тичшдй счетчик , работающий в воде 5-2-1-1, вектили И и ИЛИ. Это устройство преобразует число входных импульсов, поступающих на вход счетчика, работающего в коде 5-2-1-1, в пропорциональную частоту. Дл  преобразовани  параллельного двоичнодес тичного кода 8-4-2-1 в частоту счетчик , работающий в коде 5-2-1-1, должен быть исключен, однако в известное устройство должен быть введев дополнительный кодопреобразователь, осуществл ющий преобразование входного параллельного кода 8-4-2-1 код 5-2-1-1. При построении многоразр дных преобразователей кода 8-4-2-1 в частоту требуетс  большое количество счетных триггеров. Кроме того, наличие дополнительного преобразовател  пара 1лелыюго кода 8-4-2-1 увеличивает объем оборудовани  за счет вентилей И и ИЛИ, вход щих в состав дополнительного кодопреобразовател . Цель предлагаемого изобретени  - повышение надежности за счет сокращени  количества элементов. Дл  этого в известный преобразователь 1 параллельного двоично-дес тичного кода 8-4-2-1 в частоту, содержащий генератор импульсов, выход которого пЬдкйючен ко входу триггерного счетчика, две вентилей И и три элементй ИЛЯ, допшнительно введены дифференцирующие эле-; менты, дес тичный делитель и элемент зейержки, причем сигнальные входы венtHheA И нервой и второй группы соедине ь1 параллельно и подключены через диф- ферендирующие элементы к выходам соот ветству щйх разр дов Tp«rrep®Wc«ieTчика , а выходы вентилей И первой irpynrtbi п6дкл16чёньг Через перрыЙ элемент ИЛИ к первому входу второго элемента ИЛИ, В1торой вход которого соединен через пос- лёдовательно соединенные элемент задержки , дес тичный делитель и третий элемент ИЛИ с выходом вентилей И второй группы. На чертеже представлена структурна  схема преобразовател . ГТреобразОватепь содержит генератор 1 импульсов, триггерный счетчик 2, вйлючак )щий в себ  последовательно с6единен« . ные триггеры 3, 4, В, 6 диф рёнцирую щие элементы 7, 8, 9, 10, подключенные к выходам триггеров З-гб соответственно первую группу вентилей И 11, состо щую из вентилей И-12-г15 и образующую старшую тетраду с элементами ИЛИ 16 под- ключенным к выходам вентилей И первой группы , вторую группу вентилей И 17, включающую в себ  вентили И 18т 21 и образующие младщую тетраду с элементом ИЛИ 22, дес тичный делитель 23, элемент задержки 24 элемент ИЛИ 25. Устройство работает следующим обра ... -...,,„.,...,.,..... . На управл ющие входы вентилей И стар щей тетрады. 124-15 и младшей тетрады - 18т-21 подаетс  двоичног-дес тичный код А 2 4 2 3 4. бУ венный индекс А относитс  к старшей тетраде, а буквенный индекс В относитс  к младшей тетраде (цифровой индекс 1 обозначает старщий разр д внутри каждой тетрады). Импульсы генератора 1 посту- пают на вход счетчт а

2. На выходах триггеров триггерного счетчика 2 образуютс  ик 1ульсы, частоты которых относ тс  между собой как 8 : 4 : 2 : 1 Сигнальные входы кодовых вентилей И, относ щихс  .к одинаковым цифровым индексам входного кода, соединены между собой параллельно и подключены к соответ ствующим выходам дифференцирующих элементов 7.--10. Выходные Hsmyflbcbi кодовых вентилей И тетрады 11 суммируютс  элементом ИЛИ старшей 71 44 тетрады 16, при этом частота импул1:юов на выходе элемента ИЛИ 16 определитс  выражением . (1) Где FO - частота генератора импульсов 1, Выходные импульсы вентилей И 187-21 младшей тетрады 17 суммируютс  элементом ИЛИ младшей тетрады 22 и далее поступают на вход дес тичного делител  23. Импульсы на выходе дес тичного делител  23 имеют частоту vU.) . , Элемент 24 задорж {;и задерживает импульс младшей тетрады на врем , необходимое дл  устранени  совпадени  импульсов выходов младшей и старшей тетрад, эле- мент ИЛИ 25 суммирует эти импульсы. Таким образом, описанное устройство преобразует двоично-дес тш ный код 84-2-1 в выходную частоту, пропорциональ ную числу, представленную этим кодом. согласно вьфажению: -dfeW A-4A2-2A.Aj. -hC6B -v4V2V), где и могут принимать значение О, либо 1. Описанный преобразователь содеришт в два раза меньше корпусов микросхем, чем устройство, описанное в 2 и соответственно более экономичен и прост. Формула изобретени  Преобразователь параллельного двоичню-дЪс тичного кода 8-4-2-1 в частоту, содержащий генератор и.мпульсов, выход которого подключен ко входу триггерного счетчика, две группы вентилей И и три элемента ИЛИ, отличающийс  тем, что, с целью повьпиени  надежности в него дополнительно введены дифференцирующие элементы, дес тичный делитель и элемеет задержки, причем сигнальные входы вентилей И первой и второй группы соединены параллельно и подключены че .рез дифференцирующие элементы к выходам соответствующих разр дов триггерного счетчика, выходы вентилей И первой группы подключены через первый элемент ИЛИ к первому входу второгх элемента ИЛИ,