SU577670A2 - Преобразователь напр жени в код - Google Patents

Преобразователь напр жени в код

Info

Publication number
SU577670A2
SU577670A2 SU7602331296A SU2331296A SU577670A2 SU 577670 A2 SU577670 A2 SU 577670A2 SU 7602331296 A SU7602331296 A SU 7602331296A SU 2331296 A SU2331296 A SU 2331296A SU 577670 A2 SU577670 A2 SU 577670A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
voltage
code
register
Prior art date
Application number
SU7602331296A
Other languages
English (en)
Inventor
Владимир Эдуардович Балтрашевич
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина)
Priority to SU7602331296A priority Critical patent/SU577670A2/ru
Application granted granted Critical
Publication of SU577670A2 publication Critical patent/SU577670A2/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ДВОИЧНЫЙ КОД
I
Изобретение относитс  к вычислительной технике и может быть использовано дл  преобразовани  напр жени  в код с посто нной относительной погрешностью.
Известен преобразователь напр жени - в код, содержасщй сравнивающее устройство, соединенное с лиТГеHbw декодируюошм преобразователем и устройством управлени , подключенным к генератору импульсов и счетчику, разр ды которого соединены со входом линейного декодирующего преобразовател . В каждом разр де одни входы двух элементов И соединены с выходом первого элемен И предыдущего разр да счетчика, а выход первого элемента И - со входами двух элементов И следующего разр да, выход второго элемента И подключен к счетному входу триггера следующего разр да счетчика. Одни входы двух элементов И старшего разр да подключены к выходу устройства .управлени  , другие входы к выходам триггера старшего п р да счетчика 1
Известен преобразователь напр жени  в код, содержащий источник опорного напр жени , соединенный с
входом преобразовател  кода в напр жение , выход которого соединен с первым входом устройства сравнени , второй вход которого соединен с датчиком преобразуемого напр жени , а выход - с первым входом логического устройства, второй вход Kotoporo соединен с выходом распределител  импульсов , а выход - с первым входом
регистра, первые выходы которого соединены с информацнонными входами преобразовател  кода в напр жение, а бторые выходы - с соответствующими Входами деши фратора и устройства
сдвига регистров 2 .
Целью изобретени   вл етс  повыиение быстродействи .
Это достигаетс  тем, что в преобразователь напр женн  в код, содержащий источник опорного напр жени , преобразователь кода в напр жение, устройство сравнени , датчик преобразуемого напр жени , логическое устройство, регистр, распределитель
импульсов, дешифратор, устройство сдвига регистра, введены группа двухвходовых элементов И и элемент ИЛИ. Причем первый вход каждого эле мента И соединен с единичным выходом триггера соответствующего разр да регистра, начина  со старшего, а второй вход каждого элемента И с единичным выходом триггера соответствующего разр да, начина  с K-FO/ причем К - число разр дов 1Чвчтиссы. Выходы всех элементов И giOe/ашены со входс1ми элемента ИЛИ выход которого соединен со входом распределител  импульсов. На чертеже приведена структурна  электрическа  схема устройства. Преобразователь напр жени  в код содержит устройство сравнени  1, соединенное с датчиком 2 преобразуе мого напр жени  и с выходом преобра зовател  3 кода в напр жение, котор соединен с источником 4 опорного на пр жени . Выход устройства 1 соедин с логическим устройством 5, соедин  «им выход распределител  6 импульсо со входом регистра 7, Выходы регист ра 7 поддаютс  на входы преобразова тел  3. Старшие триггеры регистра 7 подсоединены ко входам дешифратора 8 и устройства 9 сдвига регистра, выход деилифратора 8 соединен с устройством 9. С выхода дешифратора 8 сни маетс  код пор дка, а с выхода ус тройства 9 - код мантиссы.. Выходы регистра 7 соединены с группой двухэходовых элементов И 10, первые вход которых соединены с единичными выходами i-ых триггеров регистра 7, а вт рые входы-с единичными выходами ( i + К)-ых триггеров регистра, где К - число разр дов мантиссы, а с 1,2 п-К. Выходы всех элементов И группы подаютс  на элемент ИЛИ 11, выход ко торого соединен с распределителем 6 Преобразователь напр жени  в код работает следуюрщм образом. На первых тактах работа преобразовател  напр жени  в код полностью совпадает с работой обычного поразр дного преобразовател . После того, как на i -ом такте определитс  что в 1 -ом разр де должна быть установлена единица, т.е. числовой эквивалент преобразуемого напр жени  принадлежит i -ой кодовой группе, необходимо проделать еще К-1 такт, так как в каждом коде не более К значащих разр дов (см. таблицу;. Это обеспечиваетс  тем, что, как только установитс  проверочна  едини в ( К )-ом разр де, сработает один из элементов И, соединенный с единичными выходами « -го и ( i К го триггеров регистра 7. Сигнал с этого элемента И 10, пройд  через эл мент ИЛИ 11, подаетс  в распределитель 6 и останавливает работу преобразовател . Далее происходит выдача кода пор д ка и , а с регистра 7 может быть сн т ликайный код. Если числовой эквивалент преобразуемого напр жени  будет выражатьс  кодом с единицами в последних К разр дах , то работа предлагаемого преобразовател  будет полностью совпадать с работой устройства-прототипа. В зависимости от состо ний старших трех разр дов, регистра 7 устройство 9, управл емое, дешифратором 8, выдает значени  четырех младших или четырех старших, или четырех средних разр дов регистра. Числовые эквиваленты устройства могут быть представлены в виде таблицы . Коды образуют одинаковые ГРУППЫ, сдвинутые одна относительно близлежащей на один разр д. Величи на кодовых групп зависит от величины относительной погрешности квантовани . В таблице показан случай дл  у 1,8. В каждом коде не более ( 1/г) 1 значащих разр дср. аждую 1 -ую группу отличает от другой наличие единицы в соответствующем 1-ом разр де. Первую группу с максимальными по величине кодами отличает от других групп наличие единицы в старшем (первом) разр де регистра. Перед началом работы в старшем (первом) разр де регистра устанавливаетс  проверочна  единица. На первом такте, в зависимости от сигнала с устройства 1, определ етс  значение первого разр да и устанавливаетс  проверочна  единица во второй разр д. На К-ом такте определ етс  значение К-го разр да и устанавливаетс  проверочна  едини ца в ( К + 1)-ый разр д. После того, как на каком-то -ом такте в ( -ом разр де установитс  единица, то это значит, что числовой эквивалент преобразуемого напр жени  принадлежит J-ой кодовой группе и при установке проверочной единицы в (1 -4-к )-ый разр д надо кончать преобразование , так как в каждом коде не более К значащих разр дов. Среднее врем  преобразовани  у преобразовател  напр жени  в код будет в ( п+ К ) / (2п) раз меньше , чем у преобразовател -прототипа.

Claims (2)

  1. Таблица двоичных кодов Формула изобретени . Преобразователь напр жени  в дво нкй код, по авт.св. №190073, отл чающийс  тем, что, с целью п шени  быстродействи , в него введен группы двухвходовых элементов И и элемент ИЛИ, причета первый вход каж дого элемента И соединен с едииичньм выходом триггера соответствующего разр да регистра, начина  со старшего, а второй вход каждого элемента И - с единичиьв 1 выходом триггера соответствующего разр да, начина  с К-го, причем К - число разр дов мантиссы, выходы всех элементов И соединены со входами элемента ИЛИ, выход которого соединен с входом распределител  импульсов . Источники информации, прин тые во внимание lypH экспертизу: 1. Авторское свидетельство СССР 350160, МКИ Н 03 К 13/17, 24,11.70.
  2. 2. Авторское свидетельство СССР 190073, МКИ Н 03 К 13/17, 20.05.67.
    Ла# n siStrci
    ад тнтиссы
    Т
SU7602331296A 1976-03-02 1976-03-02 Преобразователь напр жени в код SU577670A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602331296A SU577670A2 (ru) 1976-03-02 1976-03-02 Преобразователь напр жени в код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602331296A SU577670A2 (ru) 1976-03-02 1976-03-02 Преобразователь напр жени в код

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU190073 Addition

Publications (1)

Publication Number Publication Date
SU577670A2 true SU577670A2 (ru) 1977-10-25

Family

ID=20651211

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602331296A SU577670A2 (ru) 1976-03-02 1976-03-02 Преобразователь напр жени в код

Country Status (1)

Country Link
SU (1) SU577670A2 (ru)

Similar Documents

Publication Publication Date Title
SU577670A2 (ru) Преобразователь напр жени в код
US2834011A (en) Binary cyclical encoder
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
SU368598A1 (ru) Преобразователь двоично-десятичного кода «12222» в унитарный код
SU851394A1 (ru) Преобразователь двоичного кода вдВОичНО-дЕС ТичНый
SU647693A1 (ru) Преобразователь врем -веро тность
SU1236608A1 (ru) Веро тностный преобразователь аналог-код
SU1596463A1 (ru) Устройство дл преобразовани двоичного равновесного кода в полный двоичный код
SU943704A1 (ru) Преобразователь двоичного кода в число-импульсный код
SU898609A1 (ru) Преобразователь напр жение-код с коррекцией динамической погрешности
SU1325480A1 (ru) Устройство дл обнаружени ошибок в параллельном п-разр дном коде
SU1173402A1 (ru) Генератор чисел
SU630627A1 (ru) Преобразователь двоичных дес тиразр дных чисел в двоично-дес тичные
SU1311021A1 (ru) Аналого-цифровой преобразователь с самоконтролем
SU1529457A2 (ru) Преобразователь двоичного кода в двоично-дес тично-шестидес тиричный код
SU881731A1 (ru) Шифратор двоично-дес тичного кода
SU1226671A1 (ru) Преобразователь табличных кодов
SU943707A1 (ru) Устройство дл сортировки чисел
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU387360A1 (ru) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО ДВОИЧНО-п-ИЧНОГО КОДА
SU980089A1 (ru) Устройство дл сравнени чисел
SU1117621A1 (ru) Генератор дискретных базисных функций
SU714644A1 (ru) Преобразователь параллельного двоично- дес тичного кода 8-4-2-1 в частоту
SU1619243A2 (ru) Генератор последовательности весов кода
SU577671A1 (ru) Преобразователь напр жени в код