SU662931A1 - Преобразователь пр мого кода в обратный - Google Patents

Преобразователь пр мого кода в обратный

Info

Publication number
SU662931A1
SU662931A1 SU762386002K SU2386002K SU662931A1 SU 662931 A1 SU662931 A1 SU 662931A1 SU 762386002 K SU762386002 K SU 762386002K SU 2386002 K SU2386002 K SU 2386002K SU 662931 A1 SU662931 A1 SU 662931A1
Authority
SU
USSR - Soviet Union
Prior art keywords
fibonacci
code
block
codes
direct
Prior art date
Application number
SU762386002K
Other languages
English (en)
Inventor
Алексей Петрович Стахов
Николай Александрович Соляниченко
Original Assignee
Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им. В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им. В.Д.Калмыкова
Application granted granted Critical
Publication of SU662931A1 publication Critical patent/SU662931A1/ru

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ОВРАТНЫП
Изобретение относитс  к области вычислительной техники и может быть использовано дл  преобразовани  пр Mofo р-кода Фибоначчи в обратный код Фибоначчи .V; Известно устройство дл  преобразовани  пр мого двоичного кода в обрат ный, содержащее п-разр дный регистр Недостатком такого устройства  в л етс  невозможность преобразовани  пр мого р-кода Фибоначчи в обратный р-код Фибоначчи.. Целью изобретени   вл етс  растирейие функциональных возможностей, заключающихс  в преобразовании пр NjOro 1«боначчи в обратный ркод Фибоначчи. Это достигаетс  тем,.что в устрой Ьтво введены первый и второй блоки приведени  р-кодов Фибоначчи к минимальной форме и блок управлени , при чем единичные выходы регистра соединены с информационными входами перво го блока приведени  р-кодов Фибоначч к Минимальной форме, младшие (п-р) инверсные информационные выходы первого блока приведени  р-кодов Фибона чи к кшнимальной форме соединены с младшими (п-р) входами второго блока приведени  р-кодов, Фибоначчи к минимальной форме, первый и второй выходы блока уп райлени  сО1адинены соответственно суправл ющими входами первого и второго блоков приведени  ркодов Фибоначчи к минимальной форме. Функциональна  схема предлагаемого устройства приведена на чертеже. Устройство сс5Держит п-разр дный регистр 1, предназначенный дл  хранени  пр мого р-кода ФибоначчиJ первый блок 2 приведений РГ-КОДОВ Фибоначчи к минимальной форме, осуществл ющий полную развертку исходного пр мого р-кода Фибоначчи второй блок 3 приведени  р-кодов Фибоначчи к минимальной форме, осуществл ющий свертку кода, поступшощего с млс1дших п-р инверсных информационных выходов первого блока приведени  р-кодов Фибоначчи к минимальной форме; блок управлени  4, предназначенный дл  выработки управл ющих сигналов свертки и развертки соответственно дл  первого и второго блока приведени  ркода Фибоначчи к минимальной форме. Устройство работает следующим образом. Пр мойп-разр дный р-код Фибоначчи , подлежащий преобразованию, зано-ситс  в п-разр дный регистр 1. По
.переднему фронту сигнала, поступающёго из блока управлени  4 в первый блок 2 приведени  р.-кодов Фибоначчи к минимальной форме, Проис}{одит пе (Реэапись исходного пр мого р-кода Фибоначчи из п-разр дного регистра 1 в первый блок 2 приведени  р-кодов ; 5 Фибоначчи кминимальной форме. По задйем1у фронту данного сигнала из бло ка уп равлени  4 в первом блоке 2 при ведени  р-кодов Фибоначчи к шнималь, ной форме происходит полна  разверт- .10 ка исходного пр мого р-кода Фибона ЧИ .. ; ,По пе| еднему фронту сйгнала, посту-. пающего и;з блока управлени  4 во второй блок 3 приведени  р-кодов «t«6o- IS начад к мийнмальной форме, происходит перезапись инверсных значений п-р , младших разр дов развернутого йсхрдИсходный код 17
.Обратный 2-код Фибоначчи числа 17
Формула изобретени  V; .
Преобразователь пр мого кода в обН
{Уатный содержайшй:, п-разр дный регистр , О т л и Ч. а ю щ и И с   тем ЧТО9 С цельн) расширени  функцибйалЕных возможн.остей, эа1ключак цихс  в Преобразований пр мого р-кода «й боначчи 5 в обратный р-код Фибоначчи, в устройхзтвоёведенй первый и второй блоки привёдейи  р-кодов Фибоначчи к мийимал ной форме и блок управлейй , при-к. чемчединичные выхода1 регистра соеди- : 50 нены с информационными входами первого , блока приведени  р-кодов Фибоначчи к минимальной форме, младшие
пр мого р-кода Фибоначчи из первого блока 2 приведени  р-кодов Фибоначчи к минимальной форме во второй блок 3 приведени  р-койов Фибоначчи к минимальной форме. По заднему фронту данного сигнала из блока управлени  4 происходит свертка р-кода Фибоначчи, наход щегос  во втОром Клоке 3 приведени  р-кодов,,,Фибоначчи .к минимальной форме. После окончани  переходных процессов во втором блоке 3 приведени  р-кодов Фибоначчи к минимальной форме будет находитьс  обратный р-код Фибоначчи..
Примером, иллюстрирующим работу данного устройства, может служить преобразование пр мого 2-кода Фибоначчи числа 17 в обратный 2-код Фибоначчи .
О
(п-р) инверсные ийформационные Выходы первого блока приведени  р-кодов.Фибоначчи к минимальной форме соединены с младшими (п-р) входами второго блока приведени  р-кодов.Фибоначчи, ftйиНймайьйой форме, первый и второй выходы блока управлени  срединены соответс твенно с. управл ющими входами первого и второго блоков приведени  р-кодов Фибоначчи к минимальной .
Источники информации, прин тые во :рнимание при экспертизе
1. Папернов Д.А. Логаческие основы ЦВТ, Советское Радио , М.,1972 с.162-163.
7 S J чЗ
662931
SU762386002K 1976-07-19 1976-07-19 Преобразователь пр мого кода в обратный SU662931A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762386002A SU662926A1 (ru) 1976-07-19 1976-07-19 Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми

Publications (1)

Publication Number Publication Date
SU662931A1 true SU662931A1 (ru) 1979-05-15

Family

ID=20670506

Family Applications (7)

Application Number Title Priority Date Filing Date
SU762386002K SU662931A1 (ru) 1976-07-19 1976-07-19 Преобразователь пр мого кода в обратный
SU762386002L SU662932A1 (ru) 1976-07-19 1976-07-19 Преобразователь р-кода фибоначчи в двоичный код
SU762386002D SU662930A1 (ru) 1976-07-19 1976-07-19 Устройство дл приведени р-кодов фибоначчи к минимальной форме
SU762386002A SU662926A1 (ru) 1976-07-19 1976-07-19 Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми
SU762386002O SU662941A1 (ru) 1976-07-19 1976-07-19 Устройство дл умножени целых чисел
SU762386002N SU662934A1 (ru) 1976-07-19 1976-07-19 Устройство дл сравнени р-кодов фибоначчи
SU762386002M SU662933A1 (ru) 1976-07-19 1976-07-19 Преобразователь кодов

Family Applications After (6)

Application Number Title Priority Date Filing Date
SU762386002L SU662932A1 (ru) 1976-07-19 1976-07-19 Преобразователь р-кода фибоначчи в двоичный код
SU762386002D SU662930A1 (ru) 1976-07-19 1976-07-19 Устройство дл приведени р-кодов фибоначчи к минимальной форме
SU762386002A SU662926A1 (ru) 1976-07-19 1976-07-19 Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми
SU762386002O SU662941A1 (ru) 1976-07-19 1976-07-19 Устройство дл умножени целых чисел
SU762386002N SU662934A1 (ru) 1976-07-19 1976-07-19 Устройство дл сравнени р-кодов фибоначчи
SU762386002M SU662933A1 (ru) 1976-07-19 1976-07-19 Преобразователь кодов

Country Status (9)

Country Link
US (1) US4187500A (ru)
JP (1) JPS5333549A (ru)
CA (1) CA1134510A (ru)
DD (1) DD150514A1 (ru)
DE (1) DE2732008C3 (ru)
FR (1) FR2359460A1 (ru)
GB (1) GB1543302A (ru)
PL (1) PL108086B1 (ru)
SU (7) SU662931A1 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842672C2 (de) * 1978-09-29 1984-12-13 Vinnickij politechničeskij institut, Vinnica Digital-Analog-Umsetzer
DE2848911A1 (de) * 1978-11-10 1980-05-14 Vinnizkij Politekhn I Digital-analog-wandler
DE2921053C2 (de) * 1979-05-23 1985-10-17 Vinnickij politechničeskij institut, Vinnica Einrichtung zur Reduktion von n-stelligen Codes mit Irrationsbasis auf die Minimalform
GB2050011B (en) * 1979-05-25 1984-02-08 Vinnitsky Politekhn Inst Devices for reducing irrational base codes to minimal form
US4290051A (en) * 1979-07-30 1981-09-15 Stakhov Alexei P Device for reducing irrational-base codes to minimal form
WO1981003590A1 (fr) * 1980-05-30 1981-12-10 Vinnitsky Politekhn Inst Convertisseur de code p en valeurs analogiques
JPS6352806B2 (ru) * 1980-06-26 1988-10-20 Binnitsusukii Horichefunichesukii Inst
US4818969A (en) * 1984-08-09 1989-04-04 Kronos, Inc. Method of fixed-length binary encoding and decoding and apparatus for same
ATE201943T1 (de) * 1995-02-03 2001-06-15 Koninkl Philips Electronics Nv Anordnung zum kodieren einer sequenz von (n-1)- bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern
ITRM20000347A1 (it) * 2000-06-26 2001-12-26 Salpiani Giampietro Metodo di rappresentazione numerica.
US6788224B2 (en) * 2000-06-26 2004-09-07 Atop Innovations S.P.A. Method for numeric compression and decompression of binary data
US6691283B1 (en) * 2001-12-12 2004-02-10 Lsi Logic Corporation Optimization of comparator architecture
CN101499001B (zh) * 2009-03-13 2010-09-29 天津工程师范学院 一种除数是127×2n的快速除法器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032979A (en) * 1972-12-26 1977-06-28 Digital Development Corporation Method and system for encoding and decoding digital data

Also Published As

Publication number Publication date
SU662932A1 (ru) 1979-05-15
JPS5333549A (en) 1978-03-29
PL108086B1 (pl) 1980-03-31
DE2732008C3 (de) 1982-03-04
SU662930A1 (ru) 1979-05-15
GB1543302A (en) 1979-04-04
SU662941A1 (ru) 1979-05-15
CA1134510A (en) 1982-10-26
PL199745A1 (pl) 1978-04-24
DD150514A1 (de) 1981-09-02
SU662926A1 (ru) 1979-05-15
DE2732008A1 (de) 1978-02-02
DE2732008B2 (de) 1981-07-09
JPS5711459B2 (ru) 1982-03-04
FR2359460A1 (fr) 1978-02-17
SU662933A1 (ru) 1979-05-15
US4187500A (en) 1980-02-05
FR2359460B1 (ru) 1983-05-20
SU662934A1 (ru) 1979-05-15

Similar Documents

Publication Publication Date Title
SU662931A1 (ru) Преобразователь пр мого кода в обратный
KR920007360A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
GB1429702A (en) Associative memory
GB1201178A (en) Word identifying apparatus
AU530376B2 (en) Arrangement for determining the length of arbitrary shift registers
SU364091A1 (ru) I библиотека
SU773614A1 (ru) Знакогенератор
US3996519A (en) Digital signal processor
SU614450A1 (ru) Устройство дл отображени информации на экране электронно-лучевой трубки
SU172660A1 (en) shaft direction of rotation follow-up switch
SU868786A1 (ru) Функциональный генератор
SU842786A1 (ru) Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ
SU474027A1 (ru) Устройство дл регистрации картографической информации
SU494745A1 (ru) Устройство дл синтеза многотактной схемы
SU1631445A1 (ru) Устройство дл вывода информации
SU819941A1 (ru) Двоичный формирователь длительностииМпульСОВ
SU507897A1 (ru) Запоминающее устройство
GB1236742A (en) Photographic type compostion
SU1120409A1 (ru) Ассоциативное запоминающее устройство
SU1649567A1 (ru) Ассоциативное устройство дл линейной интерпол ции
SU1191909A1 (ru) Конвейерное устройство дл потенцировани массивов двоичных чисел
KR920007359A (ko) 아나로그-디지털 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
SU1674102A1 (ru) Генератор символов
SU661772A1 (ru) Устройство дл преобразовани сигнала в двоичный код
SU474937A1 (ru) Аналого-цифровой преобразователь