SU662926A1 - Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми - Google Patents
Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови миInfo
- Publication number
- SU662926A1 SU662926A1 SU762386002A SU2386002A SU662926A1 SU 662926 A1 SU662926 A1 SU 662926A1 SU 762386002 A SU762386002 A SU 762386002A SU 2386002 A SU2386002 A SU 2386002A SU 662926 A1 SU662926 A1 SU 662926A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- generator
- output
- adder
- registers
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Logic Circuits (AREA)
- Detection And Correction Of Errors (AREA)
Claims (1)
- 7 7 vi,4- 3; , --. сгйедйнен jj инф© ма |И1о иым - ыхоДом WejiBoro peradTpa. Управл ющиевходы регистров. 2-1-2-(р+1) и сумматора 1 соединены с .соответствующими выходами блока 3 управлени . Информационный выход регистра 2-1 соединен с информационным выходом генератора. В регистрах 2-1-2-(р+1) хран тс лредБщущие (р+1) обобщенные числа Фибоначчи, при формировании каждого последующего обобщенного числа Фибоначчи с помощью сумматора 1, согласно соотношени (1). Информационный вход генератора служит дл Подачи кодовой комбинации начального услови в регистр 2-1. Генераци последовательности обобщенных -чисел Фибоначчи происходит следующим образом. В исходном состо нии в регистры 2-1-2-(р+1) записаны нулевые коды. На информационный вход генератора подаетс код NQ начального услови . По сигна;лу, посту пающему на управл ющий вход регистра 2-1 изблока 3 Производитс занёйёние кода NJ) в регистр 2-1. .. После .этore} произвбдйтс сложени содержимых регистра 2-1 и регистра 2-(р+1) С помощью сумматора 1 при поступлений на его управл юг й вход сигнала из блока 3. Очередным сйгна лом, поступающим из блока 3 йа управ л ющие входы регистров 2-1-2-{р+1), йройзвбйитс перезапись содержимого предыдущего регистра в. последующий. регистр . В регистр 2-1 при этомзапи сыВаетс результат сло сенй , поступающий с информационного выхода 4 |Сумматора 1. Таким образом получено первое число из р да обобщенных чисел Фибоначчи. Код этого числа с информационного выхода :регистра 2-1| поступает на информационный выход генератора. Последующие числа р да обобщенных чисел Фибоначчи формируютс повторением операций сложени содержимого регистров 2-1 . 2-{p+i) и перезаписи содержимого регистров 2-1-2-{р+1). Формула изобретени -л,-. . Генератор последовательности обобщенных чисел Фибоначчи с произвольными начальными услови ми, о тл и чаю щ и и с тем, что содержит (р+1) регистров, сумматор и блок управлени , причем первый информационный вход первого регистра вл етС информационным входом генератора, второй информационный вход первого ретистра соединен с выходом сумматора,, информационные выходы каждого предыдущего регйстра ссхединены с информационным входом каждого последующего регистра, информационный выход (р+1) регистра соединен с первым входом :сумматора, второй информационный вход которого соединен с информационным выходом первого регистра и вл етс .информационным выходом генератора , первый выход блока управлени Йбеййнен с управлшощим входом всех регистров, второй выход блока управлени соединен с управл ющим входом сумматора.
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
CA000282682A CA1134510A (en) | 1976-07-19 | 1977-07-14 | Method and device for reduction of fibonacci p-codes to minimal form |
DE2732008A DE2732008C3 (de) | 1976-07-19 | 1977-07-15 | Einrichtung zur Reduzierung von Fibonacci-p-Codes auf die Minimalform |
US05/816,510 US4187500A (en) | 1976-07-19 | 1977-07-15 | Method and device for reduction of Fibonacci p-codes to minimal form |
DD77200131A DD150514A1 (de) | 1976-07-19 | 1977-07-18 | Digitale informationsverarbeitungsanlage |
PL1977199745A PL108086B1 (pl) | 1976-07-19 | 1977-07-19 | Method and apparatus for bringing fibonacci p-codesposob i urzadzenie do sprowadzania p-kodu fibonac to minimum ci'ego do postaci minimalnej |
GB30294/77A GB1543302A (en) | 1976-07-19 | 1977-07-19 | Devices for reducing fibonacci p-codes to minimal form |
JP8569077A JPS5333549A (en) | 1976-07-19 | 1977-07-19 | Device for compressing fibonacci p code to infinitesimal format |
FR7722036A FR2359460A1 (fr) | 1976-07-19 | 1977-07-19 | Dispositif pour la reduction des codes p de fibonacci a la forme minimale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
Publications (1)
Publication Number | Publication Date |
---|---|
SU662926A1 true SU662926A1 (ru) | 1979-05-15 |
Family
ID=20670506
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
Country Status (9)
Country | Link |
---|---|
US (1) | US4187500A (ru) |
JP (1) | JPS5333549A (ru) |
CA (1) | CA1134510A (ru) |
DD (1) | DD150514A1 (ru) |
DE (1) | DE2732008C3 (ru) |
FR (1) | FR2359460A1 (ru) |
GB (1) | GB1543302A (ru) |
PL (1) | PL108086B1 (ru) |
SU (7) | SU662931A1 (ru) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842672C2 (de) * | 1978-09-29 | 1984-12-13 | Vinnickij politechničeskij institut, Vinnica | Digital-Analog-Umsetzer |
DE2848911A1 (de) * | 1978-11-10 | 1980-05-14 | Vinnizkij Politekhn I | Digital-analog-wandler |
DE2921053C2 (de) * | 1979-05-23 | 1985-10-17 | Vinnickij politechničeskij institut, Vinnica | Einrichtung zur Reduktion von n-stelligen Codes mit Irrationsbasis auf die Minimalform |
GB2050011B (en) * | 1979-05-25 | 1984-02-08 | Vinnitsky Politekhn Inst | Devices for reducing irrational base codes to minimal form |
US4290051A (en) * | 1979-07-30 | 1981-09-15 | Stakhov Alexei P | Device for reducing irrational-base codes to minimal form |
WO1981003590A1 (fr) * | 1980-05-30 | 1981-12-10 | Vinnitsky Politekhn Inst | Convertisseur de code p en valeurs analogiques |
JPS6352806B2 (ru) * | 1980-06-26 | 1988-10-20 | Binnitsusukii Horichefunichesukii Inst | |
US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
ATE201943T1 (de) * | 1995-02-03 | 2001-06-15 | Koninkl Philips Electronics Nv | Anordnung zum kodieren einer sequenz von (n-1)- bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern |
ITRM20000347A1 (it) * | 2000-06-26 | 2001-12-26 | Salpiani Giampietro | Metodo di rappresentazione numerica. |
US6788224B2 (en) * | 2000-06-26 | 2004-09-07 | Atop Innovations S.P.A. | Method for numeric compression and decompression of binary data |
US6691283B1 (en) * | 2001-12-12 | 2004-02-10 | Lsi Logic Corporation | Optimization of comparator architecture |
CN101499001B (zh) * | 2009-03-13 | 2010-09-29 | 天津工程师范学院 | 一种除数是127×2n的快速除法器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032979A (en) * | 1972-12-26 | 1977-06-28 | Digital Development Corporation | Method and system for encoding and decoding digital data |
-
1976
- 1976-07-19 SU SU762386002K patent/SU662931A1/ru active
- 1976-07-19 SU SU762386002L patent/SU662932A1/ru active
- 1976-07-19 SU SU762386002D patent/SU662930A1/ru active
- 1976-07-19 SU SU762386002A patent/SU662926A1/ru active
- 1976-07-19 SU SU762386002O patent/SU662941A1/ru active
- 1976-07-19 SU SU762386002N patent/SU662934A1/ru active
- 1976-07-19 SU SU762386002M patent/SU662933A1/ru active
-
1977
- 1977-07-14 CA CA000282682A patent/CA1134510A/en not_active Expired
- 1977-07-15 US US05/816,510 patent/US4187500A/en not_active Expired - Lifetime
- 1977-07-15 DE DE2732008A patent/DE2732008C3/de not_active Expired
- 1977-07-18 DD DD77200131A patent/DD150514A1/de unknown
- 1977-07-19 PL PL1977199745A patent/PL108086B1/pl unknown
- 1977-07-19 JP JP8569077A patent/JPS5333549A/ja active Granted
- 1977-07-19 GB GB30294/77A patent/GB1543302A/en not_active Expired
- 1977-07-19 FR FR7722036A patent/FR2359460A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
SU662932A1 (ru) | 1979-05-15 |
JPS5333549A (en) | 1978-03-29 |
PL108086B1 (pl) | 1980-03-31 |
DE2732008C3 (de) | 1982-03-04 |
SU662930A1 (ru) | 1979-05-15 |
GB1543302A (en) | 1979-04-04 |
SU662931A1 (ru) | 1979-05-15 |
SU662941A1 (ru) | 1979-05-15 |
CA1134510A (en) | 1982-10-26 |
PL199745A1 (pl) | 1978-04-24 |
DD150514A1 (de) | 1981-09-02 |
DE2732008A1 (de) | 1978-02-02 |
DE2732008B2 (de) | 1981-07-09 |
JPS5711459B2 (ru) | 1982-03-04 |
FR2359460A1 (fr) | 1978-02-17 |
SU662933A1 (ru) | 1979-05-15 |
US4187500A (en) | 1980-02-05 |
FR2359460B1 (ru) | 1983-05-20 |
SU662934A1 (ru) | 1979-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU662926A1 (ru) | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми | |
US3308280A (en) | Adding and multiplying computer | |
GB1220680A (en) | Improvements relating to data transmission systems | |
US3866208A (en) | Data control arrangement for a dynamic display system | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU437061A1 (ru) | Генератор цепеей маркова | |
SU1418696A1 (ru) | Устройство дл реализации булевых функций | |
SU1552174A1 (ru) | Устройство дл делени | |
SU1061157A2 (ru) | Интерпол тор | |
SU1007103A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1642464A1 (ru) | Вычислительное устройство | |
SU1244658A1 (ru) | Устройство дл определени двузначного характера элементов конечного пол | |
SU1432502A1 (ru) | Устройство дл сравнени чисел | |
SU651489A1 (ru) | Устройство дл выбора информационных каналов | |
SU1293844A1 (ru) | Устройство дл преобразовани кодограмм | |
SU798902A1 (ru) | Интегро-дифференциальный вычис-лиТЕль | |
SU1539795A1 (ru) | Устройство дл редактировани списка | |
SU1239722A1 (ru) | Сигнатурный анализатор | |
SU1001092A1 (ru) | Цифровой функциональный преобразователь | |
SU765806A1 (ru) | Устройство дл формировани команд управлени объектами | |
JPS54100604A (en) | Multi-link error control system | |
SU656052A1 (ru) | Преобразователь двоичнодес тичного кода в двоичный | |
SU756406A1 (ru) | Устройство для сравнения двоичных кодовi | |
SU473203A1 (ru) | Устройство дл передачи информации | |
SU960793A1 (ru) | Преобразователь кода одной позиционной системы счислени в другую |