SU473203A1 - Устройство дл передачи информации - Google Patents
Устройство дл передачи информацииInfo
- Publication number
- SU473203A1 SU473203A1 SU1932592A SU1932592A SU473203A1 SU 473203 A1 SU473203 A1 SU 473203A1 SU 1932592 A SU1932592 A SU 1932592A SU 1932592 A SU1932592 A SU 1932592A SU 473203 A1 SU473203 A1 SU 473203A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- information
- transmitting information
- trigger
- output
- Prior art date
Links
Landscapes
- Transmitters (AREA)
Description
Изобретение отноеитс к облаети радиотелеметрии .
Извеетны устройства дл передачи информапли , еодержап1ие синхронизатор, выход которого соединен с унравл юнхнми входами блоков пам ти адреса и информащп, аиализатор , выходы которого подключены к информацпонн )1м входам блоков пам ти адреса и информапии, а вход - к выходу синхронизатора , сумматор, вход которого соединен с выходом блока пам ти ииформаппп, блок задержки , логические элементы и , одновибратор и триггер.
Однако в известных устройствах, осуществл юи1 ,их информации, производитс передача адреса ь;ак li случае, когда все выборкп избыточные, так и в случае, когда все выборки cvHircTBCHHbie.
Предложенное устройство отличаетс тем, что оно содержит дешифратор, вход которого иодключен к выходу блока пам тп адреса, а выходы - к входам триггера и через логический элемент «НЛП ко входу одпо; 11братора . Управл к)П1пе входы .югичееких элементов «Запрет соедипепы соответственно со входо т и 1 ыходом одновибратора, сигнальные входы - с выходами триггера и блока задержки , а выходы - со входом сумматора.
Это позвол ет сократпть объем передаваемой служебпой информанпи.
Па чертеже представлена функциональна схема нредложенного устройства.
Оно содержит синхронизатор 1, анализатор 2, бло; пам тн адреса 3, блок пам ти информапни 4, дешифратор 5, триггер 6, логпческий блок задержки 8, одпо10 и логические эле стройство работает следующим образом.
В темпе време;, задаваемом синхронизатором 1, аиа.тизатор 2 проводит иослсдовательН1 ) а.пализ значетт каждого отсчета. Суп;ественным отсчетгш присвашиаетс признак «едпппца, несупественным - «нуль (ил1: нр.оборот), причем указанные двоичные индекi . i; пор .тке их поступлени записываютс в блок пам ти адреса 3, а кодовые группы величин cyniecTBCHHbix отсчетов -- в блок пам ти информации 4. Дешифратор 5 анализирует кодовую группу адреса и вьграбатывает комапды, управл юп1ие триггером 6 и элементом «ПЛИ 7. До тех пор, пока кодова группа со.тержит одног;ременно и нули и единицы, ;1еп1ифратор 5 не выдаст сигнала, триггер 6 находитс в исходном (нулевом) положении, а на выходе элемента «ПЛИ 7 сигнал отсутств ет . В этом положении ве кодова грунна адреса через блок задержки 8 и элемент «Заирет 11. открытый в нормальном состо нии,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1932592A SU473203A1 (ru) | 1973-06-15 | 1973-06-15 | Устройство дл передачи информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1932592A SU473203A1 (ru) | 1973-06-15 | 1973-06-15 | Устройство дл передачи информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU473203A1 true SU473203A1 (ru) | 1975-06-05 |
Family
ID=20556724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1932592A SU473203A1 (ru) | 1973-06-15 | 1973-06-15 | Устройство дл передачи информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU473203A1 (ru) |
-
1973
- 1973-06-15 SU SU1932592A patent/SU473203A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU473203A1 (ru) | Устройство дл передачи информации | |
SU881734A1 (ru) | Устройство дл определени экстремальных чисел | |
SU559395A1 (ru) | Счетчик с посто нным числом единиц в коде | |
SU922742A1 (ru) | Устройство микропрограммного управлени | |
SU1471193A1 (ru) | Устройство дл контрол оптимальных Р-кодов Фибоначчи | |
SU126305A1 (ru) | Способ выполнени математических операций на регистрах сдвига и устройство дл осуществлени этого способа | |
SU924704A1 (ru) | Устройство дл возведени в куб | |
SU995086A1 (ru) | Устройство дл сравнени чисел | |
SU428439A1 (ru) | Устройство для передачи информации | |
SU666545A1 (ru) | Устройство дл преобразовани кодов с одного зыка на другой | |
SU459856A1 (ru) | Логический элемент | |
SU1506544A1 (ru) | Пороговый логический элемент | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU1596463A1 (ru) | Устройство дл преобразовани двоичного равновесного кода в полный двоичный код | |
SU869055A1 (ru) | Делитель частоты | |
SU1151960A1 (ru) | Микропрограммное устройство управлени | |
SU960768A1 (ru) | Устройство дл сравнени чисел | |
SU1095431A1 (ru) | Устройство дл коррекции шкалы времени | |
SU851396A1 (ru) | Преобразователь последовательногоКОдА B пАРАллЕльНый | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU855666A1 (ru) | Адаптивное кодирующее устройство | |
SU799010A2 (ru) | Ячейка пам ти дл буферногоРЕгиСТРА | |
SU525078A1 (ru) | Устройство управлени передачей информации между вычислительными машинами | |
SU767765A2 (ru) | Асинхронное устройство дл определени четности информации | |
SU711631A1 (ru) | Буферное запоминающее устройство |