SU666545A1 - Устройство дл преобразовани кодов с одного зыка на другой - Google Patents
Устройство дл преобразовани кодов с одного зыка на другойInfo
- Publication number
- SU666545A1 SU666545A1 SU782564233A SU2564233A SU666545A1 SU 666545 A1 SU666545 A1 SU 666545A1 SU 782564233 A SU782564233 A SU 782564233A SU 2564233 A SU2564233 A SU 2564233A SU 666545 A1 SU666545 A1 SU 666545A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- register
- inputs
- sequence
- word
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
(54) УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ КОДОВ С ОДНОГО ЯЗЫКА НА ДРУГОЙ
Изобретение относитс к области вычислительной техники и может быть использовано при создании быстродействующих операционных систем дл обработки информации.
Известно устройство , вкотором производитс сравнение входного слова со словами, записанными в первом запоминающем устройстве (ЗУ), и воспроизводитс эквивалентноеему слово из второго ЗУ.
Значительна конструктивна сложность этого устройства обусловлена большим объемом пам ти.
Наиболее близким по технической сущности к изобретению вл етс -устройство 2, содержащее регистры, элементы И, ИЛИ, дешифратор, соединенный с выходами элементов ИЛИ, и блока пам ти.
Такое устройство не позвол ет выбирать Эквивалентные последовательности , расположенные в разных местах блока пам ти, что значительно усложн ет устройства.
Цель изобретени - упрощение устройства .
Поставленна цель достигаетс тем, что устройство, содержащее регистр приема, входы которого подключены к выходам соответствующих элементов ИЛИ, первые входы которых соединены с выходами элементов И первой группы, выходы регистра приема соединены через первый дешифратор со входами блока пам ти, перва группа выходов которого соединена через регистр выдачи с выходами устройст0 ва, пер-зые входы элементов И первой группы соединены со входаьми устройства , содержит регистр управлени , второй дешифратор, вторую группу элементов И, элемент., причем втора группа выходов блока пам ти соединена со входами регистра управлени , выходы которого подключены соответственно ко входам второго дешифратора и к первым входам элемен0 тов И второй группы, выход второго дешифратора соединен со вторыми входами элементов И. второй группы и со входом элемента НЕ, выход которого подключен ко вторым входам элементов
5 И первой группы, выходы элементов И второй группы соединены со вторыми входами соответствующих элементов ИЛИ,
Структурна схема устройства приведена на чертеже.
Устройство содержит регистр 1 приема , элементы ИЛИ 2, группы элементов И 3, 4, дешифраторы 5, 6, блок 7 пам ти, регистр 8 управлени , регистр 9 вьщачи и элемент НЕ 10.
Устройство работает следующим образом .
В исходном состо нии в регистре 1 находитс адрес последнего слова предыд тдей эквивалентной последовательности , в регистре 9 - последнее слово предыдущей эквивалентной последовательности, в регистре 8 - признак конца предыдущей последовательности . Вследствие этого на выходе дешифратора б формируетс нулевой сигнал, который поступает на элементы И 4 и закрывает их . Одновременно сигнал с выхода дешифратора 6 через элемент НЕ 10 поступает на управл ющие входы элементов И 3 и открытвает их.
Входное слово через элементы и 3 и элементы ИХГи 2 поступает на регистр 1 и посредством дешифратора 5 определ ет адрес первого слова эквивалентной последовательности в блоке 7. По избранному адресу из блока
7на регистр 9 поступает первое слово эквивалентной последовательности Одновременно из блока 7 на регистр
8поступает управл ющее слово, представл ющее собой либо адрес очередного слова эквивалентной последовательности , либо признак конца последовательности (в частном случае признаком конца последовательности может быть нулевое состо ние-регистра 8) .
Если управл ющее слово в регистре 8 не вл етс признаком конца последовательности , то на выходе деширатора б формируетс единичный сигнал , который поступает на управл ющие входы элементов И 4 и разрешает поступление адреса очередного слова эквивалентной последовательности с регистра 8 через элементы И 4 и элементы ИЛИ 2 на регистр 1. Одновременно единичный сигнал с выхода дешифратора б поступаешь через элемент НЕ 10.на управл ющие входы элементов И 3 и закрывает их.
Далее цикл работы устройства повтор етс .
При поступлении из блока 7 на регистр 8 признака конца последо .вательНости устройство возвращаетс в исходное состо ние и готово к приему очередного входного слова.
Таким образом изобретение обеспечивает возможность выбора слов эквивалентной последовательности, расположенных не только в чейках пам ти с последовательными адресами, но и в чейках с любой последовательностью адресов, что позвол ет уменьишть потребное количество чеек блока 7 {упростить устройство), а также расширить его функциональные возможности.
Claims (2)
1.За вка Великобритании
tt 1448211, кл. G 06 F 15/38, Изобретени за рубежом , вып. 46, № 19, 1976.
2.За вка № 2478391/18-24, кл.С 06 F 15/38, 25.11,74 г. по которой прин то решение о выдаче авторского свидетельства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782564233A SU666545A1 (ru) | 1978-01-03 | 1978-01-03 | Устройство дл преобразовани кодов с одного зыка на другой |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782564233A SU666545A1 (ru) | 1978-01-03 | 1978-01-03 | Устройство дл преобразовани кодов с одного зыка на другой |
Publications (1)
Publication Number | Publication Date |
---|---|
SU666545A1 true SU666545A1 (ru) | 1979-06-05 |
Family
ID=20742120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782564233A SU666545A1 (ru) | 1978-01-03 | 1978-01-03 | Устройство дл преобразовани кодов с одного зыка на другой |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU666545A1 (ru) |
-
1978
- 1978-01-03 SU SU782564233A patent/SU666545A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3675049A (en) | Variable digital delay using multiple parallel channels and a signal-driven bit distributor | |
GB1105582A (en) | Information processing systems | |
US4155070A (en) | Code-converter with preservation of parity | |
SU666545A1 (ru) | Устройство дл преобразовани кодов с одного зыка на другой | |
SU646325A1 (ru) | Устройство дл обмена информацией | |
SU409276A1 (ru) | Устройство для приёма команд телеуправления | |
SU451081A1 (ru) | Устройство дл контрол аппаратуры обработки данных | |
SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
SU989586A1 (ru) | Посто нное запоминающее устройство | |
SU780011A1 (ru) | Устройство дл преобразовани кодов с одного зыка на другой | |
SU694855A1 (ru) | Устройство дл ввода информации | |
SU675418A1 (ru) | Устройство дл ввода информации | |
SU559243A1 (ru) | Устройство дл преобразовани законов распределени | |
SU1264224A1 (ru) | Преобразователь составных недвоичных равновесных сигналов | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
SU964642A1 (ru) | Приоритетное устройство | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU995086A1 (ru) | Устройство дл сравнени чисел | |
SU559389A1 (ru) | Коммутирующее устройство | |
SU375789A1 (ru) | Коммутирующее устройство | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU473203A1 (ru) | Устройство дл передачи информации | |
SU608151A1 (ru) | Устройство дл сопр жени цифровых вычислительных машин | |
SU1126971A1 (ru) | Устройство дл преобразовани кодов с одного зыка на другой | |
SU734650A1 (ru) | Устройство дл ввода информации |