SU459856A1 - Логический элемент - Google Patents

Description

1

Логический элемент может быть использован при построении различных схем управлени .

Известны логические элементы, содержащие два интегратора, подключенных к выходным шинам датчиков сигналов, и две схемы сравнени  с нулевым уровнем, выходы которых подключены к выходным шинам блока управлени  исполнительным механизмом .

Цель изобретени  - новышенне быстродер1стви  процесса управлени  - достигаетс  тем, что интеграторы предлагаемого логического элемента соединены последовательно, выход второго интегратора соединен со входом первого и входом одной из схем сравнени  с нулевым уровнем, а выход первого интегратора подключен ко входу другой схемы сравнени  с нулевым уровнем.

На фиг. 1 представлена блок-схема логического элемента; на фиг. 2 показано, как происходит выбор управлени  логическим элементом .

Логический элемент состоит из последовательио соединенных интеграторов 1, 2, подключенных к выходным шинам датчиков сигналов 3, 4, и двух схем сравнени  с нулевым уровнем 5, 6. Выход интегратора 2 соединен со входом интегратора 1 и одиоврсмеипо со

входом схемы сравнеии  с нулевым уровнем 6. Выход интегратора 1 соединен со входом схемы сравнени  с нулевым уровнем 5. Выходы схем сравнени  подключены к выходным шинам 7, 8 блока управлени  исполнительным механизмом.

Работает логический элемент следуюн нм образом. На выходе интегратора 1 образуетс  снгнал X, а на выходе интегратора 2 - сигнал X. Пусть интеграторы работают в ускоренном масштабе времени относительно управл емого «объекта. Выбор управлени  но знаку производитс  обратным знаку X. Начав интегрировать с начальными услови ми в точке 9 (фиг. 2), фазова  траектори  пересекает ось X, т. е. вырабатываетс  сигнал «j О. Назовем этот снгнал «Неверно. Это говорит о том, что требуемое управление

должно быть «1. В точке 10 (см. фиг. 2) фазова  траектори  пересекает не ось X, а ось X, т. е. вырабатываетс  сигнал «Х 0. Это значит, что предположительное управление выбрано верно, и сигнал можно назвать

«Кониом анализа. Если сигнал проверки поступает с большой частотой, можно ожидать, что точка 9 и 10 будут близки друг от друга, и момент смены знака управленн  будет определен с большой точностью.

П р е д i с т изобретени 

Логический элемент, содержащий два интегратора , подключенных к выходным шинам датчиков сигналов, и две схемы сравнени  с нулевым уровнем, выходы которых подключены к выходным шинам блока управлени  исполнительным механизмом, отличаю ш, и и с   тем, что, с целью повышени  быстродействи  процесса управлени , интеграторы соединены последовательно, выход второго интегратора соединен со входом первого и входом одной из схем сравнени  с нулевым уровнем, а выход первого интегратора подключен ко входу другой схемы сравнени  с пулевым уровнем.

31

Фиг /

Неверно

Риг 2