SU960793A1 - Преобразователь кода одной позиционной системы счислени в другую - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ КОДА ОДНОЙ ПОЗИЦИОННОЙ СИСТЕМЫ СЧИСЛЕНИЯ В ДРУГУЮ

Изобретение относитс  к вычислительной технике и может быть использовано при построении арифметических устройств, выполн ющих операции над числами, представленными в позиционных избыточных системах счислени .

Известен преобразователь кодов, содержащий регистр преобразуемого числа, регистр результата и блок управлени  1.

Недостатки известного устройства состо т в невозможности преобразова- НИН кодов из избыточной позиционной (г, k) системы счислени  в позиционную систему с основанием г и относительно большой объем аппаратуры.

Наиболее близким к предлагаемому по технической сущности и схемному построению  вл етс  преобразователь кодов из одной позиционной системы счислени  в другую, содержащий регистр входного кода, последовательно соединенные первый и второй триг.геры частного, одноразр дный сумматор , блок управлени  и регистр результата t2 3.

Недостаток данного устройства :Также состоит в невозможности преобразовани  кодов из избыточной позиционной (г, k) систе№1 счислени  в

позиционную систему счислени  с ос нованием г.

Целью изобретени   вл етс  расширение функциональных возможностей, заключающихс  в преобразовании кода из избыточной (г, k)-ичнoй системы счислени  в позиционную систему счислени  с-основанием г.

Поставленна  цель достигаетс 

10 тем, что в преобразователь кода одной позиционной cиcтeIvы счислени  в другую, содержащий регистр входного кода, последовательно соединенные г1ервый и второй триггеры част15 ного, одноразр дный сумматор, блок управлени  и регистр результата, информационный вход которого соединен с вькодом одноразр дного сумматора , первый вход которого соединен

20 с выходом второго триггера частногс входы сдвига регистра входного числа и регистра результата соединены с выходом подготовки цикла блока управлени , выход разрешени  приема

25 исходного числа которого .соединен с управл ющим входом регистра входного числа, введены формирователь эквивалента разр да .входного кода, триггер остатка и реверсивный счет30 чик циклов, тактовый вход которого

соединен с выходом подготовки цикла блока управлени  и управл ющим входом первого триггера частного, информационный вход которого соединен с выходом частного формировател  эквивалента разр да входного кода, выход остатка которого соединен с управл ющим входом триггера остатка информационный вход соединен с выходом регистра входного кода, выход гтовности формировател  эквивалента разр да входного кода соединен с вхдом управлени  суммированием блока управлени , вход разрешени  преобразовани  которого соединен с выходом реверсивного счетчика циклов, вход пуска формировател  эквивалента разр да , входного кода соединен с выходом пуска формировател  блокауправлени , выход разрешени  суммировани  которого соединен с управл ющими входами второго триггера частного и триггера остатка, выход которого соединен со вторым входом одноразр дного сумматора.

При этом в преобразователе формирователь эквивалента разр да входного кода содержит регистр k-ичного разр да, k-ичный сумматор, схему сравнени , счетчик, блок местного управлени , вход пуска которого  вл етс  входом пуска формировател  эквивалента разр да входного кода, вход готовности формировател  блока местного управлени  соединен выходом - Меньше схемы сравнени  с управл ющими входами регистра k-ичноГО .разр да и счетчика и  вл етс  вы .ходом готовности формировател  эквивалента разр да выходного кода, выходы частного и остатка которого соединены с выходами счетчика и ре .гистра k-ичного разр да соответственно , выход регистра k-ичного разр да соединен с первыми входами схемы сравнени  и k-ичного сумматора, вторые входы которых соединены с входом г-ичной константы, выход Больше или равно схемы сравнени  соединен с входом подготовки цикла блока местного управлени , вьаход пуска которого соединен со входом опроса схемы сравнени , а выход Сброса - со входами сброса счетчи- ка и k-ичного сумматора, выход которого соединен с первым информационным входом,.регистра k-ичного разр да , второй информационный вход которого  вл етс  информационным входом формировател  эквивалента разр да входного кода.

Кроме того, в преобразователе блок управлени  содержит первый и второй элементы И, первый и второй элементы задержки, первый и второй, усилители и элемент ИЛИ, первый вход которого  вл етс  входом пуска блока управлени , второй вход

соединен с выходом первого элемента И, а выход  вл етс  выходом сигнёша приема входного числа блока управлени  и через первый элемент задержки соединен С

выходом сигнала пуска формировател  блока управлени , выход первого усилител   вл етс  выходом разрешени  суммировани  блока управлени  и через второй элемент задержки соединен с первыми входами первого и второго элементов И и  вл етс  выходом подготовки-цикла блока управлени , . выход второго элемента И через второй усилитель соединен с выходом конS ца преобразовани  блока управлени , вход разрешени  преобразовани  которого соединен со вторыми входами пер-. вого и второго элементов И.

Причем в преобразователе блок

0 местного управлени  содержит три

.элемента ИЛИ, усилитель и элемент зарержки , первый и второй элементы И, /первые входы которых соединены с выходом первого элемента ИЛИ,  вл ющегос  выходом пуска формировател  блока местного управлени , вторые входы первого и второго элементов И  вл ютс  соответственно входом подготовки цикла и входом окончани  работы формировател  . блока местного управлени , вход пуска которого соединен с первым входом:первого элемента ИЛИ, а выходы первого и второго элемента И через второй и третий элементы ИЛИ соединены соответственно с выходами сброса блока местного управлени , выход первого элемента И через усилитель соединен с выходом готовности формировател  блока местного управлени , а выход

0 второго, элемента И через элемент задержки соединен со .вторым входом первого элемента ИЛИ.

Позиционные избыточные (г, k) системы счислени  характеризуютс 

5 тем, что в случае, когда г 2,

k г + 1 при выполнении суммировани  не возникает сквозной перекос. Использование этого свойства позво- . л ет повысить эффективность выполнени  арифметических операций.

Необходимость в преобразовании информации из избыточной (г, k) системы счислени  в систему счислени  с основанием г возникает при смешанс ном выполнении операций переработки информации в указанных системах счислени , аТакже в св зи с представлением ее в виде, удобном дл  совместной работы с другими устройствами дискретного действи .

При создании дискретных устройств работающих .в позиционных избыточных (г, k) системах счислени , исход  из соображений экономии аппаратурных затрат-, стрем тс  к выбору минимально допустимых значеНИИ г и k..Анализ показывает, что при выборе значений г и k в соответствии с соотношением (k-l) 2, получаемые при этом избыточные (г, k) системы счислени  допускают эффективную реализацию на основе однотипных элементных структур, не|3ависимо от выбора конкретных значений г и k.

Расширение функциональных возможностей преобразовател  кодов достигаетс  в результате учета специфики предЗставлени  числовой информации в позиционных избыточных (г, k) системах счислени . Специфика представлени  информации про вл етс  в том, что в (г, k) системах счислени  и спользуетс  не один модуль, как в традиционной позиционной системе , а два: основание системы счислени  (г) и значнос ь представлени  информации (k)..

Особенность преобразовани  кода в-позиционной избыточной (г, k) системе счислени  в код в позиционной системе счислени  с основанием г в предлагаемом устройстве з.аключаетс  в том, что каждый разр д, преобразуемого числа последовательно, начина  с мпадиих разр дов, делитс  на величину г. Деление выполн етс  по основанию k, а получаемый остаток и частное рассматриваютс  как числа в г-йчной системе счислени . Остаток от делени , полученный в i-ом цикле, суммируетс  в г-ичной систем счислени  с частным, полученным в i-OM цикле. Результат суммировани  представл ет собой цифру i-ro разр да преобразованного числа Пример преобразовани  числа 7895, представленного в (г, k) системе счислени  при г 4, k 10.в число, представленное в системе счислени  с основанием г 4, показан в таблице .

Преобразованное число в системе счислени  с основанием г 4 равно 21221.

Проверка

78954 10 7,4 + 8,4 + 9,4 + 5 617,

21221 2,4 + 1,4 + 2,4 + + 2,4 + 1 617.

На фиг.1 представлена структурна  схема преобразовател  кодов; на фиг.2 - функциональна  схема формировател , вход щего в состав преобразовател  кодов; на фиг.З - принципиальна  схема узла местного управлени  формировател ; на фиг.4 принципиальна  схема блока, управлени  преобразовател  кодов.

Преобразователь кодов содержит регистр 1 входного кода, формирователь 2 эквивалента разр да входного кода, первый триггер 3 частного.

второй триггер 4 частного, одноразр дный сус матор 5, работающий в г-ичной системе счислени , регистр 6 результата, триггер 7 остатка, реверсивный счетчик 8 циклов, блок 9

5 управлени , вход 10, соедин ющий

вход блока -9 управлени  с первым управл ющим входо.м регистра 1 преобразуемого числа, вход 11, соедин ющий выход подготовки цикла блока 9

0 управлени  с управл ющим входом pe гистра 1. Вход 12 пуска формировател  2 соединен с вькодом пуска формировател  блока 9 управлени , вход 13 nepBot-o триггера 3 частного - с выходом подготовки цикла

блока 9 управлени , управл ющие входы 14 и 15 триггеров 4 и 7 - с выходом разрешени  суммировани - блока 9 управлени , управл ющий вход- 16

Q регистра 6 результата и тактовый вход 17 реверсивного счетчика цикла - с выходом подготовки цикла блока управлени , выход 18 реверсивного счетчика 8 циклов - с входом

5 разрешени  преобразовани  блока 9 управлени , вход 19 формировател  2 - с выходом младшего разр да регистра 1, информационный вход 20 триггера 3-е выходом частного форQ мировател  2, информационный вход 21 триггера 7 - с выходом остатка формировател  2, выход 22 готовности формировател  2-е входом управлени  суммированием блока 9 управлени ; выход 23 триггера 3 частного с информационным входом триггера 4 частного, выходы 24 и 25 триггеров 4 и 7 - с первым и вторым входами одноразр дного сумматора 5 соответственно , выход 26 одноразр дного

0 сумматора 5 - с входом младшего разр да регистра 9 результата.

Регистр 1 содержит.п k-ичных раз р дов, регистр 6 - (п + 1) г-ичных г разр дов, счетчик 8 циклов содержит Fog2.(n + 1)Г двоичных разр дов.

В исходном положении регистр 6 находитс  в нулевом состо нии, в регистре 1 нг1ходитс  код преобразуемого числа, а в счетчике 8 записан

0 код числа п + 1.

Преобразователь кодов работает следующим образом.

Преобразователь входного кода, представленного в позиционной избыточной (г, k) системе счислени ,происходит за п + 1 циклов.

В i-м цикле (i 1, . .., п + 1) под действием управл юь1его импульса, поступающего на вход 10 с блока 9 уп0 . равлени , .значение младшего разр да регистра 1 поступает на вход 19 формировател  2. Формирователь 2 образует остаток и частное от делени  зна .чени  i-ro разр да регистра 1 на значение освоени  системы счислений г.

Остаток от делени  через выход 21 преписываетс  в г-ичный триггер 7 остатка , а частное от.делени  по выходу 20 переписываетс  в первый г-ичный триггер 3 частного. Одновременно с поступлением цнформации по выходам 20 и 21, с выхода 22 формировтел  2 на вход блока 9 управлени  поступает сигнал об окончании работы формировател  2, Под действием уравл ющих импульсов, поступающих по входам 14 и 15 с блока 9 управлени  на управл ющие входы триггера 7 остатка и второго г-ичного триггера 4 частного, происходит суммирование кодов этих триггеров, в первом цикле значение триггера 4 всегда равно нулю, а в п + 1-ом цикле знач:ение триггера 7 всегда равно нулю. Выходы 24 и 25 триггеров 4 и 7 поступают на одноразр дный сумматор 5, причем сум1иирование кодов осуществл етс  в г-ичной системе счислени  Результат суммировани  с выхода 26 переписываетс  BI младший разр д регистра б результата. Под действием управл ющих импульсов, поступающих с блока 9 управлени  на входы 13, 16, 11 и 17 осуществл етс  соответственно перепись содержимого триггера 3 в триггер 4, сдвиг влево на один I-ичный разр д кода регистра 6 сдвиг вправо на один k-ичный разр д кода регистра 1, а также уменьшение на единицу значени - реверсивного счетчика 8 циклов. На этом выполнение i-ro цикла работы преобразовател  кодов заканчиваетс . Если значение счетчика 8 не равн етс  нулю, то на вход блока 9 управлени  с выхода 18 поступает сигнал, под действием которого блок управлени  формирует управл ющую пбследовательность импульсов следующего цикла работы преобразовател  кодов.

В п + 1-ом цикле значение счетчика 8 становитс  равным нулю и с выхода 18 не поступает сигнала, разрешающего дальнейшую работу блока 9 управлени . Работа преобразовател  кодов заканчиваетс .

Формирователь 2 эквивалента разр да входного кода (фиг.2 ) содержит регистр 27 k-ичного разр да, k-ичный сумматор 28 обратного кода, работающий в k-ичной системе счислени  схему 29 сравнени , счетчик 30, блок 31 местного управлени , выход 2 одноразр дного сумматора 28, соединенный с первым входом регистра 27 Посто нное значение г, представленное обратным кодом, подаетс  на первый вход 3 3 суглматора 28, второй вход 34 которого соединен с выходом регистра 27, вход,35 схемы 29 сравнени  соединен с выходом регистра 27. Посто нное значение г подаетс  на вход 36 схемы 29 сравнени .

Вход 37 сброса счетчика 30 соединен с выходом сброса блока 31 местного уг/равлени , входы 38 - 40 соедин ют выход Меньше схемы 29 сравнени  соответственно с управл ющим входом регистра 27, управл ющим -входом счетчика 30, входом пуска блока 31 местного управлени , вход 41 подготовки цикла блока 31 местного управлени  соединен с выходом Больше или равно схемы 29 сравнени , вход 42 , сброса сумматора 28 соединен с выходом сброса блока 31 местного управлени , выход 43 пуска блока 31 местного управлени  соединен с входом опроса схемы 29 сравнени .

Формирователь 2 эквивалента входного кода работает следующим образом .

В начальном состо н 1и работы формировател  в регистре 27 находитс  код младшего разр да регистра 1 преобразуемого числа, одноразр дный сумматор 28 и счетчик 30 наход тс  в нулевом состо нии. Работа формировател , происходит под действием управл ющего импульса, поступающего с блока управлени  {фиг.1) по выходу 12 на третий вход блока 31 местного управлени .

По первому управл ющему сигналу, поступающему с блока 31 местного управлени  по выходу 43 на схему 29 сравнени , происходит сравнение кода регистра 27 с посто нным значением г. Код регистра 27 поступает на вход 35 схемы 29 сравнени , а посто нное значение г подаетс  на вход 36 схемы сравнени :.

Если код регистра 27 меньше, чем значение г основани  системы счислени , то с выхода Меньше схемы 29 сравнени  по входам 38 и 39 поступаютси1-налы на управл ющие входы регистра 30. Под действием этих сигналов осуществл етс  передача кода регистра 27 в триггер 7 остатка, а также перепись содержимого счетчика 30 в первый триггер 3 частного (фиг.1). Одновременно с сигналами/ передаваелмми ,по входам 38 и 39, с выхода Меньше схемы 29 сравнени  по входу 40 поступает сигнал в блок местного управлени . Этот же сигнал поступает в блок 9 управлени  (фиг.1) и свидетельствует об окончании работы формировател .

Если же код регистра 27 больше или равен г, сигнал об этом ко входу 41 поступает на входблока 31 местного управлени . Под действием этого сигнала в блоке 31 местного управлени  формируютс  сигналы, поступающие по входам 37 и 42 соответственно на информационный, вход счетчика 30 и на управл ющий вход одноразр дного сумматора 28. Под действием этих сигналов увеличиваетс  значение счетчика 30 на единицу, а в -сумматоре 28 осуществл етс  сложение значени  регистра 27 (превышает или равно г) с обратным кодом посто нного значени  г, т.е. вычитание из значени  регистра 27 значени  г. Результат суммировани  на выходе 32 представл ет собой положительное число и записываетс  в регистр 27. На этом работа формировател  в j-oM такте (j 1, 2,...) заканчиваетс . Следующий j + 1 такт работы формировател  снова начинаетс  со сравнени  нового значени  регистра 27 со значением г. Это сравнение происходит под действием управл ющего импульса , поступающего с выхода 43 блока 31 местного управлени  на схему 29 сравнени .

Работа формировател  происходит до тех пор, пока значение регистра 27 становитс  меньше, чем посто нное значение основани  системы счислени . При этом с выхода Меньше схемы 29 сравнени  на входы 38 и 39 регистра 27 и счетчика 30 поступают управл ющие сигналы, под действием которых осуществл етс  перепись содержимого регистра 27 и счетчика 30 соответственно в триггер 7 остатка и триггер 3 частного. Одновременно с сигналами, передаваемыми на входы 38 и 39, с выхода Меньше схе.мы 29 сравнени  на вход 40 поступает сигнал в блок местного управлени . Под действием этого сигнала блок 31 местного управлени  формирует управл ющий сигнал, поступающие на входы 37 к 42 к устанавливающий в нулевое состо ние счетчик 30 и сумматор 28 соответственно. Сигнал, поступающий на вход 40, поступает в блок 9 управлени  (фиг.1) и свидетельствует об окончании работы формировател .

Блок местного управлени  (фиг.З) содержит элемент ИЛИ 44, элемент И 45, усилитель 46, элемент И 47, элемент 48 задержки, вход 49 элемента И 45, соединенный с выходом элемента ИЛИ 44, выход 50 элемента И 45, соединенный с входом усилител  46 и с входами элементов ИЛИ 51 и 52, выходы 53 и 54 которых соединены со входами 37, 42, выход 55 элемента И 47 соединен с входом элемента 48 задержки, выход 56 которого соединен со вторым входом элемента ИЛИ 44, вход 57 элемента И 47 соединен с выходом элемента ИЛИ 4

Работа блока местного управлени  заключаетс  в выработке управл ющей последовательности сигналов, необходимых дл  работы, формировател . Работа блока местнохО управлени  начинаетс  под действием сигнала, поступающего по входу 12 с блока управлени  преобразователем кодов (фиг.1К Этот сигнал поступает на вход элемента ИЛИ, с выхода которого в формирователь поступает первый управл ющий сигнал на вход 43. Если со схемы 29 сравнени  формировател  проходит.сигнал на вход 40, то с выхода элемента И 45 в формирователь поступают управл ющие сигналы с выходов элементов ИЛИ 51 и 52. Эти сигналы устанавливают в нулевое состо ние счетчик 30 и сумматор 28. Сигнал с выхода 50 элемента И 45 поступает на усилитель 46, с выхода

5 которого в преобразователь кодов (фиг.1) поступает сигнал об окончании работы формировател  2.

Если со .cxeNbi 29 сравнени  формировател  приходит на вход 41 сигQ нал, то с выхода элемента И 47 сигнал проходит через элемент 48 задержки и вызывает формирование управл ющих сигналов следующего так- , та работы формировател  2.

5 Блок 9 управлени фиг,4; содержит элемент ИЛИ 58,элемент 59 задержки, усилитель 60, элемент 61 задержки, элементы И 62 и 63, усилитель 64., вход 65 пуска, выход 66 элемента ИЛИ 58, соединенный со входом элемента 59. задержки, выход 67 усилител  60, соединенный со входом элемента 61 задержки, выход 68 элемента 61 задержки , соединенный с первым входом элемента И 62, выход 69 элемента И

5 62, соединенный с первым входом

элемента ИЛИ 58, вход 70 элемента И 63, соединенный с выходом элемента 61 задержки, входы 71-72, соедин ющие выход реверсивного счетчика 8

0 (фиг.1) со входами элементов И 62 и 63 соответственно, выход 73 элемен-i та И 63, соединенный с входом усилител  64. Выход 74 усилител  64  вл етс  выходом конца преобразовани 

5 блока управлени .

Работа блока управлени  заключаетс  в выработке управл ющей последовательности сигналов, необходимых дл  работы преобразовател  кодов

Q (фиг.1). Работа блока 9 управлени  начинаетс  под действием сигнала, поступающего на вход 65.

В качестве входного сигнала может быть использован, например, управл ющий сигнал, формируемый в

центральном устройстве управлени  арифметического устройства, в котором примен етс  в качестве отдельного функционального блока предлагаемый преобразователь кодов. Этот сигнал поступает на вход элементу . -ИЛИ 58, с выхода которого в преобразователь кодов на вход 10 поступает первый управл ющий сигнал. Через врем  после поступлени , в преобразователь

5 кодов первого управл ющего сигнала. с выхода элемента 59 задержки в уст ройство поступает второй управл ющи сигнал на вход 12. Временной интервал f определ етс  временем передачи кода с регистра 1 преобразовате л  кодов в регистр 27«формировател  Под действием управл ющего сигна ла, приход щего на вход 12, начинаетс  работа формировател  (фиг.2), Сигнал об окончании работы формировател  поступает на выход 22, на вход усилител  60 ,с выхода которого в преобразователь кодов поступает третий управл ющий сигнална входы I и 15. Через врем  Т, в устройство посту пает четвертый управл ющий сигнал на. выходы 13, 16, 11 и 17. Временной интервал Т определ етс  временем суммировани  кодов на сумматоре 5 и записью результата суммировани  в регистр 6 результата. После окончани  очередного i-го ( 1 1, 2,...,п) цикла работы преобразовани  кодов счетчик 8 находитс  на нулевом,состо нии и разрешающий сигнал с его выхода поступает через вход 71 на вход элемента И 62

Деление первого (младшего) разр да преобразуемого числа на основание г

Сложение остатка с предыдущим значением частного (в первом цикле это значение всегда равно нулю)

Деление второго разр да преобразуемого числа на основание г

Сложение значени  остатка, полученного в такте 1 цикла 2 со значением частного из 1 такта 1 цикла

5:4

1+0

9:4

1+1 с выхода 69 этого элемента управл ющий сигнал поступает на вход элемента ИЛИ 58, вызывает формирование управл ющей последовательности еле.- дующего цикла работы преобразовател  кодов. После окончани  последнего (п + + 1)-го цикла работы преобразовател  кодов значение счетчика 8 становитс  равным нулю и разрешающий сиг- нал с его выхода поступает через вход 72 на.вход элемента И 63. Сигнал с выхода элемента И 63 поступает на вход усилител  64, с выхода 74 которого поступает сигнал об окончании работы преобразовател  кодов. Использование предлагаемого преобразовател  кодов позвол ет примен ть позиционные избыточные (г, ) системы счислени  при построении арифметических устройств и примен ть также устройства в составе систем переработки информации в совокупности с серийно выпускаемым оборудованием (ввода-вывода, информационно-измерительными и т.п.).

Деление третьего разр да преобразуемого числа на основание г

Сложение значени 

остатка, полученного

в такте 1 цикла 3 со

значением частного

из 1 такта 2 цикла

деление четвертого разр да преобразуемого числа на основание г

Сложение значени  остатка, полученного в такте 1 цикла 4 со значением частного из такта 1 цикла 3

Сложение значени  переноса, полученного ,в такте 2 цикла .4 со значением частного из такта 1 цикла 4

Claims (3)

1. Преобразователь кода одной позиционной системы счислени  в другую , содержащий регистр входного кода; последовательно соединенные первый и второй триггеры частного, одноразр дный сумматор, блок управлени  и регистр результата, информационный вход которого соединен с выходом одноразр дного сумматора, первый вход которого соединен с выходом второго триггера частного, входы сдвига регистра входного числа и регистра результата соединены с выходом подготовки цикла блока управлени , выход разрешени  приема исходного числа которого соединен с управл ющим входом регистра входного числа, отличающийс  тем, что, с целью расширени  функциональных возможностей, заключающихс  в преобразовании кода из изПродолжение таблицы

7:4

быточной ( г, 1 ) -ичной системы счислени , в него введены формирователь эквивалента разр да входного кода, триггер остатка и реверси;вный счетчик циклов, тактовый вход которого соединен с выходом подготовки цикла блока управлени  и управл ющим входом первого триггера частного, информационный вход которого соединен с выходом частного формировател  эквивалента разр да входного кода , выход остатка которого соединен с управл ющим входом триггера остатка , информационный вход соединен с выходом регистра входного кода, выход готовности формировател  эквивалента разр да входного кора соеинен с входом управлени  суммированием блока управлени , вход разешени  преобразовани  которого соединен с выходом реверсивного счетчика циклов, вход пуска формировател 

квивалента разр да входного кода

соединен с .выходом пуска формировател  блока управлени , выход разрешени  суммировани  которого соединен с управл ющими входами второго триггера частного и триггера остатка, выход которого соединен со вторым входом одноразр дного сумматора,

2, Преобразователь по п. 1 о т личаювдийс  тем, что в нем формирователь эквивалента разр да входного кода содержит регистр f -ичного разр да. It-ичный сумматор, схему сравнени , счетчик, блок местного управлени , вход пуска которого  вл еос  входом пуска формировател  эквивалента разр да входного кода, вход готовности формировател  блока местного управлени 

Меньше

соединен выходом

схемы

сравнени  с управл ющими входами регистра -ичного разр да и счетчика и  вл етс  выходом готовности; . формировател  эквивалента разр да выходного кода, выходы частного и остатка которого соединены с выходами счетчика и регистра -ичного разр да соответственно, выход регистра k-ичногЬ разр да соединен с первыми входами схемы сравнени  и 1 -ичного сумматора, вторые входы которых соединены с входом г-ичной константь выход Больше .или равно схемы сравнени  соединен с входом подготовки цикла блока местного управлени , выход пуска которого соединен со . .входом опроса схемы сравнени , а выход сброса - со входами сброса счетчика и Тс-ичного сумматора, выход которого соединен с первым информационным входом регистра k-ич ного разр да, второй информационный вход которого  вл етс  информационным входом фор шровател  эквивалента разр да входного кода.

3. Преобразователь по пп. 1 и 2, отличающийс  тем, что IB нем блок управлени  содержит ;первый и второй элементы И, первый и второй элементы задержки, первый и второй усилители и элемент ИЛИ, первый вход которого  вл етс  входом пуска блока управлени , второй

вход соединен с выходом первого элемента И, а выход  вл етс  выходом сигнала приема входного числа блока управлени  и через первый элемент задержки соединен с выходом сигнала пуска формировател  блока управлени  выход первого усилител   вл етс , выходом разрешени  суммировани  блока управлени  и через второй элемент задержки соединен с первыми входами первого и BTOpoiO элементов И и  вл етс  выходом подготовки цикла блока управлени , выход второго элемента И через второй усилитель соединен с выходом конца преобразовани  блока управлени , вход-разрешени  преобразовани  которого соединен со вторыми входами первого и второго элементов И.

4, Преобразователь по пп. 1-3, отличающий с  тем, что в нем блок местного управлени  содержит три элемента ИЛИ, усилитель и элемент задержки, первый и второй элементы И, первые входы которых соединены с- выходом первого элемента ИЛИ,  вл ющегос  выходом пуска формировател  блока местного управлени , вторые входы .первого и второго элементов И  вл ютс  соответственно входом подготовки цикла и. входом окончани  работы формировател  блока местного управлени , вход пуска которого соединен с первым входом первого элемента ИЛИ, а выход первого и второго элемента И через второй и третий элементы ИЛИ соединены соответственно .с выходами сброса блока местного, управлени , выход первого элемента И через усилитель соединен с выходом готовности . формировател  блока местного управлени , а выход второго элемента И через элемент задержки соединен со вторым входом первого элемента ИЛИ.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР 526884, кл. G 06 F 5/02, 1973.

2.Патент США № 3.579267,

кл. 235-155, опублик. 1971 (прототип ) .

Фи1.

20

39

37

«3

32

35

35

4Г

liO

ie

Фиг.