SU824200A1 - Суммирующее устройство - Google Patents
Суммирующее устройство Download PDFInfo
- Publication number
- SU824200A1 SU824200A1 SU792792653A SU2792653A SU824200A1 SU 824200 A1 SU824200 A1 SU 824200A1 SU 792792653 A SU792792653 A SU 792792653A SU 2792653 A SU2792653 A SU 2792653A SU 824200 A1 SU824200 A1 SU 824200A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- control
- unit
- input
- summation
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть использовано при построении цифровых- устройств помехоустойчивой обработки информации.
Известны двоичные сумматоры многоразр дных двоичных чисел, содержащие , регистры, блок параллельного суммировани и блок определени окончани суммировани l и 2.
Наиболее близким к предлагаемому вл етс суммирующее устройство, содержащее первый и второй регистры, блок параллельного суммировани , блоки определени окончаний суммировани , нормализации, контрол и коммутации, причем выход суммы блока параллельного суммировани подключен к первому входу блока контрол и входу первого регистра, а к его второму входу подключен выход переноса блока параллельного суммировани , который подключен также ко входу блока коммутации и входу блока определени окончани суммировани . Выходы первого и второго регистров соединены со входами блока параллельно суммировани .
Первый и второй управл квдие входы блока коммутации подключены к управЛЯЮ1ЦИМ шинам устройства, а выходы его соединены со входами первого и второго регистров, выход первого регистра подключен ко входу блока нормализации , управл ющий вход которого подключен к первой управл ющей шине устройства, а выход соединен со входом первого регистра 3j.Недостаток приведенного двоичного
0 сумматора заключаетс в том, что он не позвол ет суммировать числа представленные в избыточных (г , р) системах счислени , предназначенных дл сквозного контрол информационно-вы5 числительных систем (ИВС).
Цель изобретени - расширение , функциональных возможностей устройства .
Поставленна цель достигаетс тем,
0 что устройство, содержащее первый и второй регистры, блок параллельного суммировани , блок определени окониани су« мровани , блок контрол , блок нормализации и блок коммутации,
5 причём выходы первого и второго регистров соединены с соо ветствукицими входами блока параллельного суммировани , выход суммы которого соединен со входом первого регистра и
0 первым входом блока контрол , второй вход которого соединен с выходом переноса блока параллельного суммирова ни , входом блока определени оконча ни суммировани и входом блока коммутации , первый и второй выходы кото рого подключены ко входам первого и второго регистров, выход первого регистра подключен ко входу блока нормализации , выход которого соединен со входом первого регистра, первый и второй управл ющие входы блока ком мутации соединены с первой и второй управл ющими шинами устройства, пер1ва управл юща шина устройства подключена к управл ющему входу блока ,нормализации, содержит третий регист вход которого подключен к третьему выходу блока коммутации, а выход к третьему входу блока параллельного суммировани , третий управл ющий вход блока коммутации соединен с третьей, управл ющей шиной устройства На фиг. 1 представлена структурна схема суммирующего устройства, на фиг. 2 - графики, иллюстрирующие эффективность использовани предлагаемого устройства. Суммирующее устройство содержит блок 1 коммутации, регистр 2, блок 3 нормализации, регистр 4, регистр 5 дл запоминани обратных переносов, блок б параллельного суммировани , блок 7 определени окончани суммировани , блок 8 контрол , управл ющую шину 9, управл ющий сигнал на которую подаетс при работе с числами , представленными в фибоначиевой системе счислени , управл ющую шину 10, -управл кнций сигнал на которую подаетс при работе с числами, представленными в классической двоичной системе счислени , управл ющую шину 11, сигнал на которую подаетс при работе с числами, представленными в (г,р) системе счислени . Устройство работает в избыточной системе счислени , весовые коэффициенты которой св заны между собой следующим рёкурентным соотношением Ь.-П. +Г)- -«-...-tft. +{ъ. . 1., I I -2 Ц.2. 1 1-.р ; + rt, p+c-vi .... ; гм,2,,----, р-о,(,2,. N.-,;Pp.i-2-, , , p + 4;...; p+r; , (.j.) где r - максимальное количество единиц , наход щихс в соседних двоичных разр дах числа и образующих разрешенную группу единиц, а параметр р указывает на минимальное количество нулей между разрешенными группами единиц. Обозначим системы счислени , заданные формулами (1) как СС(г,р). При и любом р СС(г,р) вл етс классической двоичной, так как при общем числе двоичных разр дов систе ма, содержит только одну группу разрешенных единиц, весовые коэффициенты которых равны степени двойки. При и р-0,1,2... получаем известные фибоначиевые системы счислени . Случай и ,,,.. соответствует системам счислени ранее неизвестным и занимающим промежуточное положение между классической и фибонач евыми системами счислени . Рассматриваемые СС(г,р) заполн ют существующий пробел по помехоустойчивости , быстродействию выполнени арифметических операций и диапазону представлени чисел между классической и известными фибоначиевыми СС, предназначенными дл сквозного контрол иве. Выбор конкретного параметра г и р позвол ет в широких пределах измен ть возможности проэктируемой иве как по помехоустойчивости и диапазону представлени чисел, так и по быстродействию. j Рассмотрим выполнение операции помехоустойчивого суммировани в СС (г,р). Предположим дл определенности , . Тогда из соотношени (1) составим табл. 1 сложени дл дл трех а, с, d одноименных (i-x) разр дов чисел. Из табл. 1 видно, что при сложении помимо S и пр мого переноса которые формируютс при суммироваНИИ в общеприн той двоичной системе счислени , дополнительно требуетс учитывать н один обратный перенос пОБр (при - группу из р обратных переносов), отсто щий от i-и позиции вправо на 2 разр да (в- общем случае на г-(-р-1 разр дов) . . Поскольку система счислени СС (г,р) вл етс избыточной, то одному и тому же члену в СС (г,р) соответствуют несколько форм его записи. Например, весовые коэффициенты в СС (2,1), определ емые по формулам (1), равны ... 81,44,24,13,1,4,2,1t 1 и, следовательно, число 13 в СС (2,1) может быть представлено в виде 000100000 - нормальна форма или 000011100 - ненормальна форма. Двоичную комбинацию в СС (г,р),называют нормальной, если в ней отсутствуют запрещенные группы единиц и ну- лей, а процесс приведени двоичной комбинации к нормальной форме - нормализацией . Таким образом, при .нормализации, начина с р-И разр л;а, все двоичные комбинации вида 01...1 должны быть в случае заменены (свернуты) J2Jtl-, .в эквивалентные им комбинации lo7V73, Эта операци осуществл етс блоком 3 приведени чисел к нормальной форме . Алгоритм сложени чисел в СС (г,р осуществл ют следующим образом, 1.Нормализуют исходные операнды Лив. 2.Формируют первую частичную сум му .2 и переносы , П. 3.Привод т к нормальной форме пе вую частичную сумму, т.в , получают .Выполн ют сложение чисел согласно табл. 1 , , П и формируют вторую частичную сумму и переносы. 5.Привод т к нормальной форме . 6.Пункты 4 и 5 выполн ют дл пос ледующих частичных циклов до тех пор пока и не окажутс равными нулю. Рассмотрим работу устройства на примере сложени чисел в СС (2,1) при подаче сигнала в блок 1коммутации по управл ющей шине 11, Перед началом суммировани исходные нормализобанные операнды А 011010110 и В 001011010 помещаютс соответствен но в регистр 2 и регистр 4, В первом промежуточном цикле суммировани с выходов 2 и П блока б получают S + и , причем , 2 записывают в регистр 2, а , П записывают в регистр 4. Поскольку (это следует из табл. 1), то одновременно П со сдвигом на четыре разр да вправо записывают в регистр 5. Таким образом, содержимое регистров до и после выполнени указанных операций определ етс следующими действи ми ( Рг.2) - 011010110 ( Рг.4) - В 001011010 ( Рг.2) - 2 010001100 (Рг.4) - nfiP 010100100 ( Рг.5) - 000001010 Каждый промежуточный цикл работы устройства завершаетс выполнением на всех регистрах операции нормализации в блоке 3. Причем, если на регистре 2эта операци может.выполн тьс или не выполн тьс в зависимости от пред шествующих данному промежуточному циклу исходных операндов, то на рёгистрах 4 и 5 при правильной работе устройства и нормализованных исходны операндах операци нормализации прин ципиально не может выполн тьс . Это обусловлено тем, что при сложении по рассматриваемому алгоритму в СС (г,р переносы п и всегда будут в нормальной формеч и, следовательно, факт осуществлени нормализации на регистрах 4 и 5 может служить призна ком обнаружени ошибки, при этом в блоке 8 вырабатываетс сигнал обнару жени ошибки. В табл. 2 показана работа устройства на всех частичных циклах суммировани . Символом «-j обозначено выпр некие операции приведени числа к нормальной форме. В последнем - 5-м частичном цикле и, следовательно, блок 7 опр делени окончани суммировани формируют сигнал (а - конец сложени . Окончательный результат ГА+вЗ.. 101010100 114, Работа устройства в классической и фибоначиевой двоичных системах счислени осуществл етс известным методом, при этом сигналы подаютс по управл ющим шинам 10 и 9 соответственно . Из свойства приведенного алгоритма и примера сложени вытекают правила организации контрол процесса суммировани , Если устройство работает без ошибок , то исходные операнды и переносы и всегда должны быть в нормальной форме. Кроме того, анализ сложени двух комбинаций типа i+2 i+1 i i-1 i-2 ,,,0 1 1 О О О ,,, показывает, что если в HI или в i-2 разр де числа А (или в) после проведени текущей нормализации произошел сбой с О на 1, то он приводит к образованию единицы в i+1 или i-2 разр де суммы Наличие одной из единиц в данных разр дах в сочетании с группой из двух единиц (в общем случае из г единиц) пр мых переносов пЦ , П в i и i+1 разр дах может служить признаком обнаружени ошибок при суммировании. При этом функци обнаружени ошибки х определена следующим образом X-пп П- 7 1 X 1Ц.1Ц... n,i,ii.,J, где П.; , - соответственно пр мой перенос и сумма, за . писанные в i-ом разр де числа. Графики на фиг. 2 иллюстрируют использование суммирующего устройства, содержащего двоичных разр дов и работакадего в системе счислени СС (г,р) при , где Т - максимальное врем сложени двух чисел (в относительных единицах), D - диапазон представлени чисел, S - коэффициент обнаружени ошибок (в процентах) в кодах, генерируемый конкретной системой счислени , т,е, при фиксированных г и р, Сравнительный анализ О, S и Т показывает , что при суммирующее .устройство по приведенным характеристикам вырождаетс в известный двокчный сумматор, так как он работает при этом в классической двоичной СС и, следовательно, нет необходимости запоминать П° и использо-
вать узлы нормализации. При устройство оперирует с операндами, представленными в фибоначиевой системе счислени . В этом случае функции регистров 4 и 5, а также управл ющих шин 9 и 11 могут быть соответственно объединены, так как в фибоначиевой системе счислени и никогда не могут формироватьс в одни и те же разр ды, и, следовательно, j3jin- хранени и П° достаточно . Иметьодин регистр. В общем случае прр г%.1 наличие .регистра 5 и управл ющей шины 11 вл етс об зательным .
.Таким образом, использование нового элемента - регистра дл запоминани и третьей управл ющей шины позвол ет расширить функциональные возможности устройства по сравнению с известным.При этом.выбор характеристических параметров СС (г и р) позвол ет разработчику в широких пределах измен ть технические характерис0 5 тики устройства,что вл етс качественно новым показателем при разработке ИБС.
Таблица
Claims (3)
1.Соловьев Г.Н. Арифметические устройства ЭВМ. М., Энерги , 1978, с. 102-104.
2.Чу Я. Организаци ЭВМ и микропрограммирование . М., Мир, 1975, с. 80-82.
3.Авторское свидетельство СССР 559237, кл. G 06 F 7/50, 1976 (прототип)..
-А Л TiOmH.e3
го
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792792653A SU824200A1 (ru) | 1979-07-06 | 1979-07-06 | Суммирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792792653A SU824200A1 (ru) | 1979-07-06 | 1979-07-06 | Суммирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU824200A1 true SU824200A1 (ru) | 1981-04-23 |
Family
ID=20839087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792792653A SU824200A1 (ru) | 1979-07-06 | 1979-07-06 | Суммирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU824200A1 (ru) |
-
1979
- 1979-07-06 SU SU792792653A patent/SU824200A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4135249A (en) | Signed double precision multiplication logic | |
SU824200A1 (ru) | Суммирующее устройство | |
US3990071A (en) | Data transmission system using frequency permutation codes | |
CA1074920A (en) | Detection of errors in digital signals | |
SU886245A2 (ru) | Блок контрол цифрового кода | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU809167A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1667052A1 (ru) | Комбинационный сумматор кодов Фибоначчи | |
SU962916A1 (ru) | Арифметико-логический модуль | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU734678A1 (ru) | Устройство дл суммировани | |
SU885995A1 (ru) | Устройство дл сложени чисел с контролем | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU1327092A1 (ru) | Комбинационный сумматор | |
SU920706A2 (ru) | Накапливающий сумматор | |
SU588543A1 (ru) | Устройство дл сложени двоичных чисел | |
SU785866A1 (ru) | Устройство дл сравнени чисел | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU1272329A1 (ru) | Вычислительное устройство | |
SU1270757A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU1188728A1 (ru) | Устройство дл реализации булевых функций | |
SU1278795A1 (ru) | Устройство дл обнаружени слова в битовой последовательности | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде |