SU959286A2 - Устройство дл обнаружени ошибок бипол рного сигнала - Google Patents
Устройство дл обнаружени ошибок бипол рного сигнала Download PDFInfo
- Publication number
- SU959286A2 SU959286A2 SU813254404A SU3254404A SU959286A2 SU 959286 A2 SU959286 A2 SU 959286A2 SU 813254404 A SU813254404 A SU 813254404A SU 3254404 A SU3254404 A SU 3254404A SU 959286 A2 SU959286 A2 SU 959286A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- signal
- additional
- shift register
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Изобретение относится к технике связи и может, быть использовано при передаче и приеме псевдотроичных сигналов.
По основному авт>св. Ν’ 585616 известно устройство для Обнаружения ошибок биполярного сигнала, содержащее объединенные по информационному входу элемент ИЛИ; декодер, выводы которого подключены к соответствую- t0 щим входам блока обнаружения ошибок, а выход элемента ИЛИ подключен к управляющему входу декодера, инвертор, элемент И, дополнительный элемент ИЛИ и трехразрядный регистр сдвига, при этом выход элемента ИЛИ подключен к входам трехразрядного регистра сдвига и инвертора, выход которого через элемент И подключен к одному из входов дополнительного элемента I ИЛИ, к другому входу которого под ключен выход блока обнаружения ошибок, кроме того, выходы разрядов трехразрядного регистра сдвига подключены к соответствующим входам элемента И[1].
Однако это устройство не может обнаружить ошибок, возникающих изза появления импульсов при помехах.
Цель изобретений - повышение точности выделения ошибок, возникающих при появлении импульсов при помехах. а Цель достигается тем, что в устройство для обнаружения ошибок биполярного сигнала введены элемент НЕ, второй и третий элементы И, выходы которых подключены к дополнительным входам дополнйтель15 ного элемента ИЛИ, при этом к объединенным первым входам второго и третьего элементов И подключен выход элемента ИЛИ, к объединенным вторым входам второго и третьего элементов И подключен выход элемента НЕ, к входу которого подключен выход дешифратора ,а к третьему входу второго элемента И подключен дополнительный выход первого разряда трех20
959286 4 разрядного регистра сдвига, к третьему и четвертому входам элемента И подключены соответственно выход первого разряда и дополнительный выход второго разряда трехразрядного ре- 5 гистра сдвига.
На чертеже представлена структурно-электрическая схема устройства. Устройство для обнаружения ошибок биполярного сигнала содержит to декодер 1, блок 2 .обнаружения ошибок, элемент ИЛИ 3, трехразрядный регистр сдвига 4, инвертор 5, элемент И 6, элемент ИЛИ 7, элементы И 8 и 9 и элемент НЕ 10. 15 ' Устройство работает следующим образом. .На информационные входы V 1 и V 2 поступают положительные и отрицательные импульсы псевдотроич- 20 ’ной последовательности кода НДВЗ.
На выходе декодера 1 формируется
- исходная двоичная последовательность. Сигнал ошибки формируется на выходе блока 2. Если во входном сигнале при-г5 сутствует подряд более трех нулей, что противоречит, алгоритму кода НДВЗ, .то триггеры трехразрядного регистра сдвига 4 через три такта установятся в нулевое состояние, такое же 30 состояние имеется на выходе з^лемента ИЛИ 3, а на выходе -элемента И 6 формируется сигнал обнаружения последовательности, содержащей более трех идущих подряд пробелов, что является сигналом обнаружения ошибок. 35
Если псевдотроичный сигнал содержит два подряд идущих импульса одной полярности, то при появлении на входе декодера 1 второго импульса появν 40 ляется сигнал логической единицы на выходе V 3 элемента.НЕ 10,такие же сигналы появятся на выходе трехразрядного регистра сдвига 4 и на выходе элемента ИЛИ 3, а на выходе до-, полнительного элемента И 8 формирует-45 ся сигнал обнаружения последовательности двух импульсов одной полярности, что является сигналом обнаружения ошибки. Если псевдотроичный сигнал содержит два импульса одной !50 полярности, разделенные нулевой посылкой, то при появлении второго импульса на входе декодера 1, первый и второй разряды трехразрядного^ ре‘ гистра сдвига имеют состояния соот- . 55 ветственно логического нуля и логической единицы (V 4 = О, V‘5 = 1),. на выходе V 3 элемента НЕ 10 присутствует логическая единица, а/на выходе дополнительного элемента И 9 формируется сигнал обнаружения двух импульсов одной полярности, разде*' ленных нулевой посылкой, что является сигналом обнаружения ошибки. Суммарный сигнал обнаружения, ошибки формируется на выходе дополнительного элемента ИЛИ 7· Предложенное устройство обнаружения ошибок биполярного сигнала, кроме выделения ошибок, возникающих в результате пропадания импульсов при помехах и перерывах в канале связи, осуществляет выделение ошибок, возникающих в результате появления импульсов при помехах, что позволяет , сократить трудозатраты и время, отведенные на испытание, отладку и регулировку оборудования цифровых систем связи. Применение предлагаемого устройства в цифровых системах связи в качестве датчика ошибок, например для регулирования приемных устройств в условиях действия помех, позволяет осуществить высококачественный прием сообщений, повысить помехоустойчивость систем связи. Формула изобретения
Claims (2)
- .::-- 1 Изобретение относитс к технике св зи и может, быть использовано при передаче и приеме псевдотроичных сиг «алое.: По основному . № 585б1б известно устройство дл обнаружени ошибок бипол рного сигнала, содержащее объединенные по информационному входу элемент ИЛИ/ декодер, вьЛоды которого подключены к соответствующим входам блока обнаружени ошибок, а выход элемента ИЛИ подключен к управл ющему входу декодера, инвертор, элемент И, дополнительный элемент ИЛИ и трехразр дный регистр сдвига, при этом выход элемента ИЛИ подключен к входам трехразр дного регистра сдви га и инвертора, выход которого через элемент И подключен к одному из входов дополнительного элемента ИЛИ, к другому входу которого подключен выход блока обнаружени ошибо кроме того, выходы разр дов трехразр дного регистра сдвига подключены К соответствующим входам элемента . Однако это устройство не может обнаружить ошибок, возникающих изза по влени импульсов при помехах. Цель изобретени1Ч - повышение точности выделени ошибок, возникающих пои по влении импульсов при помехах. Цель достигаетс тем, что в устройство дл обнаружени ошибок бипол рного сигнала введены элемент НЕ, второй и третий элементы И, 1выходы которых подключены к дополнительным входам дополнительного элемента ИЛИ, при этом if объединенным первым входам второго и Третьего элементов И подключен выход элемента ИЛИ, к с ъединенным вторым входам второго и третьего элементов И подключен выход элемента НЕ, к входу которого подк.лючен выход де щифратора ,а ктретьему входу второго элемента И подключен дополнительный выход первого разр да трех39 разр дного регистра сдвига, к третье му и четвертому входам элемента И подключены соответственно выход первого разр да и дополнительный выход второго разр да трехразр дного регистра сдвига. : . На чертеже представлена структурно-электрическа схема устройства. Устройство дл обнаружени ошибок бипол рного сигнала содержит декодер 1, блок 2 .обнаружени ошибок , элем)рнт ИЛИ 3, трехразр дный регистр сдвига , инвертор 5i элемент И 6, элемент ИЛИ 7, элементы И 8 и 9 и элемент НЕ 10. Устройство работает следующим образом .. . На информационные входы V 1 и V 2 поступают положительные и отрицательные импульсы псевдотроичной последовательности кода НДВЗ. На выходе декодера 1 формируетс - исходна двоична. последовательность Сигнал ошибки формируетс на выходе блока
- 2. Если во-входном сигнале при . сутствует подр д более трех нулей, что противоречит, алгоритму кода НДВЗ . то триггеры трехразр дного регистра сдвига через три такта установ тс в нулевое состо ние, такое же состо ние имеетс на выходе з лемента ИЛИ 3, а на выходе элемента И 6 формируетс сигнал обнаружени последов тельности, содержащей более трех идущих подр д пробелов, что вл етс сигналом обнаружени ошибок. Если псевдотроичный сигнал содержит два подр д идущих импульса одной пол рности, то при по влении на вход декодера 1 второго импульса по вл етс сигнал логической единицы на выходе V 3 элемента.НЕ 10,такие же сигналы по в тс на выходе трехразр дного регистра сдвига и на выходе элемента ИЛИ 3, а на выходе дополнительного элемента И 8 формирует с сигнал обнаружени последовательности двух импульсов одной пол рности , что вл етс сигналом обнаружени ошибки. Если псевдотроичный сигнал .содержит два импульса одной пол рности, разделенные нулевой посылкой , то при по влении второго импульса на входе декодера 1, первый и второй разр ды трехразр дного регистра сдвига имеют состо ни соот- . ветственно логического нул и логической единицы (V k О, V5 1).. на выходе V 3 элемента НЕ 10 присут6 ствует логическа единица, выходе дополнительного элемента И 9 формируетс сигнал обнаружени двух импульсов одной пол рности, разде ленных нулевой посылкой, что вл етг с сигналом обнаружени ошибки. Cyммaf5ный сигнал обнаружени , ошибки формируетс на выходе дополнительного элемента ИЛИ 7Предложенное устройство обнаружени ошибок бипол рного сигнала, кроме выделени ошибок, возникающих в результате пропадани импульсов при помехах и перерывах в канале св зи, осуществл ет выделение ошибок, возникающих в результате по влени им-пульсов при помехах, что позвол ет , сократить трудозатраты и врем , от- веденные на испытание, отладку и регулировку оборудовани цифровых систем св зи. Применение предлагаемого устройства в цифровых системах св зи в качестве датчика ошибок, например дл регулировани приемных устройств в услови х действи мех, позвол ет осуществить высококачественный прием сообщений, повысить помехо.устойчивость систем св зи. - Формула изобретени Устройство дл обнаружени ошибок бипол рного сигнала по авт.св. № 585616, отличающеес тем, что, с целью повышени точности выделени ошибок, возникающих при по влении импульсов ори помехах, введены элемент НЕ, второй и третий элементы И, выходы которых подключены к дополнительным входам дополнительного элемента ИЛИ, при этом к объединенным первым входам второго и третьего элементов И подключен выход элемента ИЛИ, к объединенным вторым входам второго и третьего элементов И подключен выход элемента НЕ, к входу которого подключен дешифратора , а к третьему входу второго элемента И подключен дополнительный выход первого разр да трехразр дного регистра сдвига, к третьему и четвертому входам элеме.нта И подключены соответственно выход, первого разр да дополнительный выход , второго . .разр да трехразр дного регистра сдвига . Источники информации, прин тые во внимание при экспертизе 1..Авторское свидетельство СССР № 585616, кл. Н L 1/10, 1976 (про- тотип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813254404A SU959286A2 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл обнаружени ошибок бипол рного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813254404A SU959286A2 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл обнаружени ошибок бипол рного сигнала |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU585616 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU959286A2 true SU959286A2 (ru) | 1982-09-15 |
Family
ID=20945396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813254404A SU959286A2 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл обнаружени ошибок бипол рного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU959286A2 (ru) |
-
1981
- 1981-02-05 SU SU813254404A patent/SU959286A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1275446A (en) | Data transmission apparatus | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
CA1120622A (en) | Single frequency tone receiver | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
US4096471A (en) | Method and apparatus for transfer of asynchronously changing data words | |
US3732376A (en) | Time division multiplex coder | |
SU543192A1 (ru) | Устройство дл передачи цифровых сигналов | |
SU1116547A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU1298930A1 (ru) | Устройство дл контрол дискретного канала | |
US4003042A (en) | System for the transfer of two states by multiple scanning | |
SU1062757A1 (ru) | Устройство дл передачи и контрол сигналов | |
SU648982A1 (ru) | Устройство дл исправлени одиночных ошибок | |
SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
SU983566A1 (ru) | Частотно-цифровое измерительное устройство | |
SU944143A2 (ru) | Устройство дл передачи телеграмм | |
SU1649683A1 (ru) | Детектор частотно-манипулированного сигнала | |
SU1091328A1 (ru) | Селектор кодовых посылок | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1585798A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU1250980A1 (ru) | Многоканальное устройство дл определени знака разности фаз | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU1290538A1 (ru) | Преобразователь последовательного кода переменной длины в параллельный | |
SU1180873A1 (ru) | Устройство дл сопр жени диспле с ЭВМ | |
SU653743A1 (ru) | Устройство декодировани |