SU543192A1 - Устройство дл передачи цифровых сигналов - Google Patents
Устройство дл передачи цифровых сигналовInfo
- Publication number
- SU543192A1 SU543192A1 SU2126951A SU2126951A SU543192A1 SU 543192 A1 SU543192 A1 SU 543192A1 SU 2126951 A SU2126951 A SU 2126951A SU 2126951 A SU2126951 A SU 2126951A SU 543192 A1 SU543192 A1 SU 543192A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- unit
- block
- level
- symbol
- comparison
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
Изобретение относитс к радиотехнике и может использоватьс при передаче сигналов вещательного телевидени .
Известно устройство дл передачи цифровых сигналов, где дл улучшени отношени сигнал/шум при дифференциальной кодо-импульспой модул ции происходит периодическое изменение шага квантовани модул тора
1.
В этом устройстве сокраш,ение объема передаваемой информации достигаетс при помощи дифференциальной кодо-импульсной модул ции , что значительно усложн ет работу.
Наиболее близким техническим решением вл етс устройство дл передачи цифровых сигналов, содержащее аналого-цифровой преобразователь , кодирующий блок и регистр пам ти 2.
Однако это устройство не обладает достаточной скоростью передачи информации.
С целью повышени скорости нередачи информации в предлагаемое устройство дл передачи цифровых сигналов введены блок поразр дного сравнени , блок выбора передаваемого символа, блок управлени пам тью и блок определени уровн передаваемого символа, при этом выход аналого-цифрового преобразовател подключен к входам кодирующего блока через блок определени уровн передаваемого символа и последовательно
соединенные блок поразр дного сравнени и блок выбора передаваемого символа соответственно , причем выход блока выбора передаваемого символа подключен к соответствующему входу блока определени уровн передаваемого символа непосредственно, а к входу блока поразр дного сравнени - через последовательно соединенные блок управлени пам тью, к одному из в.ходов которого подключен выход аналого-цифрового преобразовател , п регистр пам ти.
На чертеже приведена структурна электрическа схема устройства дл нередачи цифровых сигналов.
Claims (2)
- Устройство содержит аналого-цифровой преобразователь 1, кодирующий блок 2, регистр 3 пам ти, блок 4 поразр дного сравнени , блок 5 выбора передаваемого символа, блок 6 управлени иам тью, блок 7 определеВИЯ уровн передаваемого символа, при этом выход аналого-цифрового преобразовател 1 подключен к входам кодирующего блока 2 через блок 7 определени уровн передаваемого символа и последовательно соединенные блок 4 поразр дного сравнени и блок 5 выбора передаваемого символа соответственно, причем выход блока 5 выбора подключен к соответствующему входу блока 7 определени уровн непосредственно, а ко входу блока 4 сравнени - через последовательно соединенные блок 6 управлени пам тью, к одному из входов которого подключен выход апалогоцифрового преобразовател 1 и регистр 3 пам ти . Устройство работает следующим образом. Дл определени различий между разр дами регистра аналого-цифрового преобразовател 1 и регистра пам ти используетс блок 4 поразр дного сравнени . Результаты сравнени в виде уровн «О при отсутствии изменени в данном разр де или «1 при наличии изменени подаютс на блок 5 выбора передаваемого символа, который представл ет собой набор схем запрета. На каждую из схем запрета поступает символ данного разр да кода с выхода блока 4 поразр дного сравнени и запрещающие сигналы, представл ющие символы разр дов кода старще данного. Такое построение блока 5 выбора позвол ет передавать информацию об изменении символа только лишь в старшем из изменившихс разр дов кода. По вившийс на одном из выходов блока 5 выбора уровень «1 поступает на кодирующий блок 2, блок 6 управлени пам тью и блок 7 определени уровн . Блок 6 управлени представл ет собой набор схем совпадени - по две на каждый разр д регистра пам ти 3. При таком построении блока 6 управлени изменение с «О на «1 уровн символа разр да вызывает изменение с «1 на «О уровней символов всех разр дов регистра 3 пам ти младше данного и позвол ет передавать изменение ркости на одну градацию, наиболее веро тное в соответствии со статистикой телевизионных сигналов, при изменении кода только в одном разр де, в каком бы участке динамического диапазона ркости ни произошло изменение. Блок 7 определени уровн представл ет собой п двухвходовых схем совпадени , на одни входы которых поступают выходы аналого-цифрового преобразовател 1, а на другие - заведены выходы блока 5 выбора. Выходы блока 7 определени уровн и блока 5 выбора соединены с кодирующим блоком 2, который представл ет собой щифратор на 2 входов. Врем обработки сигнала в предлагаемом устройстве оказываетс значительно меньше, чем в прототине, и составл ет Г т + TB + -ty + где TO - задержка блока поразр дного сравнени ; выбора передаваеТ|; - задержка блока мого символа; Ту - задержка блока управлепи Тп - задержка регистра пам т. Задержки указанных блоков евелнкн и составл ют соответственно Ге(2-3)т,; т,,; .у .(1-2).,; ,. Следовательно, Т (7-9) -д, где Тл - задержка одного логического элемента . Таким образом, через (7-9) Тл устройство готово к приему информации о следующей выборке. Формула изобретени Устройство дл передачи цифровых сигналов , содержащее аналого-цифровой преобразователь , кодирующий блок и регистр пам ти, отличающеес тем, что, с целью .повышени скорости передачи информации, введены блок поразр дного сравнени , блок выбора передаваемого символа, блок управлени пам тью и блок определени уровн иередаваемого символа, при этом выход аналого-цифрового преобразовател подключен к входам кодирующего блока через блок определени уровн передаваемого символа и через последовательно соединенные блок поразр дного сравнени и блок выбора передаваемого символа соответственно, причем выход блока выбора передаваемого символа подключен к соответствующему входу блока определени уровн передаваемого символа непосредственно , а ко входу блока поразр дного сравненн - через последовательно соединенные блок управлени пам тью, к одному из входов которого подключен выход аналого-цифрового преобразовател , и регистр пам ти. Источники информации, прин тые во внимание при экспертизе: 1.Патент США № 3723909 кл. 332/1 ID, 1973 (аиалог).
- 2.Кэнкю Дзицуёка Хококу, т. 21, № 12, 1972, стр. 2275-2287, рис. 16 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2126951A SU543192A1 (ru) | 1975-04-18 | 1975-04-18 | Устройство дл передачи цифровых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2126951A SU543192A1 (ru) | 1975-04-18 | 1975-04-18 | Устройство дл передачи цифровых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU543192A1 true SU543192A1 (ru) | 1977-01-15 |
Family
ID=20617128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2126951A SU543192A1 (ru) | 1975-04-18 | 1975-04-18 | Устройство дл передачи цифровых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU543192A1 (ru) |
-
1975
- 1975-04-18 SU SU2126951A patent/SU543192A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4415984A (en) | Synchronous clock regenerator for binary serial data signals | |
US3510777A (en) | Digital stream selective calling system | |
US3761621A (en) | Method for the transmission of information using time multiplex principles | |
GB1275446A (en) | Data transmission apparatus | |
GB1210563A (en) | Data conversion circuit | |
US3772680A (en) | Digital transmission channel monitoring system | |
US3233236A (en) | System for bandwidth compression of binary signals | |
CA1073127A (en) | Clock gated digital data encoding circuit | |
US3305634A (en) | System and method of code communication | |
US3627946A (en) | Method and apparatus for encoding asynchronous digital signals | |
US3566033A (en) | Frequency shift signal transmission systems using half-cycles of frequency shift oscillator | |
US3235661A (en) | Communications and data processing equipment | |
SU543192A1 (ru) | Устройство дл передачи цифровых сигналов | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
US3909781A (en) | Method of code conversion of messages | |
US3983325A (en) | Method of establishing synchronism between teletypewriter transmitter and teletypewriter receiver | |
MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
GB1374080A (en) | Transmitting and receiving successive groups of multilevel coded signals | |
US4003042A (en) | System for the transfer of two states by multiple scanning | |
US3732376A (en) | Time division multiplex coder | |
US3668643A (en) | Data transmission system | |
US3492431A (en) | Delta modulation system using a constant code length less than the available code length with automatic range shift within the available code length | |
US3564415A (en) | Backward acting compandor in a digital transmission system | |
SU427466A1 (ru) | Декодирующий накопитель | |
GB1265213A (ru) |